JPS5852755A - スキャンイン方式 - Google Patents
スキャンイン方式Info
- Publication number
- JPS5852755A JPS5852755A JP56151045A JP15104581A JPS5852755A JP S5852755 A JPS5852755 A JP S5852755A JP 56151045 A JP56151045 A JP 56151045A JP 15104581 A JP15104581 A JP 15104581A JP S5852755 A JPS5852755 A JP S5852755A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- latch
- data processing
- distributor
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318558—Addressing or selecting of subparts of the device under test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Digital Computer Display Output (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、スキャンアウトされたラッチなどの信号名お
よびその状態値がディスプレイ上に表示されるようにな
りたデータ処理システムにおいて、ディスプレイ上に表
示されているラッチなどの状態値を鍵盤などを用いて書
替えると、対応するラッチの状態値管も変更されるよう
にしたスキャンイン方式に関するものである。
よびその状態値がディスプレイ上に表示されるようにな
りたデータ処理システムにおいて、ディスプレイ上に表
示されているラッチなどの状態値を鍵盤などを用いて書
替えると、対応するラッチの状態値管も変更されるよう
にしたスキャンイン方式に関するものである。
本体系計算機とサービス・プロセッサとを備え、サービ
ス・プロセッサが本体系計算機のラッチやレジスタの状
態をスキャンアウトできると共に、ラッチやレジスタに
任意の値をスキャンインできるようＫなった計算機シス
テムは公知である。本体系計算機から取出されたスキャ
ンアウト・データはサービス働プロセッサによって編集
され、そのラッチやレジスタの信号名とその状態値が対
をなしてサービス・プロセッサのディスプレイ上に表示
される０ 本体系計算機の制御回路を構成するラッチを強制的にセ
ットしたり、エラー・ラッチをセットして疑似障害音発
生させることが出来れば、ホスト計算機の制御回路の試
験や診断に有効であるが、従来はこれを行うため、ホス
ト計算機のラッチのセット端子又はリセット端子をクリ
ップしてぃ丸しかし、この方法では先ずセット又はリセ
ットしたい実装位置を調べ、物理的にクリップしなけれ
ばならず不便である。また、回路のＬＳＩ化が進むとク
リップできないラッチもでてくる。
ス・プロセッサが本体系計算機のラッチやレジスタの状
態をスキャンアウトできると共に、ラッチやレジスタに
任意の値をスキャンインできるようＫなった計算機シス
テムは公知である。本体系計算機から取出されたスキャ
ンアウト・データはサービス働プロセッサによって編集
され、そのラッチやレジスタの信号名とその状態値が対
をなしてサービス・プロセッサのディスプレイ上に表示
される０ 本体系計算機の制御回路を構成するラッチを強制的にセ
ットしたり、エラー・ラッチをセットして疑似障害音発
生させることが出来れば、ホスト計算機の制御回路の試
験や診断に有効であるが、従来はこれを行うため、ホス
ト計算機のラッチのセット端子又はリセット端子をクリ
ップしてぃ丸しかし、この方法では先ずセット又はリセ
ットしたい実装位置を調べ、物理的にクリップしなけれ
ばならず不便である。また、回路のＬＳＩ化が進むとク
リップできないラッチもでてくる。
本発明は、上記の考察に基づくものであって。
第１のデータ処理装置、並びに第１のデータ処理装置に
対してスキャンインおよびスキャンアウトできる第２の
デー、夕処理装置を有するデータ処理システムにおいて
、第２のデータ処理装置におけるスキャンイン動作を簡
単に行い得るようにしたスキャンイン方式を提供するこ
とを目的としている。そしてそのため、本発明のスキャ
ンイン方式は、第１のデータ処理装置と、＃第１のデー
タ処理装置のラッチに対してスキャンアウトおよびスキ
ャンインする機能を有する第２のデータ処理装置とを具
備するデータ処理システムにおいて、上記第２のデータ
処理装置は、上記第１のデータ処理装置の状ｏｒ自己の
ディスプレイ装置の画面上に編集表示すると共に、上記
画面上のラッチの状態値がオペレータによって変更され
たとき１画面上におけるラッチの変更された状態値と上
記第１のデータ処理装置のラッチの状態値とが一致する
ようにスキャンインによって上記第１のデータ処理装置
のラッチの状態値を変更するように構成されていること
ｔ″特徴するものである。以下、本発明を図面を参照し
つつ説明する。
対してスキャンインおよびスキャンアウトできる第２の
デー、夕処理装置を有するデータ処理システムにおいて
、第２のデータ処理装置におけるスキャンイン動作を簡
単に行い得るようにしたスキャンイン方式を提供するこ
とを目的としている。そしてそのため、本発明のスキャ
ンイン方式は、第１のデータ処理装置と、＃第１のデー
タ処理装置のラッチに対してスキャンアウトおよびスキ
ャンインする機能を有する第２のデータ処理装置とを具
備するデータ処理システムにおいて、上記第２のデータ
処理装置は、上記第１のデータ処理装置の状ｏｒ自己の
ディスプレイ装置の画面上に編集表示すると共に、上記
画面上のラッチの状態値がオペレータによって変更され
たとき１画面上におけるラッチの変更された状態値と上
記第１のデータ処理装置のラッチの状態値とが一致する
ようにスキャンインによって上記第１のデータ処理装置
のラッチの状態値を変更するように構成されていること
ｔ″特徴するものである。以下、本発明を図面を参照し
つつ説明する。
第１図は本発明が適用されるデータ処理システムの概要
を示す図、第２図はスキャンアウト回路の概要を示す図
、第３図はスキャンイン回路の概Ｉ！を示す図、！４図
はスキャン画面の１例を示す図、第５図はファイル３の
表示フォーマットおよびスキャンテアドレスを示す図、
第６図は本体系装置のラッチ金示す図、第７図はスキャ
ンインが行われる場合の画面上の、変化を説明する図％
第８図はサービス・プロセッサで行われるスキャンイン
動作の・フローチャートである。
を示す図、第２図はスキャンアウト回路の概要を示す図
、第３図はスキャンイン回路の概Ｉ！を示す図、！４図
はスキャン画面の１例を示す図、第５図はファイル３の
表示フォーマットおよびスキャンテアドレスを示す図、
第６図は本体系装置のラッチ金示す図、第７図はスキャ
ンインが行われる場合の画面上の、変化を説明する図％
第８図はサービス・プロセッサで行われるスキャンイン
動作の・フローチャートである。
第１図において、ｌは本体系装置、２はインタフェース
回路、３はファイル、４はメモリ、５はサービス・プロ
セッサの中央処理装置、６はディスプレイ・コントロー
ラ、７はディスプレイ、８はキーボード金それぞれ示し
ている。
回路、３はファイル、４はメモリ、５はサービス・プロ
セッサの中央処理装置、６はディスプレイ・コントロー
ラ、７はディスプレイ、８はキーボード金それぞれ示し
ている。
第１図において、１点鎖線の下側はサービス・プロセッ
ｔｔ示しており、サービス番プロセッサは、インタフェ
ース回路２Ｓフアイル３、メモリ′４、中央処理装置５
．ディスプレイ嗜コントローラ６、ディスプレイ７およ
びキーボード などを有シテいる。サービス・プロセー
サは、本体系装置１のラッチの状態をスキャンアウトす
る機能および本体系装置１のラッチに任意の値をスキャ
ンインする機能を有している０スキヤン・モードに設定
されているときに、ファイル３よりとり出したスキャン
アドレスを元にして、ラッチの状態が本体系装置から読
出され、サービス・プロセッサに取込まれる。取込まれ
曳スキャンアウトーデータはサービス・プロセッサによ
って編集されディスプレイ７に表示される。オペレータ
は、ディスプレイ７のスキャンアウト画面を見て、カー
ソルで訂正したいスキャンアウト−データ全指摘し、こ
のスキャンアウト・データを所望の値に変更すると、サ
ービス−プロセッサは該当するラッチの状態値を画面上
の変更された値に変更する０第２図はスキャンアウト回
路の概要を説明するものであって、９はスキャン・アド
レス・レジスタ％１０−０ないし１０−２はラッチ、１
１と１２はセレクタ、１３−１と１３−２はり、ＳＩを
それぞれ示している。なお、スキャンアウトに関しては
、ＬＳ１１３−１と１３−２は同様な構成を有している
。
ｔｔ示しており、サービス番プロセッサは、インタフェ
ース回路２Ｓフアイル３、メモリ′４、中央処理装置５
．ディスプレイ嗜コントローラ６、ディスプレイ７およ
びキーボード などを有シテいる。サービス・プロセー
サは、本体系装置１のラッチの状態をスキャンアウトす
る機能および本体系装置１のラッチに任意の値をスキャ
ンインする機能を有している０スキヤン・モードに設定
されているときに、ファイル３よりとり出したスキャン
アドレスを元にして、ラッチの状態が本体系装置から読
出され、サービス・プロセッサに取込まれる。取込まれ
曳スキャンアウトーデータはサービス・プロセッサによ
って編集されディスプレイ７に表示される。オペレータ
は、ディスプレイ７のスキャンアウト画面を見て、カー
ソルで訂正したいスキャンアウト−データ全指摘し、こ
のスキャンアウト・データを所望の値に変更すると、サ
ービス−プロセッサは該当するラッチの状態値を画面上
の変更された値に変更する０第２図はスキャンアウト回
路の概要を説明するものであって、９はスキャン・アド
レス・レジスタ％１０−０ないし１０−２はラッチ、１
１と１２はセレクタ、１３−１と１３−２はり、ＳＩを
それぞれ示している。なお、スキャンアウトに関しては
、ＬＳ１１３−１と１３−２は同様な構成を有している
。
スキャン・アドレス拳レジスタ９はラッチを特定スるも
のであり、スキャン・アドレス・レジスタ９の上位側は
ＬＳＩアドレスを示しており、スキャン・アドレス・レ
ジスタ９の下位側ＦｉＬＳＩ内アドレ内金ドレスいる。
のであり、スキャン・アドレス・レジスタ９の上位側は
ＬＳＩアドレスを示しており、スキャン・アドレス・レ
ジスタ９の下位側ＦｉＬＳＩ内アドレ内金ドレスいる。
スキャン・アドレス・レジスタ９の下位側はセレクタ１
１の制御情報となり、セレクタ１１はこの値に応じてラ
ッチ１０−０ないし１０−２の中のいずれか１個を選択
する。スキャン・アドレス・レジスタ９の上位側はセレ
クタ１２の制御情報となり、セレクタ１２はＬＳ１１３
−１およびＬ８１１３−２から読出されたスキャンアウ
ト・データの中のいずれか１個を選択する。セレクタ１
２から出力されるスキャンアウト・データはサービス・
プロセッサに送られる。
１の制御情報となり、セレクタ１１はこの値に応じてラ
ッチ１０−０ないし１０−２の中のいずれか１個を選択
する。スキャン・アドレス・レジスタ９の上位側はセレ
クタ１２の制御情報となり、セレクタ１２はＬＳ１１３
−１およびＬ８１１３−２から読出されたスキャンアウ
ト・データの中のいずれか１個を選択する。セレクタ１
２から出力されるスキャンアウト・データはサービス・
プロセッサに送られる。
第３図はスキャンイン回路の概要を示すものである０第
３図において、 １５と１６’は分配器をそれぞれ示し
ている。なお、スキャンインに関してはＬＳ１１３−１
と１３−２は同様な構成を有している。
３図において、 １５と１６’は分配器をそれぞれ示し
ている。なお、スキャンインに関してはＬＳ１１３−１
と１３−２は同様な構成を有している。
スキャン−アドレス・レジスタ９の上位側はＬ８Ｉ’に
指定するものであり、下位側はＬＳＩ内のラッチを指定
するものでろる０分配器１５には、スキャン・アドレス
・レジスタ９の上位側とスキャンイン・セットの信号と
が入力される。スキャン−アドレス・レジスタ９にスキ
ャン・アドレスがセットされ、スキャンイン・セット信
号が論理「１」となると、スキャン・アドレス・レジス
タ９の上位側で定まる分配器１５の出力線上の信号が論
理「１」となる。分配器１５の出力はスキャンイン・セ
ット信号として各ＬＳＩ内の分配器１６に入力される０
分配器１６の入力側はスキャン−アドレス・レジスタ９
の下位側および分配器１５の対応する出力線に接続され
ている。いま、ＬＳ１１３−１の分配器１６に「月のス
キャンイン・セット信号が入力されたとすると、スキャ
ン・アドレス・レジスタ９の下位側で定まる分配器１６
の出力線の信号が論理「１」とされる０ラッチ１０−０
．１０−１．１０−２の各セット端子は分配器１６の対
応する出力線に接続されており、分配器１６の対応する
出力線が論理「１」となると、セットされる。なお、ス
キャンイン・リセットに関しても同様な回路が設けられ
ている。
指定するものであり、下位側はＬＳＩ内のラッチを指定
するものでろる０分配器１５には、スキャン・アドレス
・レジスタ９の上位側とスキャンイン・セットの信号と
が入力される。スキャン−アドレス・レジスタ９にスキ
ャン・アドレスがセットされ、スキャンイン・セット信
号が論理「１」となると、スキャン・アドレス・レジス
タ９の上位側で定まる分配器１５の出力線上の信号が論
理「１」となる。分配器１５の出力はスキャンイン・セ
ット信号として各ＬＳＩ内の分配器１６に入力される０
分配器１６の入力側はスキャン−アドレス・レジスタ９
の下位側および分配器１５の対応する出力線に接続され
ている。いま、ＬＳ１１３−１の分配器１６に「月のス
キャンイン・セット信号が入力されたとすると、スキャ
ン・アドレス・レジスタ９の下位側で定まる分配器１６
の出力線の信号が論理「１」とされる０ラッチ１０−０
．１０−１．１０−２の各セット端子は分配器１６の対
応する出力線に接続されており、分配器１６の対応する
出力線が論理「１」となると、セットされる。なお、ス
キャンイン・リセットに関しても同様な回路が設けられ
ている。
第４図はスキャン画面の１例を示す図で６４゜さきに述
べたように、スキャンアウト・データはディスプレイ７
上に表示されるが、ディスプレイ画面上には、信号名と
その状態値が表示される。
べたように、スキャンアウト・データはディスプレイ７
上に表示されるが、ディスプレイ画面上には、信号名と
その状態値が表示される。
第６図に示すように、複数のラッチ１３のそれぞれに対
してＬＡＴＣＨＩ、ＬＡＴＣＨ２・・・・・・・・・
等の信号名が与えられ、レジスタに対してもＲＥＧＩＳ
ＴＥＲという信号名が与えられている０第４図のスキャ
ン画面ではｒＲＥＧＩｓＴＥＲ４」となっているが、こ
れは１６道表示でＴｏシ、２進数表示ではレジスタの内
容はｒｏｌｏｏＪとなる。
してＬＡＴＣＨＩ、ＬＡＴＣＨ２・・・・・・・・・
等の信号名が与えられ、レジスタに対してもＲＥＧＩＳ
ＴＥＲという信号名が与えられている０第４図のスキャ
ン画面ではｒＲＥＧＩｓＴＥＲ４」となっているが、こ
れは１６道表示でＴｏシ、２進数表示ではレジスタの内
容はｒｏｌｏｏＪとなる。
第５図はファイルの表示フォーマットおよびスキャン・
アドレスを示す図である。ファイル３は表示フォーマッ
ト域とスキャンアドレス域とを有している。表示フォー
マット域は複数の行に分割され、各行はディスプレイ画
面の各行に対応している。表示７オーマツト域における
８１行ないし第Ｎ性の各行にはｒＬＡＴｃＨ４＝
Ｊ（ただし、４−１．２・・・・・・・・・ Ｎ）と記
入され、第Ｎ＋１行にはｒＲＥＧＩｓＴＥＲ麿 」と
記入されている。スキャン・アドレス域は複数の行に分
割嘔れ、第１行にはＬＡＴＣＨ（のスキャン・アドレス
が記入され、第Ｎ＋１行ないし第Ｎ＋４行にはＲＥＧＩ
ＳＴＥＲのビットＯないしビット３のスキャン・アドレ
スが記入されている。スキャンアウトが指令されると、
先ずスキャン芳ド）／ネ域の第１行のスキャン・アドレ
スに従ってスキャンアウトが行われ、そのスキャンアウ
ト・データと表示フォーマット域の第１行の表示フォー
マットとが合成石れ、スキャンアウト・データが「０」
のときにはｒＬＡＴｃＨ１＝ｏ Ｊとディスプレイ画面
の第１行に表示される。次にスキャン・アドレス域のｗ
ｉ２行のスキャン中アドレスに従ってスキャン・アウト
が行われ、そのスキャンアウト・データと表示フォーマ
ット域の第２行の表示フォーマットとが合成され５合成
されｆｃｔのがディスプレイ画面の第２行に表示される
。以下、同様にしてスキャンアウトが行われる。
アドレスを示す図である。ファイル３は表示フォーマッ
ト域とスキャンアドレス域とを有している。表示フォー
マット域は複数の行に分割され、各行はディスプレイ画
面の各行に対応している。表示７オーマツト域における
８１行ないし第Ｎ性の各行にはｒＬＡＴｃＨ４＝
Ｊ（ただし、４−１．２・・・・・・・・・ Ｎ）と記
入され、第Ｎ＋１行にはｒＲＥＧＩｓＴＥＲ麿 」と
記入されている。スキャン・アドレス域は複数の行に分
割嘔れ、第１行にはＬＡＴＣＨ（のスキャン・アドレス
が記入され、第Ｎ＋１行ないし第Ｎ＋４行にはＲＥＧＩ
ＳＴＥＲのビットＯないしビット３のスキャン・アドレ
スが記入されている。スキャンアウトが指令されると、
先ずスキャン芳ド）／ネ域の第１行のスキャン・アドレ
スに従ってスキャンアウトが行われ、そのスキャンアウ
ト・データと表示フォーマット域の第１行の表示フォー
マットとが合成石れ、スキャンアウト・データが「０」
のときにはｒＬＡＴｃＨ１＝ｏ Ｊとディスプレイ画面
の第１行に表示される。次にスキャン・アドレス域のｗ
ｉ２行のスキャン中アドレスに従ってスキャン・アウト
が行われ、そのスキャンアウト・データと表示フォーマ
ット域の第２行の表示フォーマットとが合成され５合成
されｆｃｔのがディスプレイ画面の第２行に表示される
。以下、同様にしてスキャンアウトが行われる。
第７図はスキャンイン全行う場合の画面上の変化全説明
する図である。ＲＥＧＩＳＴＥＲＯ値ｔ″７＃にスキャ
ンインする場合には、第７図（イ）に示すようにキーボ
ード８ｔ−操作してカーソル會表示データの下に移動し
、キーボード８から７１を入力する０この状態でＥＮＴ
ＥＲキーを押してスキャンインを起動すると、サービス
・プロセッサはファイル３からＲＥＧＩＳＴＥＲビット
０ないしビット３のスキャン番アドレスを取出し、ＲＥ
ＧＩＳＴＥＲのビット０のラッチｔスキャンイン・リセ
ットでｒＯＪにし、ピットエないしビット３をそれぞれ
スキャンインΦセットで「１」にする。
する図である。ＲＥＧＩＳＴＥＲＯ値ｔ″７＃にスキャ
ンインする場合には、第７図（イ）に示すようにキーボ
ード８ｔ−操作してカーソル會表示データの下に移動し
、キーボード８から７１を入力する０この状態でＥＮＴ
ＥＲキーを押してスキャンインを起動すると、サービス
・プロセッサはファイル３からＲＥＧＩＳＴＥＲビット
０ないしビット３のスキャン番アドレスを取出し、ＲＥ
ＧＩＳＴＥＲのビット０のラッチｔスキャンイン・リセ
ットでｒＯＪにし、ピットエないしビット３をそれぞれ
スキャンインΦセットで「１」にする。
スキャンイン動作が終了すると、サービス・プロセッサ
は再びラッチの状Ｗ４ヲスキャンアウトし。
は再びラッチの状Ｗ４ヲスキャンアウトし。
画面に表示する。この例では、第７図（ロ）に示すよう
ＧＣＲＥＧＩＳＴＥＲＯ値が＃７”とな’） ｓ ｘ’
ｔヤンインが行われたことが確認される。
ＧＣＲＥＧＩＳＴＥＲＯ値が＃７”とな’） ｓ ｘ’
ｔヤンインが行われたことが確認される。
第８図はサービス・プロセッサで行われるスキャンイン
動作のフローチャートである。ファイル３はページで管
理ちれ、各ページに表示フォーマット域とスキャンのア
ドレス域とが設けられている。第５図はその１ペ一ジ分
を示すものである。
動作のフローチャートである。ファイル３はページで管
理ちれ、各ページに表示フォーマット域とスキャンのア
ドレス域とが設けられている。第５図はその１ペ一ジ分
を示すものである。
また、サービス・プロセッサのメモリ４には何ページを
表示しているかの制御情報が格納されている。さきに述
べたように１画面上のカーソル位置に人力データが書込
まれ友後にＥＮＴＥＲキーが押下されると、サービス拳
プロセッサはカーソル位置と入力データとを読取る。次
に、メモリ４上の制御情報から現在何ページのデータに
基づいて表示が行われているかを調べる◇該尚するペー
ジ全求めた後に、背景上の何れの位置にカーソルがめる
かによってスキャン・アドレス金検索する。
表示しているかの制御情報が格納されている。さきに述
べたように１画面上のカーソル位置に人力データが書込
まれ友後にＥＮＴＥＲキーが押下されると、サービス拳
プロセッサはカーソル位置と入力データとを読取る。次
に、メモリ４上の制御情報から現在何ページのデータに
基づいて表示が行われているかを調べる◇該尚するペー
ジ全求めた後に、背景上の何れの位置にカーソルがめる
かによってスキャン・アドレス金検索する。
スキャン噛アドレスを求めた後、そのスキャン・アドレ
スおよび入力データを使ってスキャンインを行う。
スおよび入力データを使ってスキャンインを行う。
以上の説明から明らかなように１本発明によればラッチ
の信号名およびその状態値を示すスキャン画面を利用し
てスキャンインを行りているので、従来方式に比し、ス
キャンインを容易九行い得るという効果が得られる。
の信号名およびその状態値を示すスキャン画面を利用し
てスキャンインを行りているので、従来方式に比し、ス
キャンインを容易九行い得るという効果が得られる。
第１図は本発明が適用されるデータ処理システムの概！
！を示す図、第２図はスキャンアウト回踏の概要を示す
図、第３図はスキャンイン回路の概要金示す図、第４図
はスキャン画面の１例金示す図、第５図ｔｉ７アイル３
の表示フォーマットおよびスキャン−アドレスを示す図
、第６図は本体系装置のラッチを示す図、第７図はスキ
ャンインが行われる場合の画面上の変化を説明する図、
第８図はサービス・プロセッサで行われるスキャンイン
動作の７０−チャートである。 １・・・本体系装置、２・・・インタフェース回路、３
・・・ファイル、４・・・メモリ、５・・・サービス・
プロセッサの中央処理装置、６・・・ディスプレイ・コ
ントローラ、７・・・ディスプレイ、８・・・中−ボー
ド％９・・・スキャンアウト拳アドレス・レジスタ、１
０−０ないし１Ｏ−２・・・ラッチ、１１と１２・・・
セレクタ、１３−１と１３−２・・・ＬＳＩ、１５と１
６・・・分配器。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 才 １ 図 オ４−図 ヤ乙区
！を示す図、第２図はスキャンアウト回踏の概要を示す
図、第３図はスキャンイン回路の概要金示す図、第４図
はスキャン画面の１例金示す図、第５図ｔｉ７アイル３
の表示フォーマットおよびスキャン−アドレスを示す図
、第６図は本体系装置のラッチを示す図、第７図はスキ
ャンインが行われる場合の画面上の変化を説明する図、
第８図はサービス・プロセッサで行われるスキャンイン
動作の７０−チャートである。 １・・・本体系装置、２・・・インタフェース回路、３
・・・ファイル、４・・・メモリ、５・・・サービス・
プロセッサの中央処理装置、６・・・ディスプレイ・コ
ントローラ、７・・・ディスプレイ、８・・・中−ボー
ド％９・・・スキャンアウト拳アドレス・レジスタ、１
０−０ないし１Ｏ−２・・・ラッチ、１１と１２・・・
セレクタ、１３−１と１３−２・・・ＬＳＩ、１５と１
６・・・分配器。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 才 １ 図 オ４−図 ヤ乙区
Claims (1)
- 第１のデ〜り処理装置と、該第１のデータ処理装置のラ
ッチに対してスキャンアウトおよびスキャンインする機
能を有する第２のデータ処理装置とを具備するデータ処
理システムにおいテ、上記第２のデータ処理装置は、上
記第１のデータ処理装置の状態を自己のディスプレイ装
置の画面上に編集表示すると共に、上記画面上のラッチ
の状態値がオペレータによりて変更されたと１！１画面
上におけるラッチの変更された状態値と上記第１のデー
タ処理装置のラッチの状態値とが一致するようにスキャ
ンインによって上記第１のデータ処理装置のラッチの状
態値を変更するように構成されていることを特徴とする
スキャンイン方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151045A JPS5852755A (ja) | 1981-09-24 | 1981-09-24 | スキャンイン方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151045A JPS5852755A (ja) | 1981-09-24 | 1981-09-24 | スキャンイン方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5852755A true JPS5852755A (ja) | 1983-03-29 |
| JPS6143740B2 JPS6143740B2 (ja) | 1986-09-29 |
Family
ID=15510088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56151045A Granted JPS5852755A (ja) | 1981-09-24 | 1981-09-24 | スキャンイン方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5852755A (ja) |
-
1981
- 1981-09-24 JP JP56151045A patent/JPS5852755A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6143740B2 (ja) | 1986-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5164911A (en) | Schematic capture method having different model couplers for model types for changing the definition of the schematic based upon model type selection | |
| JPH0312573A (ja) | テストデータ変更回路を有する論理回路テスト装置 | |
| JPH0743429A (ja) | 物理アドレス変換回路 | |
| JPS5852755A (ja) | スキャンイン方式 | |
| JPS62241066A (ja) | デ−タ処理装置の書式処理用プログラム実行制御方法 | |
| US5473749A (en) | Image processing system having plurality of processors acting on image data according to stored program from host computer | |
| CN116108515A (zh) | 一种组态画面生成方法、组态画面导出方法以及相关装置 | |
| JPS6150340B2 (ja) | ||
| JP3126127B2 (ja) | 試験データ圧縮方式 | |
| JP3018886B2 (ja) | プローブ設定方法 | |
| JP2560999B2 (ja) | 文字列出力方法 | |
| JP2561000B2 (ja) | 文字列出力方法 | |
| US5179628A (en) | Computer interface between I/O channel unit and service processing unit | |
| JP2825372B2 (ja) | ハードウェア構造表示装置 | |
| JP3654239B2 (ja) | 拡張カード動作制御方法およびシステム | |
| JPS6249570A (ja) | 画像処理装置 | |
| JPH0361212B2 (ja) | ||
| JP2862369B2 (ja) | 画像表示制御装置 | |
| JPH01263739A (ja) | 情報処理装置 | |
| JP3125950B2 (ja) | 特定用途向け集積回路 | |
| JPH039475A (ja) | Ｃａｄシステムにおける回路図入力方式 | |
| JPH02231632A (ja) | データ処理装置の制御記憶ロード方法 | |
| Hult | LEAR GFA Editor: Version IV with the ReGIS Graphic Library | |
| JPH05143718A (ja) | 画像処理装置 | |
| JPS6196481A (ja) | 印刷基板試験装置における試験デ−タ変換方法 |