JPS5853366B2 - タンマツソウチプログラムロ−ドホウシキ - Google Patents
タンマツソウチプログラムロ−ドホウシキInfo
- Publication number
- JPS5853366B2 JPS5853366B2 JP50077833A JP7783375A JPS5853366B2 JP S5853366 B2 JPS5853366 B2 JP S5853366B2 JP 50077833 A JP50077833 A JP 50077833A JP 7783375 A JP7783375 A JP 7783375A JP S5853366 B2 JPS5853366 B2 JP S5853366B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- terminal device
- block
- storage means
- flags
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims 1
- 238000011068 loading method Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Information Transfer Between Computers (AREA)
- Computer And Data Communications (AREA)
Description
【発明の詳細な説明】
本発明はプログラム格納手段、例えば通信回線を各し、
センターシステムより転送されるフログラムを装置内蔵
のランダムアクセスメモリRAMへ格納し、このプログ
ラムにより装置動作が規定されるプログラマブル端末装
置のプログラムロード方式に関する。
センターシステムより転送されるフログラムを装置内蔵
のランダムアクセスメモリRAMへ格納し、このプログ
ラムにより装置動作が規定されるプログラマブル端末装
置のプログラムロード方式に関する。
従来、この種の方式は端末装置からの要求に応じ、各端
末装置毎にセンタシステムが同一のプログラムの供給を
行なっていくものであった。
末装置毎にセンタシステムが同一のプログラムの供給を
行なっていくものであった。
この場合、−回線に複数台以上の端末装置が接続されて
いて、先に起動開始した端末装置がプログラムの供給を
受けている間に、新たに起動開始した他の端末装置は前
者の端末装置がプログラムのロードを完了するまで待機
している必要があり、端末装置のプログラムロードに対
し優先順位がつげられ、全端末装置がロード完了するま
でに多くの時間を要するという欠点があった。
いて、先に起動開始した端末装置がプログラムの供給を
受けている間に、新たに起動開始した他の端末装置は前
者の端末装置がプログラムのロードを完了するまで待機
している必要があり、端末装置のプログラムロードに対
し優先順位がつげられ、全端末装置がロード完了するま
でに多くの時間を要するという欠点があった。
またこのために先にロード完了した端末装置は、他にプ
ログラムロート沖の端末装置がある場合に業務処理に移
行できないという欠点も生ずる。
ログラムロート沖の端末装置がある場合に業務処理に移
行できないという欠点も生ずる。
更に各回線にこの種の端末装置が接続されている場合、
センタシステムは各端末装置より任意に出されるプログ
ラム要求に応じ、各回線毎に異なったレベルでプログラ
ムの送出を行なわねばならず、前述の処理と合せ端末装
置プログラムロードのためにセンタシステムに対し大き
な負担をかげるという欠点があった。
センタシステムは各端末装置より任意に出されるプログ
ラム要求に応じ、各回線毎に異なったレベルでプログラ
ムの送出を行なわねばならず、前述の処理と合せ端末装
置プログラムロードのためにセンタシステムに対し大き
な負担をかげるという欠点があった。
本発明の目的は、端末装置がフログラム格納手段よりプ
ログラム供給を受ける場合に、プログラム格納手段にか
げる負担を軽減した端末装置プログラムロード方式を提
供することにある。
ログラム供給を受ける場合に、プログラム格納手段にか
げる負担を軽減した端末装置プログラムロード方式を提
供することにある。
本発明の他の目的は任意に起動開始された端末装置が一
定時間にプログラムロードを完了し、順次業務処理を開
始できる効率よくプログラムロードを行える端末装置の
プログラムロード方式を提供することにある。
定時間にプログラムロードを完了し、順次業務処理を開
始できる効率よくプログラムロードを行える端末装置の
プログラムロード方式を提供することにある。
本発明によればプログラム格納手段よりプログラムの供
給を受け、これを装置内蔵のランダムアクセスメモリR
AMに格納し、このプログラムにより装置の動作を規定
するプログラマフル端末装置はメモリアドレスのページ
フラグを設け、これをプログラム転送メツセージのブロ
ック番号により制御できるように構成しておく、またこ
の他、起動開始よりメモリ格納完了まではセンタからの
ポーリングメツセージに対し常にプログラム要求メツセ
ージ(以下リクエストMSG と記す)を返送するよう
に構成する。
給を受け、これを装置内蔵のランダムアクセスメモリR
AMに格納し、このプログラムにより装置の動作を規定
するプログラマフル端末装置はメモリアドレスのページ
フラグを設け、これをプログラム転送メツセージのブロ
ック番号により制御できるように構成しておく、またこ
の他、起動開始よりメモリ格納完了まではセンタからの
ポーリングメツセージに対し常にプログラム要求メツセ
ージ(以下リクエストMSG と記す)を返送するよう
に構成する。
これによりセンタはプログラムをブロック化して管理し
、起動開始された端末装置からのリフニス1−M5Gを
受けたどの回線に対してもその時点で送信待になってい
るメツセージブロックから送信を実行すれば良いことに
なる。
、起動開始された端末装置からのリフニス1−M5Gを
受けたどの回線に対してもその時点で送信待になってい
るメツセージブロックから送信を実行すれば良いことに
なる。
端末装置側はリフニス)MSGに対し返送されてきたプ
ログラムメツセージのブロック番号に従いRAMの格納
アドレスを制御することにより、任意ブロックから受信
開始することができ、全ページフラグがセットされるま
でリクエストMSGを繰返しセンタへ返送することによ
り、起動開始からどの端末装置もプログラムの格納を開
始でき、一定時間内にロード完了することができる。
ログラムメツセージのブロック番号に従いRAMの格納
アドレスを制御することにより、任意ブロックから受信
開始することができ、全ページフラグがセットされるま
でリクエストMSGを繰返しセンタへ返送することによ
り、起動開始からどの端末装置もプログラムの格納を開
始でき、一定時間内にロード完了することができる。
次に図面を参照してこの発明による端末装置のロード方
式を説明しよう。
式を説明しよう。
各端末装置11〜14は通信回線2.〜23によりプロ
グラム格納手段、例えばセンタシステム3に接続されて
いる。
グラム格納手段、例えばセンタシステム3に接続されて
いる。
端末11及び1.2は分岐装置4□及び4□を通じて通
信回線2、に分岐接続されている。
信回線2、に分岐接続されている。
端末装置10ロード制御について第2図に示す。
端末装置8にバイトのメモリ5は256バイト1ブロツ
クからなる32フロツク51〜532に分割され、これ
等メモリフロック5□〜53□ と対応した32個のペ
ージフラグ61〜63゜を設ける。
クからなる32フロツク51〜532に分割され、これ
等メモリフロック5□〜53□ と対応した32個のペ
ージフラグ61〜63゜を設ける。
このページフラグはフラグコントロール部7によりセッ
ト、リセットできる。
ト、リセットできる。
端末が起動されると主制御部8を通じてロード匍脚部9
のロードフラグ10がセットされ、以降センタからのポ
ーリングメツセージ11に対してリフニス)MSG制御
部12よりリフニス)MSG13が返送され、同時にプ
ログラム受信部14はプログラムメツセージが転送され
るのを待機する。
のロードフラグ10がセットされ、以降センタからのポ
ーリングメツセージ11に対してリフニス)MSG制御
部12よりリフニス)MSG13が返送され、同時にプ
ログラム受信部14はプログラムメツセージが転送され
るのを待機する。
この状態のときセンタから送出される他のメツセージは
無視される。
無視される。
またこのロードフラグがセットされている時はメモリア
ドレス制御部15は上位5ピツドのアドレスをページフ
ラグ61〜63゜の状態により制御し下位8ビツトのア
ドレスをメモリアドレスカウンタ16により制御して、
メモリ5に対するアドレスを決定する。
ドレス制御部15は上位5ピツドのアドレスをページフ
ラグ61〜63゜の状態により制御し下位8ビツトのア
ドレスをメモリアドレスカウンタ16により制御して、
メモリ5に対するアドレスを決定する。
受信データはデータチェック部18、にてチェックされ
る。
る。
この状態でプログラムメツセージが転送されてくると、
フラグ制御部7によりメツセージブロック番号に一致し
たページフラグ、例えば63がセットされろ。
フラグ制御部7によりメツセージブロック番号に一致し
たページフラグ、例えば63がセットされろ。
これによりランダムアクセスメモリ503ページ目のメ
モリフロツク53カアドレス制御部15の制御のもとに
アドレスされる。
モリフロツク53カアドレス制御部15の制御のもとに
アドレスされる。
以下に続(メツセージのTEXT 部がプログラムと
してこのページ53に格納される。
してこのページ53に格納される。
この受信ブロックに対してはデータチェック部18で受
信データに誤りのないことをチェックしている。
信データに誤りのないことをチェックしている。
ブロック受信終了後、データに誤りがなげれば、このと
きセットされたページフラグ63はそのま二保持され、
データ誤りがあった場合このページフラグ63はリセッ
トされる。
きセットされたページフラグ63はそのま二保持され、
データ誤りがあった場合このページフラグ63はリセッ
トされる。
このようにして1ブロツクの受信を完了すると次のポー
リングMSGに対し再びリクエストMSGを返送し、同
様の動作をくり返す。
リングMSGに対し再びリクエストMSGを返送し、同
様の動作をくり返す。
起動開始より32個のブロックを受信した時点で、受信
誤りがなげれば全ページフラグ6□〜632は全てセッ
トされた状態となる。
誤りがなげれば全ページフラグ6□〜632は全てセッ
トされた状態となる。
最後のブロックを受信終了した時点でこれに誤りがなげ
ればゲート20よりロードフラグ10がリセットされ、
プログラムの格納を完了すると同時に主制御部8へ制御
を引き渡す。
ればゲート20よりロードフラグ10がリセットされ、
プログラムの格納を完了すると同時に主制御部8へ制御
を引き渡す。
主制御部8はすぐさまランダムアクセスメモリ5からプ
ログラムの読出しを開始し、業務処理に移行する。
ログラムの読出しを開始し、業務処理に移行する。
またプログラムの受信途中、ブロックに誤りがあった場
合にはロードフラグ10のリセットは行なわれず、その
ブロックが転送されるまでリクエストMSG13を返送
し続ける。
合にはロードフラグ10のリセットは行なわれず、その
ブロックが転送されるまでリクエストMSG13を返送
し続ける。
たgしこの場合ページフラグがセットされているブロッ
クに対してはメモリ5への書込みは行なわない。
クに対してはメモリ5への書込みは行なわない。
以上述べたように本発明プログラムロード方式によれば
通信回線を介しプログラムを受ける端末が任意にその要
求を出し、例えば端末装置Aが要求した時に、既に他の
端末装置Bがプログラムをロード中であって、例えば1
4番目のブロックをロードしているとすると、次のポー
リングメツセージにより15番目のブロックが送られて
きた時に、端末装置Aもこのブロックを書込み、端末装
置Bがすべてのプログラムを受取った後に、端末装置A
は1〜14番目のブロックを受取る。
通信回線を介しプログラムを受ける端末が任意にその要
求を出し、例えば端末装置Aが要求した時に、既に他の
端末装置Bがプログラムをロード中であって、例えば1
4番目のブロックをロードしているとすると、次のポー
リングメツセージにより15番目のブロックが送られて
きた時に、端末装置Aもこのブロックを書込み、端末装
置Bがすべてのプログラムを受取った後に、端末装置A
は1〜14番目のブロックを受取る。
従って何れの端末装置も一定時間内に通常業務に移行で
きることになり、1回線にこの種の端末を分岐接続可能
とし、これまで考えられていた以上にセンターロード方
式による端末システムを拡大することができる。
きることになり、1回線にこの種の端末を分岐接続可能
とし、これまで考えられていた以上にセンターロード方
式による端末システムを拡大することができる。
第1図はセンタシステムと端末装置との関係を示すブロ
ック図、第2図はこの発明による端末装置のプログラム
ロード方式の一例を示すブロック図である。 5:ランダムアクセスメモlL5.〜532ニメモリブ
ロック、6□〜63□:ページフラグ、7:フラグ制御
部、8:主制御部、10ニロードフラグ、11:ポーリ
ングメツセージ、12ニリク工ストメツセージ制御部、
13:リクエストメツセージ、14ニブログラムメツセ
一ジ受信部、15:メモリアドレス制御部。
ック図、第2図はこの発明による端末装置のプログラム
ロード方式の一例を示すブロック図である。 5:ランダムアクセスメモlL5.〜532ニメモリブ
ロック、6□〜63□:ページフラグ、7:フラグ制御
部、8:主制御部、10ニロードフラグ、11:ポーリ
ングメツセージ、12ニリク工ストメツセージ制御部、
13:リクエストメツセージ、14ニブログラムメツセ
一ジ受信部、15:メモリアドレス制御部。
Claims (1)
- 1 プログラム格納手段から供給されるプログラムを格
納する記憶手段を有するプログラマフル端末装置におい
て、前記プロクラム格納手段から、複数ブロックに分割
され、各ブロックにブロック番号が付加された前記プロ
グラムを供給し、前記プログラマブル端末装置に、前記
ブロック番号に対応して設けられ、そのセットによって
前記記憶手段への前記ブロック単位のプログラムの格納
が開始され、格納完了後もセット状態を保持する複数個
のフラグと、前記複数個のフラグが全てセットされたこ
とを検出する検出手段と、前記記憶手段の前記ブロック
番号に対応したアドレス位置に、前記フラグのセット状
態に応じて前記ブロック単位のプログラムを書込む書込
手段と、前記検出手段よりの検出信号を受けると格納動
作を停止して前記プログラマブル端末装置の主制御部へ
制御を渡す手段とを有することを特徴とする端末装置プ
ログラムロード方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50077833A JPS5853366B2 (ja) | 1975-06-24 | 1975-06-24 | タンマツソウチプログラムロ−ドホウシキ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50077833A JPS5853366B2 (ja) | 1975-06-24 | 1975-06-24 | タンマツソウチプログラムロ−ドホウシキ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS522346A JPS522346A (en) | 1977-01-10 |
| JPS5853366B2 true JPS5853366B2 (ja) | 1983-11-29 |
Family
ID=13645031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50077833A Expired JPS5853366B2 (ja) | 1975-06-24 | 1975-06-24 | タンマツソウチプログラムロ−ドホウシキ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5853366B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5380916A (en) * | 1976-12-25 | 1978-07-17 | Toshiba Corp | Terminal unit |
| JPS53114631A (en) * | 1977-03-17 | 1978-10-06 | Toshiba Corp | Data highway system |
| JPS53143138A (en) * | 1977-05-20 | 1978-12-13 | Toshiba Corp | Communication control system |
| JPS549543A (en) * | 1977-06-24 | 1979-01-24 | Hitachi Ltd | Signal processing system |
| JPS54114136A (en) * | 1978-02-27 | 1979-09-06 | Hitachi Ltd | Microprogram loading system |
| JPS55102033A (en) * | 1979-01-31 | 1980-08-04 | Fujitsu Ltd | Data giving and reception system |
| JPS5674728A (en) * | 1979-11-22 | 1981-06-20 | Fujitsu Ltd | Program load system |
| JPS6235415Y2 (ja) * | 1981-03-16 | 1987-09-09 | ||
| JPS58175037A (ja) * | 1982-04-07 | 1983-10-14 | Fujitsu Ltd | プログラムロ−ド方式 |
| JPS58176795A (ja) * | 1982-04-09 | 1983-10-17 | 日産自動車株式会社 | 盗難防止装置 |
| JPS59103151A (ja) * | 1982-12-02 | 1984-06-14 | Fujitsu Ltd | マイクロプログラムロ−デイング制御方式 |
| JPS59133625A (ja) * | 1983-01-19 | 1984-08-01 | Nec Corp | デ−タロ−ド制御方式 |
| JPS60256243A (ja) * | 1984-06-01 | 1985-12-17 | Fujitsu Ltd | フアイル同報伝送制御方式 |
| JPS6335150U (ja) * | 1987-08-06 | 1988-03-07 |
-
1975
- 1975-06-24 JP JP50077833A patent/JPS5853366B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS522346A (en) | 1977-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4535455A (en) | Correction and monitoring of transient errors in a memory system | |
| US4700292A (en) | Interface circuit arrangement for transferring data from a master processor to a slave processor | |
| US4656631A (en) | Process and circuit arrangement for checking a program in data processing units | |
| CN113986606B (zh) | 电梯程序升级方法、系统、装置及存储介质 | |
| JPS58175037A (ja) | プログラムロ−ド方式 | |
| JPS59111528A (ja) | 分散形デ−タ処理装置 | |
| US4630197A (en) | Anti-mutilation circuit for protecting dynamic memory | |
| JPS633351B2 (ja) | ||
| JPS625759A (ja) | 呼情報救済方式 | |
| JP3131844B2 (ja) | 端末装置及び端末装置のメモリ・ダンプ転送方式 | |
| JPS626269B2 (ja) | ||
| JPH11120087A (ja) | 二重化メモリ処理装置 | |
| JPS5846423A (ja) | ダイレクトメモリアクセス装置のインタ−フエイス回路 | |
| JPS60193044A (ja) | デ−タバツフア装置 | |
| JPS61134856A (ja) | Ramチエツク回路 | |
| CN117421271A (zh) | 一种nvram数据传输方法、装置及系统 | |
| JPH0233179B2 (ja) | ||
| CN113467842A (zh) | 适用于工业级应用场景的嵌入式设备的启动方法、嵌入式设备和计算机可读存储介质 | |
| JPH04310161A (ja) | データ読出回路 | |
| JPH07107681B2 (ja) | 同報ロ−デイング機構を備えたマルチプロセツサシステム | |
| JPS6191755A (ja) | デ−タ伝送制御方式 | |
| JP2000020489A (ja) | 計算機におけるデータ転送装置 | |
| JPS6258356A (ja) | Dma制御装置 | |
| JPS62172453A (ja) | プログラムロ−デイング方式 | |
| JPH04349559A (ja) | 情報処理装置 |