JPS5853389B2 - 文字識別装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、文字識別装置、特に抽出された特徴パターン
と予め用意された標準パターンとを比較して文字識別を
行なう文字識別装置において、上記標準パターンの各ビ
ットに対応したマスク情報を予め格納するモード制御メ
モリをもうけ、カテゴリ数の増加に伴なう文字識別を良
好に行なうようにした文字識別装置に関するものである
。

一般に文字認識においては、入力文字を走査して抽出さ
れた特徴パターンを、予め用意された標準パターンと比
較して文字識別を行なうようにしている。

しかし認識対象文字の増加に伴ない僅かな文字の変形に
よって影響を受は易くなり、抽出された特徴パターンの
すべてについて完全な比較一致および比較不一致を得な
げればならないことはなく、特に手書き文字においては
各文字毎に上記特徴パターンのいくつかを選んでビット
・ケアとした方が都合が良い。

本発明は上記の点を考慮し、標準パターンの各ビットに
対応したマスク情報を当該標準パターンに対応して格納
したモード制御メモリをもうけて認識対象文字特に手書
き文字に対する識別処理を良好に行なうようにすること
を目的としている。

そしてそのため本発明の文字識別装置は抽出された特徴
パターンを格納する特徴レジスタと標準パターンを予め
格納している標準パターン・メモリとをそなえ上記特徴
パターンと上記標準パターンとを比較して文字識別を行
なう文字識別装置において、上記標準パターンに対応し
た形で当該標準パターンの主たる特徴存在範囲を指示す
るマスク情報を予め格納しているモード制御メモリ、上
記特徴レジスタからの上記特徴パターンと上記標準パタ
ーン・メモリからの上記標準パターンとの一致、不一致
をビット対応に比較する第１の比較手段、および該第１
の比較手段からのビット対応の一致、不一致信号と上記
モード制御メモリからの上記マスク情報とを比較して上
記特徴存在範囲に対応するビット対応の一致、不一致信
号を出力する第２の比較手段とをそなえたことを特徴と
する。

以下図面を参照しつつ説明する。

第１図は本発明の詳細な説明するための説明図、第２図
は本発明による文字識別装置の一実施例構成、第３図は
その動作説明図を夫々示している。

例えば第１図に図示する如き文字「り」および「ワ」を
識別するに当って、両者を比較すれば明らかな如く図示
領域ａは両者文字の相違を決定することがわかる。

そのため文字「り」や「ワ」においては図示領域ａが当
該文字を識別するに当っては重要な特徴部分となり、該
領域ａの相違は決定的な相違を与えることになる。

一方図示領域すは文字「り」や「ワ」を識別するための
重要な特徴部分とはされずむしろ文字「り」や「ワ」を
識別するに当っては無視されることが望ましい。

しかし他の文字例えば「し」や「ム」などでは上記領域
すに対応する領域は重要な特徴部分となる。

このため各標準パターン毎に無視されるべき特徴部分を
決定してやることが望まれる。

即ち、上記文字「り」や「ワ」の場合には、上記領域ａ
の箇所に対応する特徴が重要でありかつ上記領域すの箇
所に対応する特徴がドント・ケヤであることが、マスク
情報として予め指示される。

上記文字「り」の場合の領域ａｂと上記文字「ワ」の場
合の領域ａｂとがたまたま同じ領域であるとすると、夫
々の文字に対応したマスク情報は同じパターンとなる。

そして、上記特徴パターンに対する比較と上記マスク情
報による重要特徴部分の比較とを高速度で実行すること
が望まれる。

第２図は上記の点を考慮した本発明による文字識別装置
の一実施例構成を示している。

第２図において、１は特徴レジスタで認識対象文字を走
査して抽出された特徴パターンが格納されるもの、２は
標準パターン・メモリで認識対象文字に対応した標準パ
ターンが予め格納されているもの、３はモード制御メモ
リで上記標準パターンに対応したマスク情報が予め格納
されているもの、４はメモリ・アドレス制御回路で標準
パターン・メモリ２およびモード制御メモリ３の各アド
レスを制御するもの、５は本発明にいう第１の比較手段
で例えば排他的オア・ゲート、６およびＴは本発明にい
う第２の比較手段で夫々例えばアンド・ゲートおよびオ
ア・ゲート、８はアドレス変換手段を夫々表わしている
。

なお上記モード制御メモリ３には２つ以上の標準パター
ンに対するマスク情報が同一パターンをもつものである
とき該マスク情報を同一番地に共通に格納せしめておく
ようにされるが、このような場合上記アドレス変換手段
８が利用される。

認識対象文字を走査した結果抽出された特徴パターンは
特徴レジスタ１に格納され各ビット毎に対応してもうげ
られる排他的オア・ゲート５に入力される。

一方特徴パターンが特徴レジスタ１に格納されている間
、標準パターン・メモリ２はメモリ・アドレス制御回路
４によりアクセスされて所定数の標準パターンを順次出
力して各ビット毎に対応する排他的オア・ゲート５に入
力せしめ、モード制御メモリ３はアドレス変換手段８を
介してメモリ・アドレス制御回路４によりアクセスされ
て上記夫々の標準パターンに対応したマスク情報を順次
出力して各ビット毎にアンド・ゲート６に入力せしめる
。

ここで例えば、抽出された特徴パターン、標準パターン
・メモリ２に予め格納されている文字「り」に対スる標
準パターンおよびモード制御メモリ３に予め格納されて
いる当該文字「り」に対するマスク情報が夫々第３図図
示イ、第３図図示口および第３図図示二のパターンをも
ち、一方文字「フ」に対する標準パターンおよび該文字
「ワ」に対するマスク情報が夫々第３図図示口′および
第３図図示二′のパターンをもっているものとする。

なおこれら各パターンにおける第５ビツトと第６ビツト
とは第１図図示の認識対象文字の領域ａに対応した特徴
部分に対応する特徴要素を表わすようにせしめ、第９ビ
ツトと第１０ビツトとは上記認識対象文字の領域すに対
応した特徴部分に対応する特徴要素を表わすようにせし
めであるものとする。

そして第３図図示二 二′の如きマスク情報においては
、例えば論理「１」情報は上述した如き重要な特徴部分
に対応する特徴要素であることを意味し論理「Ｏ」情報
は上述した如き重要でない特徴部分に対応する特徴要素
即ちドント・ケア要素を意味するようにしである。

今仮に第３図図示イの如きパターンをもつ特徴パターン
が特徴レジスタ１に格納されている間において、標準パ
ターン・メモリ２およびモード制御メモリ３から夫々文
字「り冒に対する第３図図示口の如き標準パターンおよ
び第３図図示二の如きマスク情報が出力されたとすれば
、上記特徴パターンと上記標準パターンとを各ビット毎
に比較する排他的オア・ゲート５の出力は第３図図示ハ
の如きパターンをもつようになる。

このため排他的オア・ゲート５の出カバターンとモード
制御メモリ３からのマスク情報とを各ビット毎に比較す
るアンド・ゲート６の出力は第３図図示ホの如きパター
ンとなり、オア・ゲート７からは論理「Ｏ」が出力され
る。

即ち認識対象文字は文字「り」であると識別される。

一方同様に第３図図示イの如きパターンをもつ特徴パタ
ーンが特徴レジスタ１に格納されている間において、標
準パターン・メモリ２およびモード制御メモリ３から夫
々文字「ワ」に対する第３図図示口′の如き標準パター
ン即ち第３図図示口の文字「り」を表わす標準パターン
とは第５ビツトと第６ビツトのビット情報が異なる標準
パターンおよび第３図図示との如きマスク情報が出力さ
れたとすれば、上記排他的オア・ゲート５の出カバター
ンは第３図図示バの如（なり、アンド・ゲート６の出カ
バターンは第３図図示ボの如く第５ビツトと第６ビツト
とが夫々論理ｒｌＪをもつようになる。

従ってオア・ゲート７からは論理「１」が出力されて当
該認識対象文字は文字「ワ」に該当しないことが検出さ
れる。

このように本発明によれば、標準パターンを予め格納す
る標準パターン・メモリ２の他に標準パターンに対応し
たマスク情報を予め格納したモード制御メモリ３を設け
て特徴パターンと標準パターンとの比較結果と、標準パ
ターンに対応した形で当該標準パターンの主たる特徴存
在範囲を指示するマスク情報とを比較して認識すること
により、認識対象文字が増加した場合であっても、類似
文字を識別する際に別処理をする必要がなく、処理を簡
単にすることができ、都合よく認識を行なうことができ
、簡単な構成とすることができる。

また第３図図示二およびヨに示す如きマスク情報は標準
パターンが異なるにも拘らず同一パターンとなる。

このため上記の如き同一パターンをもつマスク情報はモ
ード制御メモリ３の同一番地に共通に格納せしめること
ができる。

この場合モード制御メモリ３０入力側にアドレス変換手
段８をもうけるだけで足り、モード制御メモリ３の記憶
容量を減少せしめることができる。

【図面の簡単な説明】

第１図は本発明の詳細な説明するための説明図、第２図
は本発明による文字識別装置の一実施例構成、第３図は
その動作説明図を示す。 図中、１は特徴レジスタ、２は標準パターン・メモリ、
３はモード制御メ七り、５は第１の比較手段、６７は第
２の比較手段、８はアドレス変換手段を表わす。

Claims (1)

1. 【特許請求の範囲】 １ 抽出された特徴パターンを格納する特徴レジスタと
   標準パターンを予め格納している標準パターン・メモリ
   とをそなえ上記特徴パターンと上記標準パターンとを比
   較して文字識別を行なう文字識別装置において、上記標
   準パターンに対応した形で当該標準パターンの主たる特
   徴存在範囲を指示するマスク情報を予め格納しているモ
   ード制御メモリ、上記特徴レジスタからの上記特徴パタ
   ーンと上記標準パターン・メモリからの上記標準パター
   ンとの一致、不一致をビット対応に比較する第１の比較
   手段、および該第１の比較手段からのビット対応の一致
   、不一致信号と上記モード制御メモリからの上記マスク
   情報とを比較して上記特徴存在範囲に対応するビット対
   応の一致、不一致信号を出力する第２の比較手段をそな
   えたことを特徴とする文字識別装置。 ２ 同一パターンをもつマスク情報を上記モード制御メ
   モリの同一番地に共通に格納せしめると共に該モード制
   御メモリの入力側にアドレス変換手段を設けたことを特
   徴とする特許 第１項記載の文字識別装置。