JPS5853461A - 感熱記録装置 - Google Patents
感熱記録装置Info
- Publication number
- JPS5853461A JPS5853461A JP56150768A JP15076881A JPS5853461A JP S5853461 A JPS5853461 A JP S5853461A JP 56150768 A JP56150768 A JP 56150768A JP 15076881 A JP15076881 A JP 15076881A JP S5853461 A JPS5853461 A JP S5853461A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- energization time
- dummy
- energization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
- B41J2/355—Control circuits for heating-element selection
- B41J2/36—Print density control
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は感熱記録装置に係り、特に発熱抵抗体への通電
時間を制御することにより、高速記録を可能とした感熱
記録装置に関するものである。
時間を制御することにより、高速記録を可能とした感熱
記録装置に関するものである。
感熱記録装置は記録素子である複数個の発熱抵抗体を並
設し、この発熱抵抗体を配録信号に応じて選択的に通電
発熱させることにより感熱記録紙に記録を行うようにな
っている。
設し、この発熱抵抗体を配録信号に応じて選択的に通電
発熱させることにより感熱記録紙に記録を行うようにな
っている。
しかし発＊ｆｉＲ抵抗体の熱応答速度に限界があるため
高速で連続的に通電パルスを加えると、各パルスに、よ
る発熱抵抗体の温度のピーク値が次第に上昇し、発熱抵
抗体の劣化、記録品質の低下をもたらす欠点がある。
高速で連続的に通電パルスを加えると、各パルスに、よ
る発熱抵抗体の温度のピーク値が次第に上昇し、発熱抵
抗体の劣化、記録品質の低下をもたらす欠点がある。
このような欠点を除くため一ζは、発熱抵抗体の通電時
間を前回信号がＯ（白画像）で今回信号が１（黒画像）
の場合の通電時間（童、）に対し、前回、今ＷＡ信号共
に１（黒画像）である場合の通電時間（ｔｌ）の方が短
かくなり、しかもこの（１，）として各回の通電時間間
隔（１，）がファクシミリ受信の場合のよう化変化して
も各通電パルスによる発熱抵抗体のピーク温度が近似的
に一定になるようにすることが望ましい。
間を前回信号がＯ（白画像）で今回信号が１（黒画像）
の場合の通電時間（童、）に対し、前回、今ＷＡ信号共
に１（黒画像）である場合の通電時間（ｔｌ）の方が短
かくなり、しかもこの（１，）として各回の通電時間間
隔（１，）がファクシミリ受信の場合のよう化変化して
も各通電パルスによる発熱抵抗体のピーク温度が近似的
に一定になるようにすることが望ましい。
上述した通電時間制御方法において通電時間間隔（ｔｓ
）Ｒ一応じて前回、今回共１（黒画像）の場合の通電時
間（ｔ、）を決定する回路として従来は第１図に示すも
のが使用されている。
）Ｒ一応じて前回、今回共１（黒画像）の場合の通電時
間（ｔ、）を決定する回路として従来は第１図に示すも
のが使用されている。
即ち、抵抗器Ｒ１（１）とコンデンサＣ！（２）とに劣
り決る時定数をもってＣ７・Ｒ？ｆ回路を含む単安定マ
ルチバイブレータであり、入力端子（３）より可変な時
間間隔（１１）で送られるトリガ信号により出力端子（
４）は閉状態となり、端子（５）の電位（Ｗｅ）が抵抗
器（１）とコンデンサ（２）による時定数即ちＣ！・Ｒ
１で変化する。このＣ！・ｂ！は発熱抵抗体の熱時定数
（ｔｌ）と等しくしてあり、電位（Ｖ、 ）が発熱抵抗
体の温度をシミュレートする。一方抵抗（６）と抵抗（
７）の分圧により端子（８）ｌｃ基準定電位（Ｖｅ ）
を設定すれば（ｖｏ）が変化して（ｖｏ）に等しくなっ
た時点でコン、パレータ（９）の出力端子（４）は開状
態となり、通電時間、（ｔｌ）を決定すること６ヒなる
。
り決る時定数をもってＣ７・Ｒ？ｆ回路を含む単安定マ
ルチバイブレータであり、入力端子（３）より可変な時
間間隔（１１）で送られるトリガ信号により出力端子（
４）は閉状態となり、端子（５）の電位（Ｗｅ）が抵抗
器（１）とコンデンサ（２）による時定数即ちＣ！・Ｒ
１で変化する。このＣ！・ｂ！は発熱抵抗体の熱時定数
（ｔｌ）と等しくしてあり、電位（Ｖ、 ）が発熱抵抗
体の温度をシミュレートする。一方抵抗（６）と抵抗（
７）の分圧により端子（８）ｌｃ基準定電位（Ｖｅ ）
を設定すれば（ｖｏ）が変化して（ｖｏ）に等しくなっ
た時点でコン、パレータ（９）の出力端子（４）は開状
態となり、通電時間、（ｔｌ）を決定すること６ヒなる
。
然るに上述の通電時間決定回路では、発熱抵抗体の温度
をＣ？・ＲＴ回路によりシミュレートしているため、そ
の精度には限界がある。即ち、Ｃア・謁回路の電位（Ｖ
ｅ）は（１−ｅ−ｔ、４！・Ｒ？）に比例するの対し、
実際の発熱抵抗体温度は熱伝導方程式の解として与えら
れ、一般に（１−・−１４１）には比例せず、特に（１
）が（τ、）より小さくなる程、−散性が悪く、むしろ
Ｊに依存する特性を示す。また実際曹 の感熱記録装置では発熱抵抗体はセラミックス等ででき
た基板上に熱抵拐層としてグレーズ・ガラスを設けた上
に発熱抵抗体を配列したものが多く、更に基板は放熱用
金属板上に散り付けられることが多い。このような多層
構造物の熱応答は一つの熱時走数では決定できない。
をＣ？・ＲＴ回路によりシミュレートしているため、そ
の精度には限界がある。即ち、Ｃア・謁回路の電位（Ｖ
ｅ）は（１−ｅ−ｔ、４！・Ｒ？）に比例するの対し、
実際の発熱抵抗体温度は熱伝導方程式の解として与えら
れ、一般に（１−・−１４１）には比例せず、特に（１
）が（τ、）より小さくなる程、−散性が悪く、むしろ
Ｊに依存する特性を示す。また実際曹 の感熱記録装置では発熱抵抗体はセラミックス等ででき
た基板上に熱抵拐層としてグレーズ・ガラスを設けた上
に発熱抵抗体を配列したものが多く、更に基板は放熱用
金属板上に散り付けられることが多い。このような多層
構造物の熱応答は一つの熱時走数では決定できない。
また、発熱抵抗体のうち、発熱するものが少ない時、即
ち白＃Ｉ像が多い場合には基板を無限大のヒートシンク
と考えてよく、熱応答は４（ｔ＜τ１）謬 または（１−ｅ−（／Ｖｓ） （ｔ＞ｖｔ）に近似的に
比例している。ここで（Ｔ、）は例えば約１ミリ秒程度
である。
ち白＃Ｉ像が多い場合には基板を無限大のヒートシンク
と考えてよく、熱応答は４（ｔ＜τ１）謬 または（１−ｅ−（／Ｖｓ） （ｔ＞ｖｔ）に近似的に
比例している。ここで（Ｔ、）は例えば約１ミリ秒程度
である。
これ番こ対し、全発熱抵抗体のうち、発熱するものが多
い時、即ち、黒Ｉｆ像が多い場合にはグレーズ層、基板
での蓄熱が無視できず、発熱抵抗体の温度は前述した白
画像が多い場合より上昇し、この時定数（τいは例えば
約１秒程度である。更に記録動作を長時間行うと放熱板
を含めた記録装置全体の温度が時定数（ｆ、）は例えば
１分〜１時間で上昇することになる。
い時、即ち、黒Ｉｆ像が多い場合にはグレーズ層、基板
での蓄熱が無視できず、発熱抵抗体の温度は前述した白
画像が多い場合より上昇し、この時定数（τいは例えば
約１秒程度である。更に記録動作を長時間行うと放熱板
を含めた記録装置全体の温度が時定数（ｆ、）は例えば
１分〜１時間で上昇することになる。
前述のように実際の記録動作においては発熱抵抗体の温
度は３つの時定数で変化しており、その変化の仕方は記
録画像の状態（黒画像の率、黒画像の連続性など）によ
っても異り、第１図に示すような一つの時定数しかもた
ないＣＲ回路では正確にシミュレートできないし、複数
の抵抗器及びコンデンサから形成される複数の時定数を
持つ回路でシミュレートすることも極めて困難である。
度は３つの時定数で変化しており、その変化の仕方は記
録画像の状態（黒画像の率、黒画像の連続性など）によ
っても異り、第１図に示すような一つの時定数しかもた
ないＣＲ回路では正確にシミュレートできないし、複数
の抵抗器及びコンデンサから形成される複数の時定数を
持つ回路でシミュレートすることも極めて困難である。
本発明は前述した欠点に鑑みなされたものであり１発熱
抵抗体の温度を正確にシミュレートするためにダミー抵
抗を利用した通電時間制御回路を具備し、高速記録を可
能にすると共に発熱抵抗体の劣化を防止し、記録品質を
向上させることが可能な感熱記録装置を提供することを
目的としている。
抵抗体の温度を正確にシミュレートするためにダミー抵
抗を利用した通電時間制御回路を具備し、高速記録を可
能にすると共に発熱抵抗体の劣化を防止し、記録品質を
向上させることが可能な感熱記録装置を提供することを
目的としている。
次に本発明の一実施例を第２図乃至第４図により説明す
る。
る。
第２図は感熱記録装置のヘッド部を示す図であり、共通
電極０１１から発熱抵抗体（１４ｍ） （１４ｂ） （
１４ｃ）（ｘ４ｄ）−・・を介して記録信号電極（１２
ａＸ１２ｂ）（１２ｃ）（１２ｄ）・・・が接続され、
また同じく共通電極０１）ｌこはダミー抵抗体（１５ｍ
）（１５ｂ）（１５ｃ）（１５ｄ） ＋＋を介してダミ
ー抵抗体駆動電極（１３ｇ）（１３１＞）（１３ｃ）（
１３ｄ） −が接続されており、これらはセラミックス
基板ａｅ上に薄膜または厚膜で形成されている。この構
造においてダミー゛抵抗体（１５ｍ）（１５ｂ）（１５
ｃ）（１５Ｍ）は発熱抵抗体（１４ｍ） （１４ｂ）
（１４ｃ） （１４ｄ）と全く同じ構造であり互いに瞬
接してグレーズ・ガラスＯη上に並設されている。
電極０１１から発熱抵抗体（１４ｍ） （１４ｂ） （
１４ｃ）（ｘ４ｄ）−・・を介して記録信号電極（１２
ａＸ１２ｂ）（１２ｃ）（１２ｄ）・・・が接続され、
また同じく共通電極０１）ｌこはダミー抵抗体（１５ｍ
）（１５ｂ）（１５ｃ）（１５ｄ） ＋＋を介してダミ
ー抵抗体駆動電極（１３ｇ）（１３１＞）（１３ｃ）（
１３ｄ） −が接続されており、これらはセラミックス
基板ａｅ上に薄膜または厚膜で形成されている。この構
造においてダミー゛抵抗体（１５ｍ）（１５ｂ）（１５
ｃ）（１５Ｍ）は発熱抵抗体（１４ｍ） （１４ｂ）
（１４ｃ） （１４ｄ）と全く同じ構造であり互いに瞬
接してグレーズ・ガラスＯη上に並設されている。
１ｇ３図は本実施例の回路構成図であり、鎖紛で示す（
４）部は第２図に示したヘッド部で発熱抵抗体ａ４とダ
ミー抵抗体αＳ、 ［流定電圧電源に接続される共通電
極り及び記録信号電極（１２１、ダミー抵抗体冨動電極
ａ謙を含んでいる。
４）部は第２図に示したヘッド部で発熱抵抗体ａ４とダ
ミー抵抗体αＳ、 ［流定電圧電源に接続される共通電
極り及び記録信号電極（１２１、ダミー抵抗体冨動電極
ａ謙を含んでいる。
またーは発熱抵抗体α４に一連の記録信号に応じて選択
的に通電を行う駆動回路、（財）はこの駆動回路に供給
すべき一連の記録信号情報を記憶する第１の記憶回路、
＠は第１の記憶回路に記憶された記録信号情報の一時刻
前の一連の記憶情報を記憶する第２の記憶回路、（至）
は第１及び第２の記憶回路＠（至）Ｋ記憶された信号情
報を相対応するビット毎に参照し、その結果、前回信号
が０（白画＊＞で今回信号が１（黒画像）の発熱抵抗体
に対しては入力端子ＩＮＡ（１３より与えられる通電時
間（ｔりを選択し、前回信号が１（黒画ｇＲ）で今回信
号が１（黒ｉ１ｉ＊）の発熱抵抗体に対しては入力端子
ＢＮＢ（至）より与えられる通電時間ｔ１（＜ｔ＊）を
選択する通電時間制御回路（ゲート回路）であり、のは
信号入力端子ＳＸ＠よりクロック信）入力端子ＣＩ（２
）に同期して入力される記録信号シリアルデータをパラ
レルデータｌこ変換するシフト・レジスタである。また
第１の記憶回路＠の共通の入力端子ＬＡＴＣＨＡＯ１、
第２の記憶回路（ハ）の共通の入力端子ＬＡＴＣＨＢＣ
Ｉυが設けられている。
的に通電を行う駆動回路、（財）はこの駆動回路に供給
すべき一連の記録信号情報を記憶する第１の記憶回路、
＠は第１の記憶回路に記憶された記録信号情報の一時刻
前の一連の記憶情報を記憶する第２の記憶回路、（至）
は第１及び第２の記憶回路＠（至）Ｋ記憶された信号情
報を相対応するビット毎に参照し、その結果、前回信号
が０（白画＊＞で今回信号が１（黒画像）の発熱抵抗体
に対しては入力端子ＩＮＡ（１３より与えられる通電時
間（ｔりを選択し、前回信号が１（黒画ｇＲ）で今回信
号が１（黒ｉ１ｉ＊）の発熱抵抗体に対しては入力端子
ＢＮＢ（至）より与えられる通電時間ｔ１（＜ｔ＊）を
選択する通電時間制御回路（ゲート回路）であり、のは
信号入力端子ＳＸ＠よりクロック信）入力端子ＣＩ（２
）に同期して入力される記録信号シリアルデータをパラ
レルデータｌこ変換するシフト・レジスタである。また
第１の記憶回路＠の共通の入力端子ＬＡＴＣＨＡＯ１、
第２の記憶回路（ハ）の共通の入力端子ＬＡＴＣＨＢＣ
Ｉυが設けられている。
上述したｃ！３ｒ２４（ハ）翰同（至）（至）釦６υ口
（至）の要素を例えば１個のＩＣζごまとめた素子、（
１３）部は既ｌご公知な回路である。
（至）の要素を例えば１個のＩＣζごまとめた素子、（
１３）部は既ｌご公知な回路である。
第３図の（Ａ）（ＢＪ部以外の部分がダミー抵抗体ａ９
を利用した通電決定回路てあり、０■湯（イ）は基準抵
抗（抵抗値をそれぞれＲ１，、Ｒ，・、Ｒ２，とする。
を利用した通電決定回路てあり、０■湯（イ）は基準抵
抗（抵抗値をそれぞれＲ１，、Ｒ，・、Ｒ２，とする。
）で抵抗温度係数が小さく許容電力が大きいものを使用
する。切）はコンパレータ、■はＡＮＤ回路、（２）は
ＯＲ回路である。
する。切）はコンパレータ、■はＡＮＤ回路、（２）は
ＯＲ回路である。
次に上述した第３図及び＄４図のタイミングチャートに
よりダミー抵抗体ａ９を用いた通電時間決定回路の動作
゛を説明する。
よりダミー抵抗体ａ９を用いた通電時間決定回路の動作
゛を説明する。
発熱抵抗体α９に印加される一連の記録信号が前回、今
回共に１（黒画＊）の場合の温度は、厳密には前々回及
びそれ以前の記録信号にも依存するが、それらの影響は
無視できる程小さいとして本実施例では記憶回路を＋２
４１（ハ）と２つしか置かない。
回共に１（黒画＊）の場合の温度は、厳密には前々回及
びそれ以前の記録信号にも依存するが、それらの影響は
無視できる程小さいとして本実施例では記憶回路を＋２
４１（ハ）と２つしか置かない。
ダミー抵抗体ａ１には２回連続して１、次に２回連続し
て０、即ち（・−・１１００１１００・−・）となるよ
うなダミー信号を与える。これに対応して各記録タイミ
ングで常に前回、今回信号共１の発熱抵抗体をシミュレ
ートするためにはダミー抵抗体が４個必要である。勿論
ダミー抵抗体を１ｇＡだけとして常に１となるダミー信
号（・−・１１１１・・・）を与えてもよい。しかし１
個の場合１発熱抵抗体（ダミー抵抗体も同じ）の熱時定
数（τ、）に比較し、通電間隔（ｔ、）が非常に短いと
きｌどは、前述した発熱抵抗体の温度は前々回以前の記
録信号に依らないと云う条件が成り立たなくなることが
あり、ダミー抵抗体に与える信号列はもつとも頻度の高
い信号列例えば負荷２０％程度（・・・ｏｏｏｏｏｏｏ
ｏ １１００００００００１１・・・）に近づけておく
方がよい。ここでは−例として前述のように４個のダミ
ー抵抗体を用い、各ダミー抵抗体（１５ｍ）（１５ｂ）
（１５ｃ） （１５ｄ）には表のダミー信号を与える。
て０、即ち（・−・１１００１１００・−・）となるよ
うなダミー信号を与える。これに対応して各記録タイミ
ングで常に前回、今回信号共１の発熱抵抗体をシミュレ
ートするためにはダミー抵抗体が４個必要である。勿論
ダミー抵抗体を１ｇＡだけとして常に１となるダミー信
号（・−・１１１１・・・）を与えてもよい。しかし１
個の場合１発熱抵抗体（ダミー抵抗体も同じ）の熱時定
数（τ、）に比較し、通電間隔（ｔ、）が非常に短いと
きｌどは、前述した発熱抵抗体の温度は前々回以前の記
録信号に依らないと云う条件が成り立たなくなることが
あり、ダミー抵抗体に与える信号列はもつとも頻度の高
い信号列例えば負荷２０％程度（・・・ｏｏｏｏｏｏｏ
ｏ １１００００００００１１・・・）に近づけておく
方がよい。ここでは−例として前述のように４個のダミ
ー抵抗体を用い、各ダミー抵抗体（１５ｍ）（１５ｂ）
（１５ｃ） （１５ｄ）には表のダミー信号を与える。
但し、ｎ −１、ｎ 、 ｎ＋１ 、 ｎ＋２Ｊｔ コ
（７）表（７） ＜ ’）返しで印加する〇 この表で例えば通電タイミング（ｎ−１）について見る
と、一連の記録信号と、それに続く表のダミー信号をジ
フトレジスタｃ１３１こクロック信号伽）のタイミング
で入力したＳＩ倍信号ａｌの後、通電開始のタイミング
を与えるＬＡＴＣＨ人の信号（ＣＩを第１の記憶回路（
財）の一方の端子（至）に入力すると同時に通電時間制
御回路（ゲート回路）＠の入力端子（至）に（ｅ）で示
されるパルス幅（ｔ、）のＥＮＡ信号を加えると、今回
信号が１に対応する発熱抵抗体及びダミー抵抗体（１５
ｍ）（１５ｂ）に通電が開始される。このとき各ダミー
抵抗体に対応するコンパレータ（２１ｍ） （２１ｂ）
（２１ｃ）（２１ｄ）の−側入力端子の電位（ｖｅ、）
（Ｖ（３ｂ ）（Ｖｅｃ） （Ｗｅｄ）は、第４図
（ｆ） 、 （ｇｌ 、 （ｈ） 、（１）に見るよう
に（ｖｅｃ）（ｖｅｄ）は通電されていないので共通電
極ａυに印加されるヘッド電圧（ｖｌ）であり、（ｖｅ
ｂ ）は前回（ｎ−２）のダミー信号が０であるためダ
ミー抵抗体（１５ｂ）の温度は周囲温度またはその近く
の〒、まて低下しており、〒。におけるダミー抵抗値を
−とすればＷｅｂ ＝ ｖ、 ｍ ＨＶ、となる。通電
を継続して行くと、ダミー抵抗体（１５ｂ）の温度は次
第に上昇し、その上昇分を八Ｔとすると、ダミー抵抗体
（１５ｂ）の抵抗値（３）はＲ＝ Ｒ，（１＋α・Δテ
）ｋなる。ここで―はダミー抵抗体α９及び発熱抵抗体
αくの温度係数である。これに伴いα〈０とすればｖｅ
、は前回（ｎ−２）のダミー信号が１であるのでダミー
抵抗体（１５ｍ）の温度は周囲温度（Ｔｏ）まで下りき
っておらず、（ｆ）に見るようにｖｅａ ” Ｖｌ ＞
Ｖ６である。このため通電が継続されるとｖｅｘはＶ
θ、より先に基準電圧Ｖ■＝＝ Ｒ隻ｖ、に達し、コ
ンパレータ（２１ｍ）が反転することにより、ＯＲ回路
（財）の出力（ＢＮＢ）は（ｊｌの如く０となり通電タ
イミング（ｎ−１）に対する短い方の通電時間（ｔ、（
ｎ−１））を決める。
（７）表（７） ＜ ’）返しで印加する〇 この表で例えば通電タイミング（ｎ−１）について見る
と、一連の記録信号と、それに続く表のダミー信号をジ
フトレジスタｃ１３１こクロック信号伽）のタイミング
で入力したＳＩ倍信号ａｌの後、通電開始のタイミング
を与えるＬＡＴＣＨ人の信号（ＣＩを第１の記憶回路（
財）の一方の端子（至）に入力すると同時に通電時間制
御回路（ゲート回路）＠の入力端子（至）に（ｅ）で示
されるパルス幅（ｔ、）のＥＮＡ信号を加えると、今回
信号が１に対応する発熱抵抗体及びダミー抵抗体（１５
ｍ）（１５ｂ）に通電が開始される。このとき各ダミー
抵抗体に対応するコンパレータ（２１ｍ） （２１ｂ）
（２１ｃ）（２１ｄ）の−側入力端子の電位（ｖｅ、）
（Ｖ（３ｂ ）（Ｖｅｃ） （Ｗｅｄ）は、第４図
（ｆ） 、 （ｇｌ 、 （ｈ） 、（１）に見るよう
に（ｖｅｃ）（ｖｅｄ）は通電されていないので共通電
極ａυに印加されるヘッド電圧（ｖｌ）であり、（ｖｅ
ｂ ）は前回（ｎ−２）のダミー信号が０であるためダ
ミー抵抗体（１５ｂ）の温度は周囲温度またはその近く
の〒、まて低下しており、〒。におけるダミー抵抗値を
−とすればＷｅｂ ＝ ｖ、 ｍ ＨＶ、となる。通電
を継続して行くと、ダミー抵抗体（１５ｂ）の温度は次
第に上昇し、その上昇分を八Ｔとすると、ダミー抵抗体
（１５ｂ）の抵抗値（３）はＲ＝ Ｒ，（１＋α・Δテ
）ｋなる。ここで―はダミー抵抗体α９及び発熱抵抗体
αくの温度係数である。これに伴いα〈０とすればｖｅ
、は前回（ｎ−２）のダミー信号が１であるのでダミー
抵抗体（１５ｍ）の温度は周囲温度（Ｔｏ）まで下りき
っておらず、（ｆ）に見るようにｖｅａ ” Ｖｌ ＞
Ｖ６である。このため通電が継続されるとｖｅｘはＶ
θ、より先に基準電圧Ｖ■＝＝ Ｒ隻ｖ、に達し、コ
ンパレータ（２１ｍ）が反転することにより、ＯＲ回路
（財）の出力（ＢＮＢ）は（ｊｌの如く０となり通電タ
イミング（ｎ−１）に対する短い方の通電時間（ｔ、（
ｎ−１））を決める。
以下同様にして通電タイミング（ｆｉ＋ではダミー抵抗
体（１５ｂ）、（ｎ＋２）ではダミー抵抗体（１５ｄ）
が（ｖｅ）に対応する一定温度に達した時点で各ｔ 、
（ｎ）’ｔ’ｔｔ（”１）、 ｔ、（ｖ＊＋２）を決
め、これがくり返される。
体（１５ｂ）、（ｎ＋２）ではダミー抵抗体（１５ｄ）
が（ｖｅ）に対応する一定温度に達した時点で各ｔ 、
（ｎ）’ｔ’ｔｔ（”１）、 ｔ、（ｖ＊＋２）を決
め、これがくり返される。
第４図に示すように通電間隔（ｔ３）が各回で変化する
場合、ｔ、（ｍ−１）に対しｔ、（ｎｌ、ｔ、（ｎｌに
対しｔ、（ｍ＋１１・・・と（ｔ、）も変化することに
なる。
場合、ｔ、（ｍ−１）に対しｔ、（ｎｌ、ｔ、（ｎｌに
対しｔ、（ｍ＋１１・・・と（ｔ、）も変化することに
なる。
上述のように本実施例によれば前回記録信号が１（黒画
像）で今回記録信号が１（黒画像）のときの通電時間を
決定する手段として、温度シミュレート用のダミー抵抗
体を使用することによって発熱抵抗体の温度４正確にシ
ミュレートすることが可能であり、高速記録時において
も記録濃度の均一なｍｓ品位の良い記録が得られ、発熱
抵抗体の過熱による劣化も防止できる。更に記録ヘッド
の基板、または記録装置全体が蓄熱で温度上昇した場合
、第４図の（ｖｏ）及び（ｖｌ）がその分だけ高電位と
なるため（１＋） −（１１）をそれに応じて小さく設
定できる。即ち（ｔ、）の制御には第３図のコンパレー
タＱＤの出力を適当なゲートを介して端子口に加えれば
よい。また同じ原理により環境温度の変化に対しても記
録濃度を一定に保つことが可能なことは説明するまでも
ない。
像）で今回記録信号が１（黒画像）のときの通電時間を
決定する手段として、温度シミュレート用のダミー抵抗
体を使用することによって発熱抵抗体の温度４正確にシ
ミュレートすることが可能であり、高速記録時において
も記録濃度の均一なｍｓ品位の良い記録が得られ、発熱
抵抗体の過熱による劣化も防止できる。更に記録ヘッド
の基板、または記録装置全体が蓄熱で温度上昇した場合
、第４図の（ｖｏ）及び（ｖｌ）がその分だけ高電位と
なるため（１＋） −（１１）をそれに応じて小さく設
定できる。即ち（ｔ、）の制御には第３図のコンパレー
タＱＤの出力を適当なゲートを介して端子口に加えれば
よい。また同じ原理により環境温度の変化に対しても記
録濃度を一定に保つことが可能なことは説明するまでも
ない。
第１図は従来の通電時間決定回路を示す回路図、第２図
乃至第４図は本発明の感熱記録装置の一実施例を示す図
であり、禦２図はへツＶ部の構造を示す斜視図、第３図
はブロック図、第４図は第３図の動作を示すタイミング
図である。 ９．２１．２１ｍ 、２１ｂ、２１ｃ 、２１ｄ・・・
コンパレータ１４．１４ｍ、１４ｂ、１４ｃ、１４ｄ−
・・発熱抵抗体１５．１５ｍ、１５ｂ、１５ｃ、１５ｄ
−・ダミー抵抗体１８．１９．１９鳳、１９ｂ、１９ｃ
、１９ｄ、２０・・・基準抵抗体２２・・ＡＮＤ回路
２３・・・シフトレジスタ２４・・・第１の記
憶回路 ２５・・・第２の記憶回路２６・・・通電
時間制御回路 ２７・・・駆動回路代理人 弁理士 井
上 −男 第 １ 図 第２図 ／４ 第３図
乃至第４図は本発明の感熱記録装置の一実施例を示す図
であり、禦２図はへツＶ部の構造を示す斜視図、第３図
はブロック図、第４図は第３図の動作を示すタイミング
図である。 ９．２１．２１ｍ 、２１ｂ、２１ｃ 、２１ｄ・・・
コンパレータ１４．１４ｍ、１４ｂ、１４ｃ、１４ｄ−
・・発熱抵抗体１５．１５ｍ、１５ｂ、１５ｃ、１５ｄ
−・ダミー抵抗体１８．１９．１９鳳、１９ｂ、１９ｃ
、１９ｄ、２０・・・基準抵抗体２２・・ＡＮＤ回路
２３・・・シフトレジスタ２４・・・第１の記
憶回路 ２５・・・第２の記憶回路２６・・・通電
時間制御回路 ２７・・・駆動回路代理人 弁理士 井
上 −男 第 １ 図 第２図 ／４ 第３図
Claims (1)
- 並設された複数個の発熱抵抗体と、これら発熱抵抗体に
一連の記録信号に応じて選択的に通電を行う駆動回路と
、この駆動回路に供給する一連の記録信号情報を記憶す
るｔｌｃｌの記憶回路と、この第１の記憶回路に記憶さ
れる一時刻前の一連の記録信号情報を記憶する第２の記
憶回路と、これら第１及び第２の記憶回路に記憶された
配録信号情報を相対応するビット毎に対照した結果、前
回信号が白画像で今回信号が黒画像の前記発熱抵抗体に
対する通電時間より、前回信号及び今回信号が共に黒Ｗ
ｊｊＩ像の前記発熱抵抗体に対す通電時間が所定時間だ
け短かくなるようにする通電時間制御回路及び通電時間
決定回路とからなる感熱記録装置において、前記通電時
間決定回路が前記発熱抵抗体に隣接して設けられた複数
個のダミー抵抗体と、このダミー抵抗体を順次通電しな
がら通電中の前記ダミー抵抗体の温度を抵抗温度係数を
利用して検出し、前記温度が一定基準に達した時点で通
電を停止する信号を発生するようになされていることを
特徴とする感熱記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150768A JPS5853461A (ja) | 1981-09-25 | 1981-09-25 | 感熱記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150768A JPS5853461A (ja) | 1981-09-25 | 1981-09-25 | 感熱記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5853461A true JPS5853461A (ja) | 1983-03-30 |
| JPH0160433B2 JPH0160433B2 (ja) | 1989-12-22 |
Family
ID=15503987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56150768A Granted JPS5853461A (ja) | 1981-09-25 | 1981-09-25 | 感熱記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5853461A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6342877A (ja) * | 1986-08-11 | 1988-02-24 | Canon Inc | サ−マル式記録装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5084248A (ja) * | 1973-11-26 | 1975-07-08 | ||
| JPS5175530A (ja) * | 1974-12-26 | 1976-06-30 | Sharp Kk | Saamarupurintanoinjinodohoshosochi |
| JPS57116669A (en) * | 1981-01-13 | 1982-07-20 | Omron Tateisi Electronics Co | Heating and controlling method in heat sensitive printer |
-
1981
- 1981-09-25 JP JP56150768A patent/JPS5853461A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5084248A (ja) * | 1973-11-26 | 1975-07-08 | ||
| JPS5175530A (ja) * | 1974-12-26 | 1976-06-30 | Sharp Kk | Saamarupurintanoinjinodohoshosochi |
| JPS57116669A (en) * | 1981-01-13 | 1982-07-20 | Omron Tateisi Electronics Co | Heating and controlling method in heat sensitive printer |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6342877A (ja) * | 1986-08-11 | 1988-02-24 | Canon Inc | サ−マル式記録装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0160433B2 (ja) | 1989-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910000767B1 (ko) | 더어멀 프린터(Thermal Printer)의 더어멀 헤드(Thermal Head) 가열방식 | |
| EP0503120B1 (en) | Recorder using a line thermal head | |
| US4590484A (en) | Thermal recording head driving control system | |
| US4494126A (en) | Thermal recording head drive device | |
| US4432001A (en) | Heat-sensitive recording head driving method | |
| JPS6156654B2 (ja) | ||
| JPH0369714B2 (ja) | ||
| JPS609271A (ja) | 感熱記録装置の中間調記録方法 | |
| JP2575728B2 (ja) | 感熱記録制御装置 | |
| EP0072494A2 (en) | A thermal head apparatus | |
| JPH05261961A (ja) | サーマルヘッド駆動回路 | |
| JPH0160433B2 (ja) | ||
| JPS59127782A (ja) | 熱記録ヘッド駆動制御装置 | |
| JP2547862B2 (ja) | サーマルヘッド駆動装置 | |
| US4554563A (en) | Drive system in a multi-pin-electrode electrostatic recording apparatus | |
| JP2955408B2 (ja) | 画像記録装置 | |
| JPS5913993B2 (ja) | 感熱記録装置 | |
| JPS6239107B2 (ja) | ||
| JPS59230364A (ja) | サ−マル記録方式 | |
| JPH0527549B2 (ja) | ||
| JPS6347634B2 (ja) | ||
| JPS6233657A (ja) | 感熱記録装置 | |
| JPS6258587B2 (ja) | ||
| JPS62269472A (ja) | 多階調熱転写記録装置 | |
| JPS6158764A (ja) | サーマルヘッドのパルス幅制御装置 |