JPS5853796B2 - 紙幣真偽判別方式 - Google Patents

Description

【発明の詳細な説明】 この発明は紙幣真偽判別方式に関し、特にたとえば、貨
幣取扱機に挿入される紙幣が正規の紙幣であるか否かを
判別するような紙幣真偽判別方式最近では銀行などにお
いて、両替機や現全自動預金機などの貨幣取扱機が設置
されている。

このような貨幣取扱機は顧客が紙幣を挿入した際、内蔵
すれるピルチェッカによってその紙幣が正規な紙幣であ
るかを検知するとともにその金種を判別している。

第１図はこの発明の背景となる貨幣取扱機のブロック図
である。

以下に、第１図を参照して従来の貨幣取扱機における挿
入された紙幣が正規な紙幣であるか否かを判別する真偽
判別方式について説明する。

構成において、貨幣取扱機はピルチェッカ１と制御部２
とからなる。

ピルチェッカ１は顧客の挿入した紙幣が正規な紙幣であ
るかを検知するものであって、検知器１２〜１６を含む
。

より詳しく述べると、検知器１２は紙幣１１の幅を検知
するものであり、また紙幣１１が挿入されたことを検知
する検知器として兼用される。

検知器１３は紙幣１１を四つ折にして挿入されたとき紙
幣１１が短かいことを検知する。

検知器１４は紙幣１１の長さ方向の一方端を検知し、検
知器１５は紙幣１１の長さ方向の他方端を検知して紙幣
１１の長さが正規の紙幣より短かくないかを検知し、検
知器１６は同様に紙幣１１の長さが長くないかを検知す
るものである。

また、２個の光の透過量検知器１７Ｌ１７２は紙幣１１
に光を照射したとき、その透過量を検知するものである
。

色調検知器１８は、紙幣１１の印刷面の色調を検知し、
磁気検知器１９は紙幣１１の印刷面に分布している磁気
を検知する。

前記検知器１７１，１７２，１８，１９によって検知さ
れた読取データは、ピルチェッカ（以下ＢＣＲ）制御回
路２２に与えられる。

ＢＣＲ制御回路２２は検知器１２〜１９が紙幣１１のそ
れぞれのデータを読取ったとき、プログラムの動作に関
係なくＤＭＡ制御により、その読取りデータをメモリ２
５に記憶される。

このＢＣＲ制御回路２２には、パルス発振器２３かもパ
ルス信号が与えられる。

パルス発振器２３は紙幣１１がピルチェッカ１に挿入さ
れた際の紙幣搬送速度に同期したパルス円板からの信号
を波形整形してパルス信号を導出する。

また、このパルス発振器２３の出力はアドレス設定回路
３に与えられる。

アドレス設定回路３は、ＢＣＲ制御回路２２から与えら
れる紙幣１１の読取りデータとパルス信号とに基づいて
、メモリ２５のアドレスを設定し、そのアドレスに読取
りデータを記憶させる。

前記アドレス設定回路３によって設定されたアドレス信
号２０１と読取りデータ信号２０２とは、ゲート回路２
４に与えられる。

ゲート回路２４はＢＣＲ制御回路２２からのＤＭＡ制御
信号２０３に基づいてアドレス設定回路３からのデータ
信号２０２およびアドレス信号２０１と、後述の中央処
理装置（以下ＣＰＵ）２１から与えられるアドレス信号
２０５およびデータ信号２０６とを切り替える。

このゲート回路２４によって切り替えられたアドレス信
号およびデータ信号はメモリ２５に与えられる。

メモリ２５は、たとえばランダムアクセスメモリなどに
よって構成される。

このメモリ２５はゲート２６からの制御信号によって、
書込みまたは読出し制御が行なわれる。

ゲート２６はＢＣＲ制御回路２２からのＤＭＡ制御信号
２０３に基づいてＢＣＲ制御回路２２からのＷＲＩＴＥ
コマンド信号２０７とＣＰＵ２１からの制御信号２０８
とを切り替える。

前記ＣＰ Ｕ ２１はリードオンメモリ２７に記憶され
ているプログラムに基づいてデータを転送したり各制御
機器を制御するものである。

また、ＣＰＵ２１はＢＣＲ制御回路２２からＤＭＡ要求
信号が与えられたとき、ＤＭＡ許可信号をＢＣＲ制御回
路２２に与える。

さらに、ＣＰＵ２１に関連して金種、金額指定器２８や
表示器２９などが設けられる。

動作において、貨幣取扱機の紙幣挿入口（図示せず）に
紙幣１１が挿入されると、検知器１２〜１９はそれぞれ
所定のデータを検知する。

すなわち、検知器１２，１２は紙幣１１の幅が正常であ
るかを検知し、検知器１４，１５，１６は紙幣１１の長
さが正常であるかを検知する。

そして、透過量検知器１７Ｌ１７２がそれぞれの出力を
ＢＣＲ制御回路２２に与えたとき、ＢＣＲ制御回路２２
はＣＰＵ２１にＤＭＡ要求信号を与える。

応して、ＣＰＵ２１はＤＭＡ許可信号をＢＣＲ制御回路
２２に与える。

ＢＣＲ制御回路２２はＤＭＡ制御が許可されたことに基
づいて、ＤＭＡ制御信号２０３をゲート回路２４とゲー
ト２６とに与え、それぞれをＤＭＡ制御用に切り替える
。

したがって、アドレス設定回路３からのアドレス信号２
０１とデータ信号２０２とはゲート回路２４を介してメ
モリ２５に与えられる。

さらに、ＢＣＲ制御回路２２からのＷＲＩＴＥコマンド
信号がゲート２６を介してメモリ２５に与えられるため
、メモリ２５の書込みが可能になる。

一方、パルス発振器２３は紙幣１１の搬送速度に比例し
たパルス信号をＢＣＲ制御回路２２とアドレス設定回路
３とに与える。

それとともに、ＢＣＲ制御回路２２は磁気検知器１９、
色調検知器１８、透過量検知器１７Ｌ１７２のそれぞれ
の読取りデータをアドレス設定回路３に与える。

アドレス設定回路３はパルス信号によって、たとえば１
枚の紙幣１１のたとえば１６０箇所の読取りデータをサ
ンプリングする。

さらに、サンプリングした出力をディジタル値に変換し
、そのディジタル値をそれぞれメモリ２５にストアさせ
る。

このようにして、第２Ａ図に示すように、磁気検知器１
９の読取りデータ、色調検知器１８の読取りデータ、透
過量検知器１７１の読取りデータおよび透過量検知器１
７２の読取りデータの４種類の読取りデータが紙幣１１
のたとえば１６０箇所を読取った順にストアされる。

なお、図においてはＦＦ（１６進数）箇所のサンプリン
グエリアを示している。

そして、１枚の紙幣１１の読取りデータを読取ったのち
、ＢＣＲ制御回路２２はＤＭＡ制御信号２０３をオフに
する。

そして、ＣＰＵ２１はメモリ２５にストアした第２Ａ図
に示す読取りデータをメモリ２５の他のアドレスに記憶
している正規な紙幣の標準データと比較するために、第
２Ｂ図に示すように磁気検知器１９の読取りデータ、色
調検知器１８の読取りデータ、透過量検知器１７１の読
取りデータおよび透過量検知器１７２の読取りデータ別
にそれぞれ分類処理する。

そして、この分類処理した読取りデータと標準データと
を比較し、それぞれのデータが一致しているか否かを判
別するとともにその紙幣の金種を判別している。

このように、従来の方式では、検知器によって紙幣１１
の長さが正常であるか否かを判断するために３個の検知
器１４，１５，１６を必要とする。

また、単に紙幣１１が長いか又は短かいかしか判別しか
できないため、紙幣１１の正確な長さを判別することが
できない。

さらに、検知器１７１゜１７２．１８，１９で読取った
それぞれのデータをメモリに１次記憶し、後処理として
そのデータを検知器別に分類処理する必要があった。

そのため、データの分類処理のためのプログラムを必要
とし、リードオンリメモリの容量を大きくしなげればな
らないとともに、その処理のための時間を必要とすると
いう問題点があった。

そこで、この発明は紙幣の長さを検知するための専用の
検知器を設けることなく、簡単な構成であり、かつ正確
な紙幣の長さを検知して、正規な紙幣であるか否かを判
別し得る紙幣真偽判別方式を提供することを目的とする
。

この発明（第１発明）の他の目的は、複数のパターン検
知手段の読取りデータを、記憶手段に順次ストアさせる
ための計数手段を紙幣の長さを計数するための計数手段
として利用して構成を簡単にした紙幣真偽判別方式を提
供することである。

さらに、この発明（第２発明）の他の目的は、検知器に
よって検知した複数の読取りデータを最初から検知器別
に分類して、その紙幣が正規な紙幣であるか否かを判別
し得る紙幣真偽判別方式を提供することである。

第１発明は要約すれば、紙幣検知手段が紙幣を検知した
ことに応答上で、計数手段によって紙幣の搬送速度に比
例したパルス信号を計数し、計数手段出力に基づいて紙
幣のパターンを測定する複数のパターン検知手段からの
読取りデータを個別に選択するとともに、記憶手段のア
ドレスを指定して前記選択された読取りデータを記憶さ
せ、紙幣検知手段が紙幣を検知しなくなったことに応答
して前記計数手段の計数値と予め記憶している紙幣の長
さに関する情報とを比較することにより紙幣の長さが適
正であるか否かを判別し、記憶手段に記憶している読取
りデータと予め記憶している標準的なパターンとを比較
することによって紙幣ツバターンが適正であるか否かを
判別するようにしたものである。

第２発明は、前記計数手段はパルス信号を計数する第１
の計数手段と第１の計数手段の最上位出力信号を計数す
る第２の計数手段とから成り、第１の計数手段によって
前記読取りデータを選択するとともに、記憶手段の複数
の記憶領域を順次指定し、第２の計数手段出力によって
前記指定された記憶領域内のアドレスを指定して読取り
データをそれぞれ対応する記憶領域に順次記憶させるよ
うにしたものである。

以下に、図面に示す実施例とともに、この発明をより具
体的に説明する。

第３図はこの発明の一実施例の概略のブロック図である
。

図において、このブロック図は以下の点を除いて第１図
に示したブロック図と同一であるため、同一部分には同
一の参照数字を示し、その詳細な説明を詳略する。

すなわち、検知器は第１図に示した紙幣１１の長さを読
取るための検知器１４，１５，１６を不要にしたもので
ある。

そして、光の透過量検知器１７１，１７２は紙幣１１が
ピルチェッカ１内を搬送されるとき、その紙幣１１の光
の透過量を測定するとともに、その透過量の変化によっ
て搬送される紙幣１１の有無を検知している。

そして光の透過量検知器１７１゜１７２が紙幣１１を検
知しなくなったとき、その波形の急激な立上りまたは立
下りにもとづいて、ＢＣＲ制御回路２２は、長さ読取信
号をアドレス設定回路３に与える。

また、パルス発振器２３は紙幣１１が１ ｖｔｍ搬送さ
れる毎に８個のパルス信号を導出するように設定される
。

さらに、メモリ２５には第２Ｂ図に示すように、紙幣１
１の１ｍｍ以下の長さデータと１山以上の長さデータを
ストアするための領域２ａ、２ｂが設けられる。

第４図はこの発明の一実施例が適用されるアドレス設定
回路のブロック図である。

なお、このアドレス設定回路は第１図に示したアドレス
設定回路３として用いられるものである。

前記パルス発振器２３からのパルス信号は８進カウンタ
３１に与えられる。

８進カウンタ３１はパルス信号を計数して、その３ビツ
トの計数出力を紙幣１１０１間以下の長さデータとして
一時記憶回路３３に与える。

また、８進カウンタ３１の３ビツト出力のうちＢ、Ｃ出
力は、デコーダ３２とメモリ２５の記憶領域を読取デー
タ別に分割するためのアドレス信号ＡＤ８．ＡＤ９とし
てアドレスゲート回路３９とに与えられる。

前記デコーダ３２は８進カウンタ３１の出力をデコード
して、マルチプレクサ３５のＡ −Ｄ入力に与える。

このマルチプレクサ３５には、前記ＢＣＲ制御回路２２
から磁気データと色調データと透過量データ１と透過量
データ２との読取データが与えられる。

このマルチプレクサ３５は、デコーダ３２の出力に基づ
いてアナログ値としての読取りデータをそれぞれ選択し
てＡ −Ｄ変換回路３６に与える。

Ａ−Ｄ変換回路３６は、その読取りデータをディジタル
値に変換して直並列変換回路３７に与える。

直並列変換回路３７はビット直列の読取りデータをビッ
ト並列に変換するためのものであって、そのビット並列
の出力をデータゲート回路３８に与える。

データゲート回路３８は、透過量検知器１７１，１７２
が搬送される紙幣１１の長さ方向の一方端から他方端ま
でを検知し終えたことに応答して、直並列変換回路３７
から与えられる読取りデータと後述の紙幣１１の長さデ
ータとを切換える。

このデータゲート回路３８の出力ＤＢＯ〜ＤＢ７は前記
メモリ２５にデータ信号として与えられる。

また、前記８進カウンタ３１の最上位桁のＣ出力はアド
レスカウンタ３５の計数入力に与えられる。

アドレスカウンタ３５は２個の１６進カウンタ３５１．
３５２から成り、８進カウンタ３１のＣ出力を計数する
ことによって、その出力は紙幣１１の長さの１間以上の
長さデータになるとともに、メモリ２５の検知器１７１
，１７２，１８゜１９別の記憶領域のアドレスを指定す
るために用いられる。

このアドレスカウンタ３５のそれぞれ出力は前記一時記
憶回路３３およびアドレスゲート回路３４にＡＤＤ〜Ａ
Ｄ７ＤＭＡ許可信号れる。

一時記憶回路３３はレジスタ等で構成され、前記紙幣１
１の１ｕ以下の長さデータと１ ｍｍ以上の長さデータ
とを一時記憶し、それぞれの出力を長さデータゲート回
路３４に与える。

長さデータゲート回路３４は、後述の単安定マルチバイ
ブレーク４２の出力に基づいて、紙幣１１０１山以下の
長さデータと１■以上の長さデータとを切換えて前記デ
ータゲート回路３８に与える。

前記長さ読取信号は、第１の単安定マルチバイブレーク
４０に与えられる。

第１の単安定マルチバイブレータ４０は長さ読取信号の
立下りのタイミング、すなわち紙幣１１を検知しなくな
ったときから成る一定期間ハイレベル（以下「Ｈ」）の
ゲート信号を導出して第２の単安定マルチバイブレータ
４１に与える。

第２の単安定マルチバイブレータ４１は第１の単安定マ
ルチバイブレータ４０がローレベル（以下「Ｌ」）に立
下ったタイミングから一定期間ｒＨＪのゲート信号を導
出する。

このゲート信号は前記データゲート回路３８と前記アド
レスゲート回路３９とを切換えるために用いられる。

さらに、単安定マルチバイブレーク４０の出力は第３の
単安定マルチバイブレーク４２に与えられる。

単安定マルチバイブレータ４２は前記長さデータゲート
回路３４を切換えるとともに、加算器４３に与えられる
。

この、加算器４３には、ｌ ｖｔｍ以上の長さデータを
メモリ２５のアドレス「０４００」にストアするために
、アドレス設定用スイッチ４４が接続されている。

また、加算器４３は単安定マルチバイブレータ４２から
のゲート信号がｒＬＪのとき、前記アドレスを＋１して
メモリ２５０１ ｍｍ以下の長さデータをストアするた
めのアドレス「０４０１Ｊを指定する。

この加算器４３の出力は、アドレスゲート回路３９に与
えられる。

また、メモリ２５の上位ビン）ＡＤＡ−ＡＤＦは任意の
記憶エリアを設定すればよいが、第２Ｂ図のようにアド
レス設定する場合は上位６ビツトはすべてＩＩ ＯＩＩ
であるので、スイッチ４５によってｒＬｌに設定される
。

アドレスゲート回路３９は前記第２の単安定マルチバイ
ブレータ４１の出力に基づいて、読取りデータをメモリ
２５にストアするためのアドレスと加算器４３からの長
さデータをメモリ２５にストアするためのアドレスとを
切換える。

第５図はこの発明の一実施例の動作を説明するための波
形図である。

次に、第２Ｂ図〜第５図を参照して、この発明の一実施
例の動作を具体的に説明する。

顧客が紙幣１１を紙幣挿入口に挿入すると、検知器１２
，１２がこれを検知して紙幣１１は一定の搬送速度でピ
ルチェッカ１内に送られる。

すると、検知器１７Ｌ１７２，１８゜１９はそれぞれの
読取りデータを測定して、ＢＣＲ制御回路２２に与える
。

また、パルス発振器２３は、第５図ａに示すように紙幣
１１が１７８ ｍｍ移動する毎に１個のパルスを導出す
る。

まず、検知器１７Ｌ１７２が紙幣を検知したことに応し
てＢＣＲ制御回路２２は、ＣＰＵ２１にＤＭＡ要求信を
与えるとともに、読取りデータをマルチプレクサ３５に
与える。

ＣＰＵ２１はＤＭＡ制御が可能であれば、第５図すに示
すＤＭＡ許可信号をＢＣＲ制御回路２２に与える。

ＢＣＲ制御回路２２はＤＭＡ許可信号が与えられたこと
に応答して、アドレス設定回路３にリセット信号（第５
図Ｃ）を与える。

それによって、８進カウンタ３１゜アドレスカウンタ３
５がそれぞれリセット（第５図ｄ＝ｉ）される。

したがって、アドレスゲート回路３９のＡＤＯ〜ＡＤＦ
入力は論理１−００００Ｊになる。

ここで、アドレスゲート回路３９はアドレスカウンタ３
５側に切換えられているため、前記アドレス信号ｒ００
００Ｊはメモリ２５に与えられる。

また、デコーダ３２は８進カウンタ３１の出力をデコー
ドして、マルチプレクサ３５に与えて磁気検知器１９の
読取りデータを選択させる。

マルチプレクサ３５によって選択されたアナログ値の磁
気検知器１９の読取りデータは、Ａ−り変換回路３６に
よってビット直列のディジタル値に変換され、さらに直
並列変換回路３７によってビット並列の信号に変換され
、データゲート回路３８に与えられる。

データゲート回路３８は読取データ側に切換えられてい
るため、磁気データは第２Ｂ図に示すようにメモリ２５
のアドレス１−００００Ｊにストアされる。

一方、パルス発振器２３からのパルス信号は、ＢＣＲ制
御回路２２とアドレス設定回路３とに与えられる。

アドレス設定回路３の８進カウンタ３１は、最初と２番
目のパルス信号を計数し、そのＢ、Ｃ出力「１、ＯＪ（
第５図ｅ、ｆ）をアドレスゲート回路３９とゲート回路
２４とを介してメモリ２５に与える（なお、これらのカ
ウンタ類は入力波形の立下りでトリガがかかるものとし
て図示しである）。

それによって、メモリ２５のアドレスＡＤ８が論理「１
」になり、その他のアドレスＡＤＯ〜γ、９〜Ｆは論理
「０」になる。

同時に、８進カウンタ３１の出力はデコーダ３２によっ
てデコードされ、マルチプレクサ３５に与えられて、次
の色調検知器１８の読取りデータを選択する。

そして、マルチプレクサ３５は色調データを導出し、Ａ
−Ｄ変換回路３６、直並列変換回路３７（第５図Ｃ）、
データゲート回路３８、ゲート回路２４を介してメモリ
２５のアドレス「０１００」にストアさせる。

同様にして、３．４番目のパルス信号が与えられたとき
、アドレスが「０２００」になって、透過量データ１（
第４図ｐ）がメモリ２５の「０２００Ｊ番地にストアさ
れる。

５．６番目のパルス信号が与えられると、アドレスはｒ
０３００になって透過量データ２（第４図ｑ）がメモリ
２５にストアされる。

さらに、７．８番目のパルス信号が与えられると、アド
レスカウンタ３５１の最下位ビットがハイレベルになる
ため、アドレスは「０Ｏ０１」になって２番目の磁気デ
ータがメモリ２５にストアされる。

以下同様にして、メモリ２５のアドレス「０１０１」に
は２番目の色調データがストアされ、アドレス「０２０
１」には２番目の透過量データ１がストアされ、アドレ
スＪＯ３０１Ｊには透過量データ２がストアされる。

このようにして、メモリ２５のアドレスを指定すること
によって、前記第２Ｂ図に示したように読取りデータが
分類別にストアされることになる。

そして、紙幣１１の読取データをメモリ２５にストアし
ているとき、透過量検知器１７１，１７２が紙幣１１を
検知しなくなると、長さ読取信号は「Ｌ」（第５図ｒ）
に立下る。

第５図においては長さ読取信号がｒＬＪに立下ったとき
各読取データについて１６０（１６進数でＡＯ）回目の
サンプリング中であるように図示している。

長さ読取信号が「Ｌ」に立下ったことによって、一時記
憶回路３３が付着され、紙幣１１の１ ｍｍ以下の長さ
データに相関する８進カウンタ３１の出力と１７ｎｒ／
Ｌ以上の長さデータに相関するアドレスカウンタ３５の
出力とが一時記憶回路３３にストアされる。

また、長さ読取信号が「Ｌ」に立下ったことに基づいて
、第１の単安定マルチバイブレータ４０は、一定時間の
間ｒＨＪのゲート信号（第５図Ｓ）を出力する。

この単安定マルチバイブレータ４０の出力がｒＨＪであ
る間は各ゲート回路３８および３９はひきつづき読取デ
ータを出力するように接続されている。

これは透過量検知器１７１，１７２などと磁気検知器１
９との間の紙幣の搬送方向に対する位置ずれを保障する
ためである。

すなわち、この実施例においては透過量検知器１７１，
１７２が紙幣を検知している間、各読取データのサンプ
リングを行なうようにしているので最初の数回のサンプ
リングで読取った磁気検知器１９の読取データは無意味
なものであり、逆に透過量検知器１７１．１７２が紙幣
を検知しなくなってもしばらくの間（図中では２回のサ
ンプリング、もちろんこれは任意に設定できる）は磁気
検知器１９の読取りを継続させるために単安定マルチバ
イブレータ４０を設けている（すなわち、単安定マルチ
バイフレータ４０の出力の立下りによってはじめて単安
定マルチバイブレータ４１にトリガがかかるようにして
いる）。

この間、透過量検知器１７１．１７２および色調検知器
１８の読取データは無意味なものである。

一定時間後、単安定マルチバイブレータ４０のゲート信
号がｒＬＪに立下ると、単安定マルチバイフレータ４１
と４２とはミそれぞれ一定期間ｒＨＪのゲート信号（第
５図ｔ、ｕ）を出力する。

単安定マルチバイブレータ４１のゲート信号ｒＨＪはデ
ータゲート回路３８とアドレスゲート回路３９とに与え
られ、この期間中両ゲートを長さデータ側に切換える。

また単安定マルチバイブレータ４２のゲーｔ’信号ｒＨ
Ｊは加算器４０に与えられてこの間加算器４０はスイッ
チ４４の設定出力をそのまま出力し、１間以上の長さデ
ータをメモリ２５にストアするために、スイッチ４４に
よって設定されているアドレスＪＯ４００Ｊがアドレス
ゲート回路３９、ゲート回路２４を介してメモリ２５に
与えられる。

そして、データゲート回路３８が長さデータ側に切換え
られ、さらに単安定マルチバイブレータ４２のゲート信
号ｒＨＪによって長さデータゲート回路３４がＬｍｒｔ
ｔ以上の長さデータ側に切換えられているので、一時記
憶回路３３にストアされている１ｍｍ以上の長さデータ
が長さデータゲート回路３４、データゲート回路３８、
ゲート回路２４を介してメモリ２５に与えられる。

そのため、メモリ２５のアドレス［０４００ｊには、紙
幣１１の１７／ＬｒＩＬ以上の長さデータがストアされ
る。

さらに、単安定マルチバイブレータ４１と同時にｒＨＪ
になった第３の単安定マルチバイブレータ４２のゲート
信号が一定時間後「Ｌ」に立下る。

それによって、加算器４３はアドレスｒ０４００を＋１
して１ｍｍ以下の長さデータをメモリ２５にストアする
ためのアドレスｌ−０４０１Ｊを設定する。

また、単安定マルチバイフレータ４２のゲート信号「Ｌ
」は、データゲート回路３４を１闘以下の長さデータ側
に切換える。

そして、メモリ２５のアドレス「０４０１Ｊには、紙幣
１１の１間以下の長さデータがストアされる。

その後、ＢＣＲ制御回路２２は、ＤＭＡ制御信号を導出
しなくなってＣＰＵ２１はメモリ２５に分類別にストア
した読取りデータ標準データとを比較し、顧客の挿入し
た紙幣が正規な紙幣であるか否かの真偽判別を行なう。

さらに、ＣＰＵ２１はメモリ２５のアドレス１−０４０
０Ｊ及びｒ０４０１．Ｊに記憶されている紙幣の長さデ
ータが所定の範囲内にあるかどうかを検査する。

これは、たとえば紙幣パターンの検査にもとづいて千円
札ならば１６０ｍｍから１６６間（もちろん、ｍｍ以下
の長さまで厳密に検査してもよい）というように紙幣の
種類に応じて長さを判定してもよいし、すべての紙幣に
ついて一括して所定の長さの範囲内にあるように判定し
てもよＬ＼。

なお、前述したように磁気検知器１９の配置している位
置と透過量検知器１７１，１７２および色調検知器１８
の配置している位置とは紙幣１１の搬送方向においてず
れているので、透過量検知器１γ１，１γ２が紙幣１１
を検知した直後において、磁気検知器１９は余計なデー
タを測定するなど無意味な読取データも含まれるが、そ
の無意味なデータはメモリ２５から読取る際に無効にす
ることによって、読取データに不都合なデータが含まれ
たまま比較されることはない。

なお、上述の実施例では、長さ読取信号を単安定マルチ
バイブレータに与えてゲート信号を発生させ、読取デー
タと長さデータとを切換えるとともに、それぞれのアド
レス信号を切換えたが、これはカウンタなどを設け、そ
のカウンタなどによって搬送速度に比例したパルス信号
を計数し、切換えのためのゲート信号を発生させてもよ
い。

このようにすると、カウンタなどが１個ですむし、透過
量検知器１７１，１７２が紙幣を検知しなくなってから
のサンプリング回数を紙幣の搬送速度にかかわらず常に
一定にすることができる（単安定マルチバイブレータ４
０では紙幣の搬送速度によって若干サンプリング回数が
変化する）。

また、上述の実施例では紙幣印刷面の光の透過量を測定
する場合に、印刷面の明暗による光の透過量のレベル変
動よりも紙幣の有無による光の透過”Ｍのレベル変動の
方がはるかに大きいことを利用して、透過量検知器１７
１．１７２を紙幣パターンの読取りのためのパターン検
知手段だけでなく、受光レベルが所定量になったときこ
れを判別して紙幣の存在を検知する紙幣検知手段に兼用
しているが、これは、透過量検知器１７１．１７２の近
傍にさらに別の紙幣検知手段を設けて、この検知手段の
紙幣検知によって読取データのサンプリング及び紙幣長
さの計数を行なうようにしてもよい。

また、検知器１３が紙幣を検知しているあいだ紙幣の長
さを計数するとともに読取データのサンプリングを行な
う（この場合、最初の数回のサンプリングは無意味なデ
ータの読取りになる）ようにしてもいいし、さらに検知
器１３が紙幣の存在を検知してから所定の時間（紙幣の
搬送速度に対応した時間であればなお良い）を経過した
後に読取データのサンプリングを開始するようにしても
良い。

さらに、上述の実施例では紙幣の長さデータを長さ読取
信号によって一時記憶回路３３に一時記憶させるように
しているが、これはたとえば長さ読取信号によってカウ
ンタ３１の歩進を禁止するようにしてカウンタ３１およ
びカウンタ３５の値を直接長さデータとして読取るよう
にしてもよい。

以上のように、第１発明によれば、複数のパターン検知
手段（検知器１７１，１７２，１８゜１９）のそれぞれ
の読取データを順次記憶手段（メモリ２５）に記憶させ
るための計数手段（カウンタ３１，３５）を紙幣の長さ
判別に利用しているので権威が簡単になる。

第２発明によれば、前述の計数手段のうち第１の計数手
段（カウンタ３１）によって記憶領域の指定を行ない、
第２の計数手段（カウンタ３５）によって上記記憶領域
内のアドレスを指定するとともに、第１の計数手段の最
上位出力信号を第２の計数手段の入力信号としているの
で読取データをメモリにストアする際に、各読取りデー
タ毎に分類してストアでき、標準データとの判定やその
他の処理が簡単になるとともに、プログラムを簡単にす
ることができかつ処理時間も短かくすることができる。

したがって、この発明はピルチェッカによる紙幣の真偽
判別のように入力データが多く、しかも検知器が複数個
ある場合の真偽判別方式として有効に用いることができ
る。

【図面の簡単な説明】

第１図はこの発明の背景となる貨幣取扱機のブロック図
である。 第２Ａ図は従来の検知器からの読取りデータをメモリス
トアした状態を説明するための図である。 第２Ｂ図は読取りデータを検知器別に分類してメモリに
ストアした状態を説明するための図である。 第３図はこの発明の一実施例の概略ブロック図である。 第４図はこの発明の一実施例が適用されるアドレスゲー
ト回路のブロック図である。 第５図はこの発明の一実施例を説明するための波形図で
ある。 図において、１はピルチェッカ、１１は紙幣、１７１．
１７２は光の透過量検知器、１８は色調検知器、１９は
磁気検知器、２１は中央処理装置、２２はピルチェッカ
制御回路、２３はパルス発振器、２４はゲート回路、２
５はメモリ、２６はゲート、３はアドレス設定回路、３
１は８進カウンタ、３２はデコーダ、３３は一時記憶回
路、３４は長さデータゲート回路、３５はマルチプレク
サ、３６はＡ−Ｄ変換回路、３７は直並列変換回路、３
８はデータゲート回路、３９はアドレスゲート回路、４
０，４１，４２は単安定マルチバイブレータ、４３は加
算器、４４，４５はスイッチを示す。

Claims (1)

1. 【特許請求の範囲】 １ 少なくとも紙幣の長さおよびパターンを検査して、
   その紙幣が適正な紙幣であるか否かを判別する紙幣真偽
   判別方式であって、 紙幣の存在を検知する紙幣検知手段と、 紙幣のパターンを測定する複数のパターン検知手段と、 紙幣の搬送速度に比例したパルス信号を発生するパルス
   信号発生手段と、 前記パルス信号発生手段からのパルス信号を計数する計
   数手段と、 前記複数のパターン検知手段のそれぞれの読取データを
   記憶する記憶手段とを備え、 前記紙幣検知手段が紙幣を検知していることに応答して
   前記計数手段に前記パルス信号を計数させ、 前記計数手段の計数値にもとづいて前記複数のパターン
   検知手段の読取データを個別に選択するとともに、前記
   記憶手段のアドレスを指定して前記記憶手段に前記選択
   された読取データを記憶させ− 前記紙幣検知手段が紙幣を検知しなくなったことに応答
   して、前記計数手段の計数値と予め記憶している紙幣の
   長さに関する情報とを比較することにより紙幣の長さが
   適正であるか否かを判別し、前記記憶手段に記憶してい
   る読取データと予め記憶している標準的なパターンとを
   比較することによって紙幣のパターンが適正であるか否
   かを判別するようにしたことを特徴とする紙幣真偽判別
   方式。 ２ 前記複数のパターン検知手段には少なくとも光の透
   過量を測定するパターン検知手段を含み、前記光の透過
   量を測定するパターン検知手段を前記紙幣検知手段に兼
   用したことを特徴とする特許請求の範囲第１項記載の紙
   幣真偽判別方式。 ３ 少なくとも紙幣の長さおよよパターンを検査してそ
   の紙幣が適正な紙幣であるか否かを判別する紙幣真偽判
   別方式であって、 紙幣の存在を検知する紙幣検知手段と、 紙幣のパターンを測定する複数のパターン検知手段と、 紙幣の搬送速度に比例したパルス信号を発生するパルス
   信号発生手段と、 前記パルス信号発生手段からのパルス信号を計数する第
   １の計数手段と、 前記第１の計数手段の最上位出力信号を計数する第２の
   計数手段と、 前記パターン検知手段の数に対応した数の記憶領域を有
   する記憶手段とを備え、 前記紙幣検知手段が紙幣を検知していることに応答して
   前記第１の計数手段に前記パルス信号を計数させ、 前記第１の計数手段の計数値にもとづいて前記複数のパ
   ターン検知手段の読取データを順次選択するとともに、
   前記記憶手段の複数の記憶領域を順次指定し、 前記第２の計数手段出力によって前記指定された記憶領
   域内のアドレスを指定して、前記選択された記憶データ
   をそれぞれ対応する記憶領域に順次記憶させ、 前記紙幣検知手段が紙幣を検知しなくなったことに応答
   して、少なくとも前記第２の計数手段の計数値と予め記
   憶している紙幣の長さに関する情報とを比較することに
   より紙幣の長さが適正であるか否かを判別し、 前記記憶手段に記憶している読取データと予め記憶して
   いる標準的なパターンとを比較することによって紙幣の
   パターンが適正であるか否かを判別するようにしたこと
   を特徴とする紙幣真偽判別方式。 ４ 前記複数のパターン検知手段には少なくとも光の透
   過量を測定するパターン検知手段を含み、前記光の透過
   量を測定するパターン検知手段を前記紙幣検知手段に兼
   用したことを特徴とする特許請求の範囲第３項記載の紙
   幣真偽判別方式。