JPS5854424A - 端末装置のプログラム・ロ−デイング方式 - Google Patents
端末装置のプログラム・ロ−デイング方式Info
- Publication number
- JPS5854424A JPS5854424A JP56153274A JP15327481A JPS5854424A JP S5854424 A JPS5854424 A JP S5854424A JP 56153274 A JP56153274 A JP 56153274A JP 15327481 A JP15327481 A JP 15327481A JP S5854424 A JPS5854424 A JP S5854424A
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory
- terminal device
- magnetic bubble
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Between Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、端末装置のプログラム・ローディング方式、
・特にターミナル・コントローラに対して回線を介して
接続される複数の端末装置を有するデータ伝送システム
において、端末装置に磁気バブル・メモリをもうけ、当
錬磁気バブル・メモリ上にプログラム管転送しておくよ
うにし、端末装置は磁気バブル・メモリからプログラム
をいわば主メモリ上にローディングして処理を行なうよ
うにし九端末装置のプログラム・ローディング方式に関
する４のである。
・特にターミナル・コントローラに対して回線を介して
接続される複数の端末装置を有するデータ伝送システム
において、端末装置に磁気バブル・メモリをもうけ、当
錬磁気バブル・メモリ上にプログラム管転送しておくよ
うにし、端末装置は磁気バブル・メモリからプログラム
をいわば主メモリ上にローディングして処理を行なうよ
うにし九端末装置のプログラム・ローディング方式に関
する４のである。
従来から、上記の如きデータ伝送システムにおける端末
装置へのプログラム・四−ディングに当りては％（１）
ターミナル・コントローラから回線を経由で端末装置の
主メモ−り上［ｉｐＬする方式中、（ｌ）端末装置に対
して例えば磁気ディスクを１ツトして直接１ｐＬする方
式などが行なわれている。しかし前者の方式の場合には
、 １ｐＬに当ってターミナル・コント四−ラが直接
関与する必要があ抄伝送制御手１などが介在するために
例えば４８にバイト分で１２０秒程度の時間を要する。
装置へのプログラム・四−ディングに当りては％（１）
ターミナル・コントローラから回線を経由で端末装置の
主メモ−り上［ｉｐＬする方式中、（ｌ）端末装置に対
して例えば磁気ディスクを１ツトして直接１ｐＬする方
式などが行なわれている。しかし前者の方式の場合には
、 １ｐＬに当ってターミナル・コント四−ラが直接
関与する必要があ抄伝送制御手１などが介在するために
例えば４８にバイト分で１２０秒程度の時間を要する。
この丸めに、各端末装置が個別にｌｐＬを必要とする如
き場合にはそのための処理がきわめて煩雑となる。また
後者の方式の場合には機械動作が介在し例えば１５０秒
１度の時間を要する。
き場合にはそのための処理がきわめて煩雑となる。また
後者の方式の場合には機械動作が介在し例えば１５０秒
１度の時間を要する。
本発明は、上記の問題を解決することを目的としており
、端末装置に不揮発性の磁気バブル・メモリをもうけて
、ターミナル・コントローラカラいわば一斉に各端末装
置の磁気バブル・メモリ上にプログラムを転送して訃き
、磁気バブル・メ毫りから端末装置立上げ時あるいは必
要に応じて主メモリ上にプログラムをローディングよう
にして。
、端末装置に不揮発性の磁気バブル・メモリをもうけて
、ターミナル・コントローラカラいわば一斉に各端末装
置の磁気バブル・メモリ上にプログラムを転送して訃き
、磁気バブル・メ毫りから端末装置立上げ時あるいは必
要に応じて主メモリ上にプログラムをローディングよう
にして。
上記ｌｐＬ時間を例えば３０秒１！ＪｔＣ減少するよう
にすることを目的としている。そしてこのため、本発明
の端末装置のプログラム−ローディング方式は、１つの
回線上に１つまたは複数個の端末装装置が接続されかつ
上記回線が複数個分ターミナル−コントローラに接続さ
れてな抄、上記ターミナル・コントローラから上記各端
末装置に対して夫々プログラムをローディングするデー
タ伝送システムにおいて、１記端末装置は、プログラム
を格納するメモリと不揮発性のメモリとプロセッサと回
線インタフェース回路部と磁気パブＮ・メモリ制御部と
該磁気バブル・メモリ制御部によって制御される磁気バ
ブル・メモリとを少なくともそなえると共和、上記ター
ミナル・コントローラから上記回線を介して伝送されて
舞たプログラムを上記磁気バブル・メモリ上に格納する
よう構成されてなり、該端末装置は、上記磁気バブル・
メモリ上に格納されているプログラム全、上記プ四′グ
ラムを格納するメモリ上にロードした状態で当該プログ
ラムによって与えられる処Ｓｔ実行するよう和したこと
を特徴としている。以下図面を参照しりつ説明する。
にすることを目的としている。そしてこのため、本発明
の端末装置のプログラム−ローディング方式は、１つの
回線上に１つまたは複数個の端末装装置が接続されかつ
上記回線が複数個分ターミナル−コントローラに接続さ
れてな抄、上記ターミナル・コントローラから上記各端
末装置に対して夫々プログラムをローディングするデー
タ伝送システムにおいて、１記端末装置は、プログラム
を格納するメモリと不揮発性のメモリとプロセッサと回
線インタフェース回路部と磁気パブＮ・メモリ制御部と
該磁気バブル・メモリ制御部によって制御される磁気バ
ブル・メモリとを少なくともそなえると共和、上記ター
ミナル・コントローラから上記回線を介して伝送されて
舞たプログラムを上記磁気バブル・メモリ上に格納する
よう構成されてなり、該端末装置は、上記磁気バブル・
メモリ上に格納されているプログラム全、上記プ四′グ
ラムを格納するメモリ上にロードした状態で当該プログ
ラムによって与えられる処Ｓｔ実行するよう和したこと
を特徴としている。以下図面を参照しりつ説明する。
第１図は本発明が適用される一実施例伝送システム、第
２図はターミナル・コントローラからプログラムを転送
する場合の一実施例データ・フォーマット、纂３図は本
発明に用いられる端末装置の一実施例構成、第４図はタ
ーンナル・コントローラから転送されてくるプログラム
を磁気Ｉ（プル・メモリに格納する態様を表わす一実施
例要部構成、第５図は磁気バブル・メモリから主メモリ
上にプログラムをローディングする態様を表わす一実施
例要部構成を示す。
２図はターミナル・コントローラからプログラムを転送
する場合の一実施例データ・フォーマット、纂３図は本
発明に用いられる端末装置の一実施例構成、第４図はタ
ーンナル・コントローラから転送されてくるプログラム
を磁気Ｉ（プル・メモリに格納する態様を表わす一実施
例要部構成、第５図は磁気バブル・メモリから主メモリ
上にプログラムをローディングする態様を表わす一実施
例要部構成を示す。
第１図にシいて、１はターミナル・コントローラ、２は
ターミナル・コントローラにもうけられるファイル、３
−１ないし３−％は夫々マスタ・ユニットであってデー
タ伝送の中介処理を行なうもの、４−１ないし４−舊は
夫々回線、５−１１ないし５− ％ｒは夫々ＰＯＳター
ミナル（端末装置）を表わしている。
ターミナル・コントローラにもうけられるファイル、３
−１ないし３−％は夫々マスタ・ユニットであってデー
タ伝送の中介処理を行なうもの、４−１ないし４−舊は
夫々回線、５−１１ないし５− ％ｒは夫々ＰＯＳター
ミナル（端末装置）を表わしている。
上記各端末装置５−１．ｊはマイクロ・プロセラずを内
蔵し例えば顧客との間の取引処理を実行し収集テークを
ターミナル・コントローラＩ Ｋ伝送−ｆる１本発明は
、上記マイクロ・プロセッサが実行するプログラムを上
記各端末装置５二曇ＪＫ転送しておき、主メモリ上にロ
ーディングする方式に関連している。即ち後述する如く
、端末装置５−ｉｊに磁気バブル・メモリをもうけてお
き、ターミナル・コントローラｌからいわば一斉にプロ
グラムを各端末装置の磁気パプルーメそりに転送してお
くようにし、端末装置例で磁気バブル・メモリからプロ
グラムを主メモリ上にローディングするようにされる。
蔵し例えば顧客との間の取引処理を実行し収集テークを
ターミナル・コントローラＩ Ｋ伝送−ｆる１本発明は
、上記マイクロ・プロセッサが実行するプログラムを上
記各端末装置５二曇ＪＫ転送しておき、主メモリ上にロ
ーディングする方式に関連している。即ち後述する如く
、端末装置５−ｉｊに磁気バブル・メモリをもうけてお
き、ターミナル・コントローラｌからいわば一斉にプロ
グラムを各端末装置の磁気パプルーメそりに転送してお
くようにし、端末装置例で磁気バブル・メモリからプロ
グラムを主メモリ上にローディングするようにされる。
第２図は、ターミナルコントローラ１から各端末装置５
−ｉｊ［プログラムを転送する場合の一実施例データフ
ォーマットを示している。
−ｉｊ［プログラムを転送する場合の一実施例データフ
ォーマットを示している。
転送するプログラムは、ＩＥ２図囚図示図示く、各端末
装置に共通に必要とする共通プログラム全体７−１と個
々の端末装置が個別に必要とする可変プ詣グラム部分７
−２とで構成され、例えば全体として６４ＫＢの大きさ
をもっている。このようなプログラム全体を一度に転−
送する代わ抄に、第２図（６）図示の如く例えば２５６
Ｂ毎のブロック８に区分して転送され、各２５６Ｂ内は
第２図（ｑ図示の如く「使用可機種」と「ブロック１」
と「構成」とそれに続く「プログラム」とよりなってい
る、なお、「使用可機種」は当該グログラムを受取るべ
き端末装置の機種名を示す。「ブロックム」は、上記第
２図（Ｂ）Ｋ：示す第幾番目のブロックであるかを指示
する。また「構成」は、プログラムを受ｔｔ、 Ｌ九端
末装置側で、轟該ブロックのプログラムを全体の中でど
の位置に置くべきかを指示する。
装置に共通に必要とする共通プログラム全体７−１と個
々の端末装置が個別に必要とする可変プ詣グラム部分７
−２とで構成され、例えば全体として６４ＫＢの大きさ
をもっている。このようなプログラム全体を一度に転−
送する代わ抄に、第２図（６）図示の如く例えば２５６
Ｂ毎のブロック８に区分して転送され、各２５６Ｂ内は
第２図（ｑ図示の如く「使用可機種」と「ブロック１」
と「構成」とそれに続く「プログラム」とよりなってい
る、なお、「使用可機種」は当該グログラムを受取るべ
き端末装置の機種名を示す。「ブロックム」は、上記第
２図（Ｂ）Ｋ：示す第幾番目のブロックであるかを指示
する。また「構成」は、プログラムを受ｔｔ、 Ｌ九端
末装置側で、轟該ブロックのプログラムを全体の中でど
の位置に置くべきかを指示する。
１１１３図は、本発明に用いられる端末装置の一実施例
構成を示す。図中の符号９はマイクロプロ竜ツｔ、１０
はＲＯＭ、１１はＲＡＭ、１２は電池などの電源で！ポ
ートされ九〇Ｍ０８メモリ、１３は：Ｉアンドール・Ｉ
シック、１４はディスプレイ、１ｓはディスプレイ制御
部、１６はキーボード、１７は今一ボード・インタフェ
ース、１８はａｍインタフェース部、１９は磁気パブλ
・メモリ、２０は磁気バブル・メ毫り制御部、２１ｄＤ
Ｍ人用アドレス・カウンタであってＲＡＭＩＩＫ対する
ＤＭＡアドレスを生成するもの、２２はラッチ回路、２
３は切替回路、２４はｆ １７ンタ制御部、２５はプリ
ンタ、２６はフラグであって磁気バブル・メモリ１９上
に格納されているグログラムの種別を指示するものを表
わしている。
構成を示す。図中の符号９はマイクロプロ竜ツｔ、１０
はＲＯＭ、１１はＲＡＭ、１２は電池などの電源で！ポ
ートされ九〇Ｍ０８メモリ、１３は：Ｉアンドール・Ｉ
シック、１４はディスプレイ、１ｓはディスプレイ制御
部、１６はキーボード、１７は今一ボード・インタフェ
ース、１８はａｍインタフェース部、１９は磁気パブλ
・メモリ、２０は磁気バブル・メ毫り制御部、２１ｄＤ
Ｍ人用アドレス・カウンタであってＲＡＭＩＩＫ対する
ＤＭＡアドレスを生成するもの、２２はラッチ回路、２
３は切替回路、２４はｆ １７ンタ制御部、２５はプリ
ンタ、２６はフラグであって磁気バブル・メモリ１９上
に格納されているグログラムの種別を指示するものを表
わしている。
端末−置においては、第３図図示の如く、磁気バブルΦ
メモリ１９がもうけられ、上述の如く、ターミナル・コ
ントローラからプログラムを転送されて保持するように
される。そして、核磁気バブル・メモリ１９からＦＬＡ
ＭＩＩ上のプ■ダラム格納域にロードされる。
メモリ１９がもうけられ、上述の如く、ターミナル・コ
ントローラからプログラムを転送されて保持するように
される。そして、核磁気バブル・メモリ１９からＦＬＡ
ＭＩＩ上のプ■ダラム格納域にロードされる。
即チ、ター？ナル・コントローラＴｏから、第２図図示
の如きフォーマットにて転送されてきたプログラムは１
回線インタフェース１８１−介して一旦ＲＡＭＩＩ上の
ワーク・エリアに格納され、その上で磁気パブルーメモ
リ制御部２０がＤＭＡアレレス・カウンタ２１に指示を
発し、ＤＭＡによって１％ＡＭ１１上のワーク・エリア
の内容を磁気バブル・メ七り１９上に格納するようにさ
れる。
の如きフォーマットにて転送されてきたプログラムは１
回線インタフェース１８１−介して一旦ＲＡＭＩＩ上の
ワーク・エリアに格納され、その上で磁気パブルーメモ
リ制御部２０がＤＭＡアレレス・カウンタ２１に指示を
発し、ＤＭＡによって１％ＡＭ１１上のワーク・エリア
の内容を磁気バブル・メ七り１９上に格納するようにさ
れる。
この間の動作は第４図を参照して後述される。またプロ
グツム・ローディングに当っては、磁気バブル・メモリ
制御部２０がＤＭＡアドレス・カウンタ２１に指示を発
し、ＤＭＡ［よって磁気／（１ル・メモリ１９からＲＡ
ＭＩＩ上のグログラム・エリアにロー・ディングする。
グツム・ローディングに当っては、磁気バブル・メモリ
制御部２０がＤＭＡアドレス・カウンタ２１に指示を発
し、ＤＭＡ［よって磁気／（１ル・メモリ１９からＲＡ
ＭＩＩ上のグログラム・エリアにロー・ディングする。
この間の動作はＩＩｓ図を参照して後述する。なお、転
送されたプ■グラムヲ磁気バブル・メモリ１９上に格納
してかくのは、言うまでもなく、ＲＡＭＩ １が揮発性
メ篭りであるからである。
送されたプ■グラムヲ磁気バブル・メモリ１９上に格納
してかくのは、言うまでもなく、ＲＡＭＩ １が揮発性
メ篭りであるからである。
１１Ｅ４１ｇは、 ター１ナル・コントローラから転送
されて（るプログラムを磁気バブル・メモリに格納する
態様を表わす一実施例構成を示す。図中の符号１１，１
８，１９，２０．２６は夫々第３図に対応している。ま
た２７はライン・コントローラ。
されて（るプログラムを磁気バブル・メモリに格納する
態様を表わす一実施例構成を示す。図中の符号１１，１
８，１９，２０．２６は夫々第３図に対応している。ま
た２７はライン・コントローラ。
２８は送信］ｙトローラ−２９はセレクタ、３０は解析
部、３１は電源、籠２は電源立上抄検出部、３３は１ｐ
Ｌ要求制御部、３４はＩ（イト・カフｙり。
部、３１は電源、籠２は電源立上抄検出部、３３は１ｐ
Ｌ要求制御部、３４はＩ（イト・カフｙり。
３５はｌｐＬ受信＝ン）ａ−ル部、３６はページ・カク
ンｆｉ、３１Ｖｉコｙトロール・ロジック、３８はパプ
ルーメ毫り媒体、３９．４０はアンド回路、４１はオア
回路を表わしている。
ンｆｉ、３１Ｖｉコｙトロール・ロジック、３８はパプ
ルーメ毫り媒体、３９．４０はアンド回路、４１はオア
回路を表わしている。
初期状態においては５図示左上方のセレクタ２９は解析
部３０側を選択している。今、磁気バブル・メやり１９
上にプログラムが格納されていない状態ＫＩＩＤるとす
ると、図示中央のフラグ２６が論理「０」を出力してい
る。この状態で電源３１がオンされると、電源立上り検
出部３２はｉｐＬ要求制御部３３にこの旨を通知する。
部３０側を選択している。今、磁気バブル・メやり１９
上にプログラムが格納されていない状態ＫＩＩＤるとす
ると、図示中央のフラグ２６が論理「０」を出力してい
る。この状態で電源３１がオンされると、電源立上り検
出部３２はｉｐＬ要求制御部３３にこの旨を通知する。
ｌｐＬ要求制御部３３は、フラグ２６から論理ｒＯＪを
受信していることから、送信コントローラ２８に：対し
て鳳ｐＬ要求を発する。
受信していることから、送信コントローラ２８に：対し
て鳳ｐＬ要求を発する。
ターぐナル・コントロールＴ（Ｉｌｌからポーリングが
かけられると、ｍ−ポーリングは、ライン・コントロー
ラ２７、セレクタ２９ｆへて解析部３０に供給される。
かけられると、ｍ−ポーリングは、ライン・コントロー
ラ２７、セレクタ２９ｆへて解析部３０に供給される。
解析部３０は、ポーリングを受信したことによって、送
信コント胃−ラ２ＢＫ対してポーリングに対する応答を
指示する。この状態において、ターミナル・コントロー
ラ側から、第２図図示の形でプログラムが転送されてく
ると、ｊｌｌＩｌｌ３０はセレクタ２９に対してＩＬＡ
ＭＩ １１７）ワーク・エリア側に切替えるよう指示し
、ｌｐＬ受信信号１ｐＬｌ論珊「１」とし、クロック０
１を発する。
信コント胃−ラ２ＢＫ対してポーリングに対する応答を
指示する。この状態において、ターミナル・コントロー
ラ側から、第２図図示の形でプログラムが転送されてく
ると、ｊｌｌＩｌｌ３０はセレクタ２９に対してＩＬＡ
ＭＩ １１７）ワーク・エリア側に切替えるよう指示し
、ｌｐＬ受信信号１ｐＬｌ論珊「１」とし、クロック０
１を発する。
これによって、アンド回路３９がクロック０ＩＬＫ対応
してオンされ、転送されてくるプログラムは。
してオンされ、転送されてくるプログラムは。
ＲＡＭＩＩのワーク・エリアにセットされる。一方バイ
ト・カウンタ３４は、転送されてくるバイト数をカウン
トし、所定バイト分をカウントすると、論理「１」を発
する。
ト・カウンタ３４は、転送されてくるバイト数をカウン
トし、所定バイト分をカウントすると、論理「１」を発
する。
これによって、アンド回路４ｏがオンされ、ｌｐＬ受信
コント０−ル部３５が起動される。そして。
コント０−ル部３５が起動される。そして。
該コントロール部３５は、ＲＡＭＩＩ上のワーク・エリ
アに対して読出しをかけると共に、ページ・カウンタ３
６によってＲＡＭＩＩ上のワーク碑エリアの内容をペー
ジ単位の構成にまとめて磁気バブル・メ毫り１９上に格
納する。磁気バブル・メモリ１９上への転送が終了する
と、ｉｐＬ受信受信コントシール部３５プロ〆う、、ム
受信と、受信したプログラムの種別とをフラグ２６に通
知する。
アに対して読出しをかけると共に、ページ・カウンタ３
６によってＲＡＭＩＩ上のワーク碑エリアの内容をペー
ジ単位の構成にまとめて磁気バブル・メ毫り１９上に格
納する。磁気バブル・メモリ１９上への転送が終了する
と、ｉｐＬ受信受信コントシール部３５プロ〆う、、ム
受信と、受信したプログラムの種別とをフラグ２６に通
知する。
これ和よって７ラグ２６は論理「１」を出力する。
第５図は、磁気バブル・メモリから主メモリ上にプログ
ラムをローダイングする態様を表わす一実施例要部構成
を示す。
ラムをローダイングする態様を表わす一実施例要部構成
を示す。
図中の符号９，１１，１４，１５，１６，１７，１８゜
１９．２０，２１，２４，２５，２６，２７．２８ は
第３図１えは第４図に対応している。そして４２は１０
グツム有無利別処理部％４３は続出し先頭アドレス発生
部、４４は主メモリ展開制御部、４５は主制御部、４６
はメモリ・リード制御部、４７はメモリ書込み制御部を
表わしている。
１９．２０，２１，２４，２５，２６，２７．２８ は
第３図１えは第４図に対応している。そして４２は１０
グツム有無利別処理部％４３は続出し先頭アドレス発生
部、４４は主メモリ展開制御部、４５は主制御部、４６
はメモリ・リード制御部、４７はメモリ書込み制御部を
表わしている。
今キーボード１６から成る業務を行なうべくキー人力が
行なわれると、キーボード・インタフェース間ＩＩＣお
いてモード判別が行なわれ、この結果がプログラム有無
判別処理部４２に通知される。
行なわれると、キーボード・インタフェース間ＩＩＣお
いてモード判別が行なわれ、この結果がプログラム有無
判別処理部４２に通知される。
該処理部４２は、フラグ２６を調べて、当該業務−を行
なうに必要なプログラムが主メモリ上にローディングさ
れているか否かを判別する。もしも存在していれば、「
モード・データー」と−緒に「有」信号を続出し先頭ア
ドレス発生部４３に通知する。該発生部４３は、先頭ア
ドレスを主制御部４５に通知し、主制御部４５は、ＲＡ
ＭＩＩ上のプログラム拳エリアから必要な命令をフェッ
チして処理を実行する。
なうに必要なプログラムが主メモリ上にローディングさ
れているか否かを判別する。もしも存在していれば、「
モード・データー」と−緒に「有」信号を続出し先頭ア
ドレス発生部４３に通知する。該発生部４３は、先頭ア
ドレスを主制御部４５に通知し、主制御部４５は、ＲＡ
ＭＩＩ上のプログラム拳エリアから必要な命令をフェッ
チして処理を実行する。
上記フラグ２６のチェックにおいて、当該業務を行なう
に必要なプログラムが主メモリ上にローディングされて
いない場合には、「モード・データ」と−緒に「無」信
号を主メモリ展開制御部４４に通知する。これによって
該制御部４４は、磁気バブル・メそり制御部２０６Ｃ対
して読出しページを指示し、一方主メモリ書込み制御部
４７に対して書込みアドレスを指示する。この結果、当
該業務に必要なプログラムが、磁気バブル・メモリ１９
からＲＡＭＩＩ上のプログラム・エリアにローディング
され、フラグ２６の内容が更新される。そして言うまで
もなく、主制御部４５は当該プログラム中の命令を７エ
ツチして処理を実行する・以上説明し九如く、本発明に
よれば、ターミナル・コントローラから、任意の時期に
、−斉にあるいは個別に、端末装置にもうけられる磁気
バブル・メモリ上にプログラムを転送しておくようにす
る。そして該磁気バブル・メモリは不揮発性であり、端
末装置は電源投入時において当面必要と考えられるプロ
グラムを主メモリ上にローディングするようにされる。
に必要なプログラムが主メモリ上にローディングされて
いない場合には、「モード・データ」と−緒に「無」信
号を主メモリ展開制御部４４に通知する。これによって
該制御部４４は、磁気バブル・メそり制御部２０６Ｃ対
して読出しページを指示し、一方主メモリ書込み制御部
４７に対して書込みアドレスを指示する。この結果、当
該業務に必要なプログラムが、磁気バブル・メモリ１９
からＲＡＭＩＩ上のプログラム・エリアにローディング
され、フラグ２６の内容が更新される。そして言うまで
もなく、主制御部４５は当該プログラム中の命令を７エ
ツチして処理を実行する・以上説明し九如く、本発明に
よれば、ターミナル・コントローラから、任意の時期に
、−斉にあるいは個別に、端末装置にもうけられる磁気
バブル・メモリ上にプログラムを転送しておくようにす
る。そして該磁気バブル・メモリは不揮発性であり、端
末装置は電源投入時において当面必要と考えられるプロ
グラムを主メモリ上にローディングするようにされる。
勿論、全プログラムをローディングしてもよい。
し九がって、端末装置の立上り時の１ｐＬｌｃおいては
、多くても３０秒程度の時間で足りることとなる。
、多くても３０秒程度の時間で足りることとなる。
第１図は本発明、が適用される一実施例伝送システム、
第２図はターミナル・コントローラからブーグラムを転
送する場合の一実施例データ・フォーマット、第３図は
本発明に用いられる端末装置の一実施例構成、第４図は
ターミナル・コントローラから転送されてくるプログラ
ムを磁気バブル・メモリ格納する態様を表わす一実施例
要部構成、第５図は磁気バブル・メモリから主メモリ上
にプログラムをローディングする態様を表わす一実施例
要部構成を示す。 図中、１はターミナル・コントロ゛−ツ、３はマスク・
ユニット、４は回線、５は端条装置、９はマイクμ・プ
ロセッサ、１０ＦｉＲＯＭ、１１はＢムＭ、１２は０Ｍ
Ｏ８メモリ、１６はキーボード。 １８は回線インタフェース部、１９は磁気バブル・メモ
リ、２０は磁気バブル・メモリ制御部、２１はＤＭＡ用
アドレス・カクンタを表わす。 特許出願人 富士通株式会社 代理人弁理士 森 １） 寛
第２図はターミナル・コントローラからブーグラムを転
送する場合の一実施例データ・フォーマット、第３図は
本発明に用いられる端末装置の一実施例構成、第４図は
ターミナル・コントローラから転送されてくるプログラ
ムを磁気バブル・メモリ格納する態様を表わす一実施例
要部構成、第５図は磁気バブル・メモリから主メモリ上
にプログラムをローディングする態様を表わす一実施例
要部構成を示す。 図中、１はターミナル・コントロ゛−ツ、３はマスク・
ユニット、４は回線、５は端条装置、９はマイクμ・プ
ロセッサ、１０ＦｉＲＯＭ、１１はＢムＭ、１２は０Ｍ
Ｏ８メモリ、１６はキーボード。 １８は回線インタフェース部、１９は磁気バブル・メモ
リ、２０は磁気バブル・メモリ制御部、２１はＤＭＡ用
アドレス・カクンタを表わす。 特許出願人 富士通株式会社 代理人弁理士 森 １） 寛
Claims (1)
- ｌりの回線上に１つまたは複数個の端末装置が接続され
かつ上記回線が検数個分ターミナル・コ・ントローラに
接続されてｆＬ−Ｄ、上記ターミナル・コン）ｏ−ラか
ら上記各端末装置に対して夫々プログラムをローディン
グするデータ伝送りステムにおいて、上記端末装置は、
プログラムを格納するメモリと不揮発性のメ燭りとプロ
セッサと回線インタフェース回路部と磁気バブル・メモ
リ制御部と該磁気バブル・メモリ制御部によって制御さ
れる磁気バブル・メモリとを少なくともそなえると共に
、上記ターミナル・コントローラから上記回線を介して
伝送されてきたプログラムを上記磁気バブル・メ峰り上
に格納するよう構成されてなり、鋏端末装置は、上記磁
気バブル・メモリ上に格納されているプログラムを、上
記プログラムを格納するメモリ上にロードし良状態で当
該プログラムによって与えられる処理を実行するように
したことを特徴とする端末装置のプログラム自ローディ
ング方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56153274A JPS5854424A (ja) | 1981-09-28 | 1981-09-28 | 端末装置のプログラム・ロ−デイング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56153274A JPS5854424A (ja) | 1981-09-28 | 1981-09-28 | 端末装置のプログラム・ロ−デイング方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5854424A true JPS5854424A (ja) | 1983-03-31 |
| JPS6116104B2 JPS6116104B2 (ja) | 1986-04-28 |
Family
ID=15558874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56153274A Granted JPS5854424A (ja) | 1981-09-28 | 1981-09-28 | 端末装置のプログラム・ロ−デイング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854424A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6093552A (ja) * | 1983-10-27 | 1985-05-25 | Fujitsu Ltd | タスクプログラム転送方式 |
| JPS61183774A (ja) * | 1985-02-08 | 1986-08-16 | Fujitsu Ltd | 取引端末制御方式 |
| US4884195A (en) * | 1985-08-30 | 1989-11-28 | Hitachi, Ltd. | Multiprocessor system for loading microprograms into a RAM control store of a bus controller |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200110331A (ko) | 2018-01-25 | 2020-09-23 | 도레이 카부시키가이샤 | 막분리 시스템 및 막분리 시스템의 운전 방법 |
-
1981
- 1981-09-28 JP JP56153274A patent/JPS5854424A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6093552A (ja) * | 1983-10-27 | 1985-05-25 | Fujitsu Ltd | タスクプログラム転送方式 |
| JPS61183774A (ja) * | 1985-02-08 | 1986-08-16 | Fujitsu Ltd | 取引端末制御方式 |
| US4884195A (en) * | 1985-08-30 | 1989-11-28 | Hitachi, Ltd. | Multiprocessor system for loading microprograms into a RAM control store of a bus controller |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6116104B2 (ja) | 1986-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4701848A (en) | System for effectively paralleling computer terminal devices | |
| US3812475A (en) | Data synchronizer | |
| US4237533A (en) | Preventing initial program load failures | |
| JPS5936770B2 (ja) | デ−タ処理装置に於ける周辺装置からのリクエスト信号を受信してサ−ビスする装置 | |
| US3778780A (en) | Operation request block usage | |
| JPS6116104B2 (ja) | ||
| US3427593A (en) | Data processor with improved program loading operation | |
| US5070448A (en) | Method for testing a microprogrammed input/output interface using steal techniques | |
| JPS5856121A (ja) | デ−タ処理システム | |
| EP0115566B1 (en) | Method for testing the operation of an i/o controller in a data processing system | |
| JPS59121520A (ja) | オンラインロ−デイング制御方式 | |
| JPH0254580B2 (ja) | ||
| JP3399709B2 (ja) | プログラマブルコントローラにおけるデータ取出方法およびプログラマブルコントローラ | |
| EP0088839A1 (en) | Input/output multiplexer | |
| CA1165895A (en) | Serial channel control processor method | |
| JP3293143B2 (ja) | データ送信システム | |
| GB2038050A (en) | Data communications processing unit with magnetic disk controller | |
| JPH0650066Y2 (ja) | Ｐｏｓシステム専用キーボード | |
| JPH0340124A (ja) | インターフエース装置 | |
| CA1293333C (en) | Buffer address register | |
| JPS628831B2 (ja) | ||
| JPH05342171A (ja) | 共有記憶通信方式 | |
| JPH0784163B2 (ja) | 洗車場における洗車受付方法および装置 | |
| JPH0417454B2 (ja) | ||
| JPS593682A (ja) | デ−タ入力処理方式 |