JPS5854434B2 - マトリツクスメモリパネルノ クドウカイロ - Google Patents

Description

【発明の詳細な説明】 本発明は、ＺｎＳ系薄膜発光素子のように、ヒステリシ
ス現象を伴って発光する機構を持った素子から成るマト
リックスメモリパネルを、有効に駆動するための回路に
関する。

第１図は、上述したＺｎＳ薄膜発光素子を発光体として
構成したマトリックスメモリパネルの構造を示す図で、
図イはこのパネルの断面図、図口はそのマトリックス電
極の構成説明図である。

図に於いて１は発光中心を形成する活性物質としてＭｎ
、Ｃｒ、Ｔｏ、Ｅｒ、Ｔｍ、Ｙｂ等の遷移金属元素や希
土類元素を添加してなるＺｎＳ薄膜層を示し、両面をＹ
２Ｏ３等の誘電層２，３で挾持されている。

さらに４は透明電極、５はＡＬ等の金属背面電極、６は
ガラス基板である。

透明電極４及び金属背面電極５は、それぞれ平行に配列
された多数の電極群より成るもので、パネルの上面方向
から見た両者の配置は回目に示されている通りである。

今■１．■２．■３・・・・・・Ｖｍは垂直電極群中の
個々の電極を示し、またこの垂直電極群は上記両電極４
，５のいずれか−に相当する。

一方Ｈ１゜Ｈ２，Ｈ３・・・・・・Ｈｍは水平電極群中
の個々の電極を示すもので、該水平電極９群は両電極４
，５の他の−に相当する各水平及び垂直電極Ｈｋ、Ｖｔ
（ｋ。

ｔは任意の数）の交点下の素子ａｌｌ ｔ ａｌ□・・
・・・・ａｍｎは、このパネルの絵素となるものである
。

本発明は、このような構成から成るマトリックスメモリ
パネルに於いて、任意の選択絵素を発光させまたは消去
させるための駆動回路に関するもので、さらにくわしく
述べれば、単一の水平（あるいは垂直）維持パルス供給
回路にて、全水平（あるいは垂直）電極Ｈ１，Ｈ２・・
・・・・Ｈｎに水平維持パルスが同時に供給されるよう
に改良したものである。

尚本発明回路について述べるまえに上記マトリックスメ
モリパネルの発光特性及び駆動方法を簡単に説明し、本
発明回路の理解を容易にする。

第２図は、ＺｎＳ薄膜発光素子の交流印加電圧に対する
発光輝度特性を図示するもので、この図より明らかな如
く印加電圧に対するその発光輝度は、ヒステリシスルー
プを描いて変化する。

尚第２図で横軸、は印加交流電圧の波高値■を、縦軸は
発光輝度Ｂを任意目盛で表わしている。

この第２図に示すヒステリシスループに於いて、最大発
光輝度と最少発光輝度の差が充分に大きな電圧値Ｖｓを
選択し、この値を波高値とするパルス（維持パルス）で
上記素子、あるいは素子のＩ絵素を駆動する時、初期状
態では素子はヒステリシスループのイ点で安定しほとん
ど発光しない状態にあるが、波高値がＶｗである書込み
パルスを一瞬この素子に加えしかる後上記維持パルスを
再び加えると素子は０点を経過してハ点で安定し輝度Ｂ
ｗの発光を維持する。

即ち素子に書込みが行なわれた事になる。

この発光は、また維持パルスの連続した印加に依って維
持される。

一方このようにして書込みが行なわれた素子に、−瞬極
めて低い波高値ＶＥを有する消去パルスを加えしかる後
再び維持パルス（あるいはパルス列）を印加すると、素
子は二点を経過し再びイ点で安定してほとんど発光しな
い状態にもどる。

即ち書込まれていた情報は消去されたことになる。

本発明回路に依り駆動されるマ） ＩＪラックスモリパ
ネル、あるいはその単位絵素は、以上に述べた如き書込
みあるいは消去の方式を原理として駆動されるものであ
り、マトリックスパネルに対して変形したその駆動方式
は本発明者等に依る昭和４９年５月３日付の特許願「マ
トリックスメモリパネルの駆動方式」にて詳しく報告さ
れている通りである。

以下に本発明にかかる一実施例回路の構成及びその動作
を説明しながら、本発明回路の特徴を明かにする。

第３．第４図は本発明一実施例にかかる回路図で第３図
の回路は第１図口に示した水平電極Ｈ１゜Ｈ２・・・・
・・Ｈｎを駆動するための水平電極駆動回路、第４図は
同じく第１図口に示した垂直電極Ｖ１．Ｖ２・・・・・
・Ｖｎを駆動するための垂直電極駆動回路である。

尚この実施例では、任意の選択絵素ａｋ７を駆動するた
めの書込みパルス及び消去パルスは水平電極Ｈ１，Ｈ２
・・・・・・Ｈｎに印加される場合を示し、交流駆動パ
ルスは極性を異にする振幅Ｖｓの電圧パルスが両電極間
に位相をずらせて印加される事に依って形成される。

以下に水平電極に印加される直流パルス（列）を水平維
持パルス（列）、垂直電極に印加される直流パルス列を
垂直維持パルス（列）とよんで本回路を説明する。

第３図の水平電極駆動回路に於いて、Ｘｌ、Ｘ２・・・
・・・Ｘｎは上記水平電極Ｈ１，Ｈ２・・・・・・Ｈｎ
を駆動するためのラインであり、それぞれ書込みパルス
導入用のｐｎｐ）ランジスタＳ Ｗｌ 、 Ｓ ｗ２・
・・・・・Ｓｗｎのエミッタ・コレクタを介して、電源
Ｖｗに共通に接続されている。

この電源Ｖｗは、第２図に示す書込みのための電圧Ｖｗ
に相当する。

また各駆動ラインＸ１．Ｘ２・・・・・・Ｘｎは、それ
ぞれダイオードＤｃｋ（ｋ＝１．２・・・・・・ｎ）を
介し維持パルス電源Ｖｓに共通に接続されている。

図面に於いて点線で囲まれている部分は維持パルス電源
Ｖｓとアース間に設けられた水平維持パルス供給回路で
あって、直列接続されたスイッチング用の第１、第２の
トランジスタＳｗｐ 、Ｓｗｓ及び、第１のトランジス
タＳｗｐを駆動するためのトランジスタＳｗｐ′と、さ
らに両トランジスタＳｗｐ。

Ｓｗｓの中間点に挿入されている、２個のダイオードＤ
Ａｋ、ＤＳｋ（ｋ＝１．２−−ｎ ）を同方向に直列接
続したもののｎ個の並列回路とから成る。

またこの水平維持パルス供給回路は、第１、第２のスイ
ッチング用トランージスタＳｗｐ、Ｓｗｓの接続点に挿
入されたダイオード列ＤＡｋ、ＤＢｋの中間点を介し、
所定のラインＸｋに接続されている。

従って各ラインＸｋは、ダイオードＤＡｋ及び第１のス
イッチング用トランジスタＳｗｐを介して維持パルス電
源ＶＳに、接続されダイオードＤＢｋ及び第２のスイッ
チング用トランジスタＳｗｓを介して接地されている。

ｎ個のトランジスタＳ Ｗ１’ 、 Ｓ ｗ２’＝ Ｓ
ｗ ｎ’６ま、水平電極Ｈ１，Ｈ２・・・・・・Ｈｎ
に書込パルスを導入するためのｎ個のトランジスタＳｗ
ｌ、Ｓｗ２・・・・・・Ｓ ｗ ｎを駆動するためのも
ので、そのベース端子に後述する書込みパルス用のタイ
ミング信号φＣが入力される。

また一方、水平維持パルス供給回路に於けるトランジス
タＳｗｓとＳＷｐ’（７）ベース端子には、後述する書
込みパルス用のタイミング信号φＡとのＡが入力され、
第１、第２のトランジスタＳｗｐとＳｗｓはタイミング
信号φＡにて交互にスイッチングするように構成されて
いる。

第４図は上述した垂直電極■１．■２・・・・・・Ｖｍ
を駆動するための回路であり、ラインＹ１．Ｙ２・・・
・・・Ｙｍはそれぞれスイッチング用トランジスタ’ｌ
’ｓｊ（＝１．２・・・・・・ｍ）を介して共通に維持
パルス電源Ｖｓに接続されている。

トランジスタＴ ｓ ｔ’は、そのベースに入力する垂
直維持パルスのためのタイミング信号φＢ（後述する）
に依って、上記トランジスタＴｓｔをスイッチングさせ
るためのものである。

以下に、第５図に示すタイムチャートを参照して第３、
第４図に示す駆動回路の動作を説明する。

この第５図に示すタイムチャートは、今ラインＸｉ、Ｘ
ｊを駆動して絵素ａｉｊに書込みを行う（発光させる）
場合を例示したものである。

第５図イ９口、二、ホに於いて、φ６．φ２．φＣはそ
れぞれ水平維持パルス用のタイミング信号、垂直維持パ
ルス用のタイミング信号、書込みパルス用のタイミング
信号を示し、また図イは水平維持パルス駆動回路の入力
端子Ａに入力する信号波形を、回目は書込みを行うべき
ラインＸｉの入力端子Ｃｉに入力する信号波形を、図ハ
はその他のラインＸｋ （ｋ＼ｉ）の入力端子Ｃｋに入
力する信号波形をそれぞれ示している。

さらに二、ホは第４図に示す垂直電極駆動回路の、書込
みを行うべきラインＹｊと他のラインＹｔ（ｔ＼ｊ）の
入力端子Ｄ ｊ 、 ＤＡ （ｔ＝ １．２−ｍ 、
”＝ｊ ）に入力する信号波形を示している。

今入力端子ＡからトランジスタＳｗｓのベースに水平維
持パルス用のタイミング信号φ。

が導入されると、このトランジスタは導通し、同時に入
力端子ＢにＴＡ信号が導入されるためトランジスタＳｗ
ｐは遮断されて、ライン）ｌ（ｋ＝ｘ、ｚ・・・・・・
ｎ）はほぼアース電位となる。

一方、入力端子ＢにφＡ倍信号導入される前は、このト
ランジスタＳｗｐは導通しており、他方のトランジスタ
Ｓｗｓは遮断されているため、ラインＸｋは順方向ダイ
オードＤＡｋを介してほぼ電圧ｖｓに保たれている。

従って上述した如くタイミング信号φいが入力端子Ａに
導入されると、水平電極ＨｋにはラインＸｋを通し水平
維持パルスＰＨｓが印加される。

尚このラインＸｋの出力波形は図トに示されている。

ところが絵素ａｉｊを発光させるためには、選択水平電
極Ｈｉの駆動ラインＸ１（ｉ＼ｋ）に図へに示す如く、
水平書込みパルスＰＨｗを印加する必要がある。

このパルスは第３図の回路に於いて、ラインＸｉの入力
端子Ｃｉに図二に示す如く書込みタイミング信号φＣを
導入することに依り得られる。

即ち端子Ｃｉに書込タイミング信号φＣが入力すると、
トランジスタＳｗｉ’は導通し、書込み用のトランジス
タＳｗｉのベース端子をほぼアース電位に落すため、こ
のトランジスタＳｗｉは導通し、ラインＸｉには電源Ｖ
ｗの書込み電圧Ｖｗが印加される。

即ち図への水平書込みパルスＰＨｗが印加されることと
なる。

一方、垂直電極■１．■２・・・・・・Ｖｍに印加され
る垂直維持パルスＰｖｓは、第４図に示す回路の入力端
子Ｄ１．Ｄ２・・・・・・Ｄｍに、図ホに示す如き波形
のタイミング信号φＢが入力されて得られる。

即ち、入力端子Ｄｔ（ｔ＝１，２・・・・・・ｍ、＼ｋ
）に信号φＢが入力される前はトランジスタＴｓｔは導
通状態、トランジスタＴｓｔ′は遮断状態となっている
。

従って電源電圧ＶＳがトランジスタＴｓｔを介してライ
ンＹｔより垂直電極Ｖｔに印加されている。

次に信号φＢが入力端子Ｄｔに印加されるとトランジス
タＴｓｔ′が導通され、トランジスタＴ ｓ ｌのベー
ス端子はアース電位に引き下げられる。

従ってトランジスタＴｓ７は遮断され、ラインＹｔの電
位は電源電圧Ｖｓからアース電位に移行する。

以上により、垂直電極Ｖｔには信号φＢに同期した振幅
Ｖｓの垂直維持パルスＰｖｓが印加されることになる。

図りはこのラインＹｔの出力波形を示すものである。

水平電極ＨＫに印加される水平維持パルス列信号と垂直
電極ｖｔに印加される垂直維持パルス列信号はアース電
位に対する振幅をｖｓとする同一パルス列信号であり、
位相が異なるように水平及び垂直電極に印加され、これ
によって絵素に交流維持電圧成分が付与される０ 全絵素ａｉｊに書込みを行うべくラインＹｊに印加する
書込みパルスタイミング信号φＣは、図二に示す如く、
垂直維持パルス用のタイミング信号φＢを右にシフトし
た形状であり、従ってラインＹｊの出力として表われる
垂直書込みパルスＰｖｗは図チに示す如くこの期間のみ
、垂直維持パルスＰｖｓを右シフトした形状のものとし
てあられれる。

尚図チはラインＹｊの出力波形を示す。第５図ヌ、ル、
オ、ワは、各絵素ａｔＪ ｔａｉ７（７＼ｊ）、ａｋ
ｊ （ｋ＼ｉ）、ａｋｔ（ｋ＼ｉ、ｔ＼ｊ）に印加され
る波形を、Ｙラインを基準として示したものである。

こ図から明らかな様に、ラインＸｉの入力端子Ｃｉに書
込みタイミング信号φＣがラインＹｊの入力端子Ｄｊに
同様に書込みタイミング信号φＣが印加される時ライン
Ｘｉ 、Ｙｊから発する書込みパルスＰＨｗ。

Ｐｖｗに依り、選択絵素ａｉｊには書込みパルスＰｗが
印加され、発光する。

他の絵素ａｉｔ。ａｋｊ、ａｋｔには、振幅ＶＷの電圧
がかからないため、書込みは行なわれず発光しない。

以上の様にして、絵素ａｉＪに書込みが行なわれた後は
、通常のタイミングにて書込みタイミング信号φＡ、φ
Ｂが、印加され、全絵素ａには波高値Ｖｓの交流信号Ｐ
ｓが加えられる。

この時書込みの行なわれた絵素ａｉｊに於いては、先に
電圧Ｖｗが印加されているため、第２図のヒステリシス
ループの点ハにて素子は安定し、交流維持パルスＰｓの
印加されている間は高い輝度Ｂｗで発光を維持するが、
他の絵素ａｋｔでは書込みがないため依然として発光し
ないままである。

このようにして第３、第４図に示した駆動回路にて、マ
トリックスメモリパネル上の任意の絵素への書込み及び
そのメモリーが行い得る。

尚第３図の回路に於いて、ダイオードＤｃｋ（ｋ＝１．
２・・・・・・ｍ）は、マトリックス素子が容量性であ
るために、充電電荷を放電する目的で設けられているも
のである。

以上、実施例を示してこの発明の駆動回路の構成及び動
作を説明したが、この発明の特徴は、直列に接続された
スイッチング手段ｓｗｐ 、 Ｓｗ ｓの接続点に、直
列に接続されたダイオード列Ｄ Ａ ｋ 、 Ｄ ｓ
ｋのｎ列を並列に接続し、かつダイオード列の中間点（
ダイオードＤＡｋ、ＤＢｋの接続点）を、所定の駆動ラ
インＸｋに接続した構成にある。

この構成に依って、単一の水平維持パルス供給回路に依
り、全ラインＸに、水平維持パルスＰ Ｈｓが共通に印
加され、従って各ライン毎にパルス供給回路を設ける必
要がなく、回路構成が極めて簡単となる。

また選択ラインに印加される書込み信号は、逆バイアス
されるダイオードＤＡに依り逆流が阻止され、選択ライ
ンにしか印加されることがないため、この回路の動作は
極めて安定している。

向上記回路にて、各駆動ラインＸｋ及び電源Ｖｃｏ間に
挿入されているトランジスタＳｗｋは、維持パルスタイ
ミング信号φ□に依ってトランジスタＳｗｓが導通した
時、電源Ｖｗがかかるため、その耐圧はＶｗ以上が必要
である。

今Ｖｗは３００ボルト以上のことが多く、トランジスタ
Ｓｗｋとしてはかなり大きい耐圧の素子が必要となる。

第６図はこの欠点を除く目的で改良された回路であり、
電源Ｖｗと各トランジスタＳｗｋ間に別に１個のトラン
ジスタＳｗｏＲを挿入する事に依り、書込みパルス導入
用のトランジスタＳｗｋの必要耐圧を下げるようにした
ものである。

尚トランジスタ５ＷＯＲ’は、トランジスタ５ＷＯＲを
駆動するためのものであり、そのベース端子ＣＯＲには
、他の入力端子Ｃ１，Ｃ２・・・・・・Ｃｎに入力する
信号の論理和信号が導入されている。

従って他の入力端子Ｃ１，Ｃ２・・・・・・Ｃｎのいず
れかに入力がある場合、このトランジスタＳ ｗ ＯＲ
’は導通し、さらにトランジスタ５ＷＯＲをも導通させ
る。

今この回路、に於いてトランジスタＳｗ１ 、８ｗ２・
・・・・・Ｓｗｎの耐圧の最も小さいものを（ＶＣＥＲ
）ｍｉｎとし、新たに挿入したトランジスタＳｗｏＲの
耐圧を（ＶＣＥＲ）ＯＲとするとき、（ＶＣＥＲ）ｍｉ
ｎ＋（ＶｃＥＲ）ｏＲ＞Ｖｗの関係が成り立てばよい
。

従ってＶｗを３５０ボルトとした時、トランジスタＳｗ
及び５ＷＯＲの耐圧は（Ｖ ＣＥ Ｒ） ｍ ｉ ｎ
＝ １８０ボルト、（ＶＣＥＲ）ＯＲ＝１８０ボルトで
充分である。

以上実施例をあげて詳述した様に、本発明にかかる駆動
回路は、１個の水平（あるいは垂直）維持パルス駆動回
路を、本発明独得の構成から成るダイオード列を介して
、全水平Ｘラインに接続した構成であり、水平維持パル
スはこのダイオード列を通して全ライン共通に印加され
るが、選択された任意のラインに書込みパルスを印加す
る場合はこのダイオード列の働きに依って他のラインに
は書込みパルスの影響はなく、選択したラインのみに印
加される。

即ち本発明回路は、全ラインに設けるべき水平維持パル
ス駆動回路を、ダイオード列回路の働きに依って全ライ
ン共通に一個の回路代用したものであり、回路構成は大
幅に簡単化されている。

またその動作は極めて安定しており、書込み絵素の発光
維持駆動は走査方式の線順次あるいは点順次発光とは異
なり記憶機能により面全体で同時発光させており、絵素
点が増加しても輝度低下やちらつき現象をおこすことが
なく、マトリックスメモリパネルを、駆動するに当って
非常に有用な回路である。

【図面の簡単な説明】

第１図はマトリックスメモリパネルの構成説明に供する
図、第２図はパネルを構成する発光体の動作説明に供す
る図、第３図、第４図は本発明にかかる一実施例の回路
図、第５図は第３、第４図に示す回路の動作説明に供す
る波形図、第６図は本発明の他の実施例にかかる回路図
である。 図面に於いてＶｓは維持パルス電源、Ｓｗｐ。 Ｓ ｗ ｎは第１、第２のトランジスタ、ＤＡ、。 Ｄ Ａｌ”””ＤＡｎ、 Ｄ Ｂ ｎはダイオード、Ｐ
Ｈ８は水平維持パルス、Ｈｌ、Ｈ２・・・・・・Ｈｎは
水平電極をそれぞれ示すものである。

Claims (1)

1. 【特許請求の範囲】 １ 電圧印加によりＥＬ発光を呈する発光層を、互いに
   交差する方向に配列された第１及び第２の電極群から成
   るマトリックス電極間に介設して該マ） ＩＪラックス
   極の交差位置で発光要素を構成し、前記マトリックス電
   極を介して印加される交番パルス電圧値の昇圧過程に於
   ける発光輝度変化に対して高圧側からの降圧過程に於け
   る発光輝度変化が高輝度状態に保持されるヒステリシス
   特性に基く記憶機能が付与されたマトリックスメモリパ
   ネルに於いて、 前記第１の電極群は各々第１のスイッチング手段を介し
   て書込み電圧源と接続されかつ維持パルス供給回路を介
   して発光維持電圧源と接続され、前記維持パルス供給回
   路は、タイミング信号に応答して開閉する第２のスイッ
   チング手段を介して前記第１の電極群の全電極に、昇圧
   時に発光輝度が低く高圧側からの降圧時に発光輝度が高
   く保持される電圧値に対応する発光維持電圧成分を有す
   る発光維持電圧パルスを印加して前記第２の電極群中の
   全電極に異なる期間で印加される前記発光維持電圧成分
   を有する発光維持電圧パルスと協働して前記発光要素に
   前記発光維持電圧成分を交番パルス的に付与し、 前記発光要素より書込みに対応して選択された選択発光
   要素には、前記第２のスイッチング手段の非導通期間で
   導通される前記第１のスイッチング手段を介して前記第
   １及び第２の電極群間で前記第２の電極に印加される発
   光維持電圧パルスを重畳せしめることにより前記選択発
   光要素に配列される選択電極を介して前記書込み電圧源
   より昇圧時に高発光輝度を呈する電圧値に対応する書込
   み電圧成分を付与する書込みパルス印加回路部が構成さ
   れ、 前記ヒステリシス特性に基いて、前記選択発光要素への
   書込み駆動及び書込み後の記憶発光輝度を前記発光維持
   電圧成分で維持駆動せしめることを特徴とするマトリッ
   クスメモリパネルの駆動回路。