JPS5854728A - バイポ−ラトランジスタによるモノリシツク集積ｄ／ａコンバ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はＭＴ（ｚ範囲で高速ｒノタルーアナログ（以
下Ｄ　／　Ａと記載する）変換を行なうための、電流源
トランジスタおよびスイッチングトランジスタとしてパ
イ７１ヒーラトランジスタを使用した集積されたＤ　／
　Ａコン・ぐ一タに関するも５一 のである。一般によく知られているようにモノリシック
集積回路においてはそのようなコンバータの形式を選択
するファクタの１つは半導体ウェハ上の必要面積量であ
る。何故ガらば単位ウエハ当りの利益は必要面積量が少
なくなるほど増加するからである。

重みを付した電流源を備えた形式のＤ／Ａコンパータに
対して、この問題は西ドイツ特許公報Ｄ　Ｅ　−　Ａ　
Ｓ　２８０３０９９号においては、電流源の重み付けに
対応する同様の並列接続された成る数（７）　ｔ　Ｒ源
トランジスタのみならず、同様に並列接続された同様の
スイッチングトランジスタユニットから成るスイッチン
グトランジスタを使用することによって解決されている
。ここに使用されている「同様」とは各領域が同時に製
作されるときに得られるような同一寸法、同一不純物分
布プロフィル（ドーピングプロフィル）を有する半導体
装置の場合を意味するものである。

重みを付した電流源形式のＤ／Ａコン・々一タ６− は約５ビツト程度の小さいビット数に対してさえも所要
面積量したがってキャパシタンスが高速Ｄ／Ａ変換に対
して大きくガる欠点を生じる。

同じことはＵ　、　ＴｌｅｔｚｅおよびＣｈ、　５ｃｈ
ｅｎｋ両氏著”　Ｈａｌｂｌｅｉｔｅｒ−８ｃｈａｌｕ
ｔｕｎｇｓｔｅｃｈｎｌｋ　”　（１９８０年）第６３
５ないし第６３７頁に記載された抵抗回路網を具備する
Ｄ／Ａコンバータについても云うことができる。もしも
この形式のＤ／Ａコンバータがモノリシック集積回路技
術を使用して構成されるならば、抵抗を実現するために
必要な面積量は、単調なコンバータ特性不二得るために
同じ構造および不純物濃度プロフィルの並列或は直列接
続された抵抗が使用される」ハ合にはビット数の増加お
よびＲｅ積と共に増加する。

回路網中の多数の抵抗のために大きな面積が必要なモノ
リシック集積Ｄ／Ａコンバータ１ｄＰＮ接合容量だけを
考えても動作が遅くなることは明らかである。高速Ｄ／
Ａコンバータにおいてはコレクタ回路中の個々の電圧の
合計はＲｅ梯子（１ａｄｄｅｒ　）回路網に対する影響
ができるだけ小さくなるようにし々ければならない。そ
のよう々回路網はコンバータの周波数範囲を制限する。

また、高速Ｄ／Ａコンバータにおいては故障を生じない
ようにするためにビット当りのスイッチング時間を等し
くすることが望ましい。それ故、この問題の解決はこの
発明の技術的範囲に含まれる。

〔発明の概要〕

この発明の目的は、特に５以上のビット数に対して通常
のコンバータの前述の欠点を太幅に避けることのできる
出力におけるＲｅ積ができるだけ小さいモノリシック集
積Ｄ　／　Ａコンバータを提供することである。

この発明は、Ｅｕｇｅｎｅ　Ｒ，Ｈｎａｔｅｋ著［ユー
ザ用モノリシック集積り’／Ａコンバータを発展させた
ものであり、そのコンバータは同様の並列接続された電
流源トランジスタユニットの一部を構成するバイポーラ
電流源トランジスタを具備し、それ等のベースは基準電
圧に接続されている。このモノリシック集積Ｄ／Ａコン
バータにおいては差動増巾器を構成する１対のバイデー
ラスイツチングトランジスタのそれぞれの第２のトラン
ジスタのコレクタ端子は直接コンノ々−タの出力端子に
接続されている。それに対して、この発明によるコンバ
ータにおいては／々イボーラスイツチングトランジスタ
対の第２のトランジスタの全コレクタ端子はコンバータ
出力端子へ直接接続されていない。

この発明の基本的なアイディアは、半導体ウェハ上の所
要面積量を減少させるためにコン／？−タを重み付は抵
抗を有する第１のコンノ々−タ・セクションと重み付け
された電流を有する第２ノコンパータ・セクションに分
割した点にある。

この発明によれば、出力端子におけるＲｅ積の小さいモ
ノリシック集＆Ｄ／Ａコン／（−夕を提供するという上
述の目的は特許請求の範囲第１項に記載した構成によシ
達成される。

９− 〔発明の実施例〕 以下この発明を添付図面を参照に詳細に説明する。

第１図にはこの発明のコンバータと類似している従来の
技術によるＤ　／　Ａコンバータが示されておシ、それ
はバイポーラ電流源トランジスタＴ１々いしＴ、４を具
備し、ＬＳＢ　（最低桁ビット）に対する電流源トラン
ジスタを除いて電流分配のための電流源トランジスタユ
ニットＴ、ｌに分けられている。電流源トランジスタＴ
、１ないしＴｑ４および電流源トランジスタユニットＴ
、ｌのベース領域は基準電圧Ｕｒに接続され、それによ
ってスイッチング電流の大きさ、したがってコンバータ
の出力電圧Ｖａが固定される。電流源トランジスタＴ、
１ないしＴ、４のエミッタ領域は異なる値のエミッタ抵
抗Ｒｑヲ通ってｐｎｐ電流源トランランタＴｑ１にいし
Ｔ、４に関しては正の極性の電原子Ｕ、に接続されてい
る。各電流源トランジスタのコレクタはバイポーラ・ス
イッチングトランソスタＴｌ　、Ｔ２：Ｔ７’、Ｔ２’
対−１〇− に接続され、これ等各スイッチングトランジスタ対は差
動増巾器を構成している。電流分配のためにスイッチン
グトランジスタＴＩ、Ｔ２の対もスイッチングトランジ
スタユニットＴＩ’。

Ｔ２’対に分けられている。一方各対の第１のトランジ
スタＴＩ、ＴＩ’のベース端子はビット線に接続され、
第２のトランジスタＴ２．Ｔ２’のベース端子はしきい
値電圧Ｕｊに接続され、そのしきい値電圧はスイッチン
グトランジスタ対で形成された差動増巾器のスイッチン
グ電圧を決定する。したがって、電流源トランジスタＴ
９の個々の電流は接地電位Ｕ。にあるラインとコンバー
タの出力Ａとの間で切り換えられる。

第１図から明らかなように従来のモノリシック集積Ｄ　
／　Ａコンバータに必要な面積の景が、同様のトランジ
スタユニットおよび抵抗ユニ。

トだけを使用するという原貝りに従う限りはビット数の
増加と共に指数関数的に増加する。しかしながらもしも
単調か特性が得られなければならない場合にはそのよう
な同様なユニットを使用することを止、めることけでき
々い。

従来のコンバータは別の欠点も有している。

それはスイッチングトランジスタユニットＴＪ。

Ｔ２；Ｔ１’、Ｔ２’が等しい電流を開閉せず、そのた
め異なるスイッチング時間が得られることである。しか
しながら故障が生じないようにするためには等しいスイ
ッチング時間が必要である。

それに比較して、第２図に示すこの発明のＤ　／　Ａコ
ンバータはビット当シ等電流を開閉することができる。

何故ならば同様のスイッチングトランジスタユニットお
よびスイッチングトランジスタＴ７’　、　Ｔ２’およ
びＴＩ　、Ｔ２は同様の電流源トランジスタユニット或
は電流源トランジスタＴ′およびＴ１ないしＴｑ５から
の等しｑ い電流を開閉するからであシ、それ等電流源トランジス
タユニットおよび電流源トランジスタのエミッタ端子は
等しい値の抵抗Ｒ，ヲ介して負極性電圧源−町に接続さ
れる。

従来のコンバータに比較してこの発明によるコンバータ
においては、重みを付された抵抗を備えたＮビットの第
］のコンバータ・セクションＩと、重みを付された電流
を有するＭビットの第２のコンバータセクション■とに
コンバータを分割することによって所要面積量を著しく
減少させることが可能である。一方第２のコンバータセ
クションＨの第２のトランジスタＴ２′のコレクタ端子
は直接コンバータの出力端子Ａに接続され、第１のコン
バータセクション■の対応する第２のトランジスタＴ２
のコレクタ端子は出力端の１個を除いて抵抗Ｒ２ないし
Ｒｎ（第２図の実施例ではＲ２ないしＲ５）の少なくと
も１個を通ってこの出力端子Ａに接続される。抵抗Ｒ２
ないしＲ５は抵抗Ｒノと共に接地電位Ｕ。と出力端子Ａ
との間に直列に接続され、それ等の抵抗の値はＲｎ＝２
１−２・Ｒｏになるように選ばれている。ここでｎは２
ないしｎで６．Ｄ、Ｒｏは抵抗Ｒ１の値である。５ビツ
トのコンバータ・セクションＩに対してはＲ１＝３２Ω
。

Ｒ２＝３２Ω、Ｒ３＝６４Ω、Ｒ４＝１２８Ω。

１３− Ｒ５＝２５６Ωの５個の抵抗が設けられ、それ等の接続
点にスイッチングトランジスタ対の１つの第２のトラン
ジスタＴ２のコレクタ端子が接続されている。最後の抵
抗Ｒ５の出力端子Ａ側の端子は直接出力端子Ａに接続さ
れると共にスイッチングトランジスタの第５番目の対の
第２のトランジスタのコレクタに接続されている。

順次変化した値のｎ個の直列接続された抵抗の代りにＲ
／、？Ｒ回路網を使用することが知られている。何故な
らばそのような回路網は同様の拡散抵抗によって容易に
製造することができ、それ故製造の際の変動がビット値
に同じように影響するからである。同様の効果はこの発
明のコンバータの第１のコンバータ・セクション■中の
抵抗Ｒ３ないしＲ５のそれぞれを置換することによって
得ることができる。それ等の値は抵抗Ｒ８の同じ抵抗の
直列配置によってＲｏと異なる値にされる。

第２図の実施例においてスイッチングトランジスタＴｌ
、Ｔ２の各対およびトラン・ゾスタ１４− ＴＩ’、Ｔ２’の各対は電流源トランジスタＴ９１なイ
シＴｑ５ノ１つおよび電流源トランジスタユニットＴ、
′の１つとそれぞれ直列に接続されている。さらに、電
流源トランジスタＴ、１ないしＴ９５および電流源トラ
ンジスタユニットＴ、′のエミッタ端子は等しい値の抵
抗Ｒ，ヲ介して負極性電圧源−Ｕ、に接続されている。

したがって全スイッチングトランジスタＴＩ、Ｔ２およ
びスイッチングトランジスタユニットＴＩ’、Ｔ２’は
等しい内部抵抗を通る同じ電流を開閉する。何故ならば
それ等は同一寸法、同一不純物プロフィルのものである
からである。これはスイッチング時間の同一性を確保し
、そのため故障は最小の値まで減少する。

既知のＲ７２８回路網の代シにこの発明によるコンバー
タ・セクションにおいて直列接続の抵抗Ｒ２ないしＲｎ
を使用することは別の効果を生じる。すなわち入力端子
Ｅ１ないしＲ７にビットが供給される語の変化の場合に
チャージされ或はその電荷が逆転されなければならない
ＰＮ接合容量が非常に低くなるように構成することを可
能にする。第２図の実施例においては、この発明による
Ｄ　／　Ａコンバータは、トランジスタＴ３およびＴ４
ガらびに抵抗ＲＩＯ，Ｒ１１゜Ｒ１２，Ｒ１３により構
成され、接地電位Ｕ。に関して無限に低い内部抵抗を有
する電圧源を具備している。この電圧源はしきい値電圧
Ｕｊを発生し、それはスイッチングトランジスタ対の第
２のトランジスタＴ２．Ｔ２’のペースに供給される。

電圧源の無限ｅこ低い内部抵抗のために、共通ペース接
続形式で動作する第２のトランジスタのペースは実際的
に接地電位に接続されて高周波に対する通路を与え、第
２の抵抗を通ってスイッチの入力に及ぼす電圧の作用を
無視できるようなものにする。

前述の説明から明らかなように、一方ではスイッチング
トランジスタユニットＴＩ’、Ｔ２’対およびスイッチ
ングトランジスタＴＩ、Ｔ２対、他方では電流源トラン
ジスタＴｑおよび電流源トランジスタユニットＴ、′は
同一寸法、同一不純物分布に製作される。これはそれ等
の領域が同時に形成されることを意味する。適当々製造
技術は例えばいわゆる３Ｄ技術であり、そわにおいては
領域に対する不純物は３回の順次のマスクイオン注入処
理によって沈着され、沈着に続く拡散処理中に同時に半
導体中に導入される（　Ｅｌｅｃｔｒｏｎｌｃａ　Ｎ　
　１９７５年８月７日号第１０１ないし１０６頁参照）
。同様の方法によって第２のコンバータ・セクション■
のスイッチングトランジスタ対も製作される。それ等は
四−寸法、同一不純物分布を有する並列接続された同様
のトランジスタＴＩ’およびＴ２’の対から形成される
。

この発明は第１の、５ビツトコンバータ・セクションＩ
と第２の、２ビツトコンバータ・セクション■とを有す
るモノリシック集積Ｄ　／　Ａ定 コンバータに特に有利に利用できる。通辛のコンバータ
と比較して、この発明によるそのような７ビツトコンパ
ータは半導体ウエノ・上の必要面積の量を著しく減少さ
せることができる。

−１７＝

【図面の簡単な説明】

第１図はこの発明の基礎となっている従来のＤ　／　Ａ
コンバータの回路図であり、第２図はこの発明によるモ
ノリシック集積１）　／　Ａコンバータの１実施例の回
路図である。 Ｔ・・・電流源トランジスタ、Ｔ９′・・・電流源トラ
ンジスタユニットＴＪ　、Ｔ２・・・スイッチングトラ
ンジスタ、Ｔ１′、Ｔ２′・・・スイッチングトランジ
スタユニット、Ｒｑ・・・エミッタ抵抗。 出願人代理人　弁理士　鈴　江　武　彦＝１８−

Claims (7)

【特許請求の範囲】
1. （１）　　ベース領域が基準電圧（Ｕｒ）に接続され、
   エミッタ領域がそれぞれエミッタ抵抗（Ｒｑ）を通って
   該エミッタ領域に対する順方向電圧源（−Ｕ、）に接続
   されているバイポーラ電流源トランジスタ（Ｔｑ）を具
   備し、それ等トランジスタ（Ｔｑ）は並列接続された同
   様の電流源トランジスタユニットの一部全構成し、それ
   等の個々のコレクタ領域は電流源トランジスタ（Ｔ、）
   の個々の電流を接地電位（ＵＯ）と出力端子（Ａ）との
   間で開閉し、並列接続された同様のスイッチングトラン
   ジスタユニットの対の一部を構成する少なくとも１対の
   バイポーラスイッチングトランジスタのエミッタに接続
   されており、スイッチングトランジスタ対の第１のトラ
   ンジスタのペース端子はそれぞれビット線の１つに接続
   され、それ等第１のトランジスタのコレクタ端子は接地
   電位（ＵＯ）に接続され、スイッチングトランジスタ対
   の第２のトランジスタのベース端子は電源の出力端子に
   接続され、第２のトランジスタのコレクタ端子はコンバ
   ータの出力端子（Ａ）に接続されているモノリシック集
   積Ｄ／Ａコンバータにおいて、 コンバータは重み付は抵抗を有するＮビットの第１のコ
   ンバータ・セクション（１）と、電流の重み付けを有す
   るＭビットの第２のコンバータ・セクション（ｎ）とに
   分割され、第２のコンバータ・セクション（ｎ）　にお
   いては第２のトランジスタ（Ｔ２’）のコレクタ端子は
   直接コンバータの出力端子（Ａ）に接続され； 重み付は抵抗を有する第１のコンバータ・セクション（
   １）においてはｎ個の抵抗が接地電位（ＵＯ）と出力端
   子（Ａ）との間に直列に接続され、その第１の抵抗（Ｒ
   ））の抵抗値Ｒ８に対して他の抵抗（Ｒ２−Ｒｎ）はＲ
   ｎ−２ｎ−２・Ｒｏの抵抗値（ただしｎ　＝　２カいし
   ｎ）を有しておυ；前記ｎ個の抵抗（Ｒ１・・・Ｒｎ）
   の各接続点はスイッチングトランジスタ対の１つの第２
   のトランジスタ（Ｔ２）のコレクタ端子に接続され、出
   力端子側に位置する最後の抵抗（Ｒｎ）の端子は直接出
   力端子（Ａ）に接続されると共にｎ番目のスイッチング
   トランジスタ対の第２のトランジスタ（Ｔ２）のコレク
   タに接続されそれにより出力端にあるものを除いて第１
   のコン・マーク・セクション（１）の第２のトランジス
   タ（Ｔ２）のコレクタは抵抗（Ｒ２ないしＲｎ）の少な
   くとも１個を通って出力端子（Ａ）に接続されているこ
   とを特徴とするモノリシック集゛積１）　／　Ａコンバ
   ータ。
2. （２）第３番目以下の抵抗（Ｒ３，Ｒ４・・・Ｒ１１）
   が、Ｒｏと異なる抵抗値を有し、抵抗値Ｒ８の第１の抵
   抗（Ｒ１）と同一寸法、同一不純物分布を有する抵抗値
   Ｒ８の同様の抵抗の直列装置により構成されていること
   を特徴とする特許請求の範囲第１項記載のＤ／Ａコン・
   ぐ−タ。
3. （３）　　スイッチングトランジスタおよびスイッチン
   グトランジスタユニット（ＴＭ、ＴＬ？；Ｔｌ’　、　
   Ｔ２’　）の各対が電流源トランジスタユニット（Ｔｑ
   ｌ・・・Ｔ、ｎ；Ｔ、′）の１つと直列に接続され、電
   流源トランジスタ（Ｔ、１・・・Ｔ９ｎ）および電流源
   トランジスタユニット（Ｔ、’　）のエミッタ端子が等
   しい値の抵抗（Ｒ９）を介して順方向電圧源（−Ｕｐ）
   に接続されていることを特徴とする特許請求の範囲第１
   項捷たけ第２項記載のＤ／Ａコンバータ。
4. （４）共通ペース接続形式で動作される第２のトランジ
   スタ（ＴＭ、ＴＬ？’）のベース端子が接地電位（ＵＯ
   ）に対して無限に低い内部抵抗の電圧源の出力端子に接
   続されていることを特徴とする特許請求の範囲第１項な
   いし第３項のいずれか記載のＤ　／　Ａコンバータ。
5. （５）一方ではスイッチングトランジスタユニット対（
   Ｔ１′、Ｔ２′）およびスイッチングトランジスタ対（
   ＴＭ、Ｔ２）が、また他方では電流源トランジスタ（Ｔ
   、）および電流源トランジスタユニツ）（Ｔ、’）が互
   に同一寸法および同一不純物分布を有することを特徴と
   する特許請求の範囲第１項ないし第４項のいずれか記載
   のＤ／Ａコンバータ。
6. （６）　　電流の重み伺けを有する第２のコン・Ｎ？−
   タ・セレクション（Ｕ）のスイッチングトランジスタ対
   が同一寸法、同一不純物分布を有する同様のトランジス
   タ（ＴＩ’　、　Ｔ２’　）の並列接続された対で構成
   されていることをｌｈ−徴とする特許請求の範囲第１項
   庁いし第５項のいずれか記載のＤ／Ａコンバータ。
7. （７）Ｎが５であｐＸＭが２であることを特徴とする特
   許請求の範囲第１項ないｌ−第６項のいずれか記載のＤ
   ／Ａコン・Ｚ　−タ。