JPS5855806A - パタ−ン位置検出装置 - Google Patents
パタ−ン位置検出装置Info
- Publication number
- JPS5855806A JPS5855806A JP15502681A JP15502681A JPS5855806A JP S5855806 A JPS5855806 A JP S5855806A JP 15502681 A JP15502681 A JP 15502681A JP 15502681 A JP15502681 A JP 15502681A JP S5855806 A JPS5855806 A JP S5855806A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pattern
- register
- value
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
- Length Measuring Devices By Optical Means (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発−は撮像系を有す為認識装置に係り、轡にトランジ
スタ、集積回路等のパターン位置を検出するパターン位
置検出装置に関す為。
スタ、集積回路等のパターン位置を検出するパターン位
置検出装置に関す為。
従来、トランジスタ集積回路等のパターン位置を検出す
る場倉には、接点アドレスから演算によ勤必要とする位
置情報を求めていえ。
る場倉には、接点アドレスから演算によ勤必要とする位
置情報を求めていえ。
第１図は、トランジスタチップバター／の２接点アドレ
スを示す。撮像系よに得られ九画偉情帷をたとえば上か
ら横方向に順次走査１−１゜〜、１−３して嬌初にチッ
プ５に接した点３を第”１の接点アドレスとし、逆に下
から順次走査量−１、〜 ２−４して最初にチップ５に
接した点４を＄２０接点アドレスとしてこの２つのアド
レスとあらかじめ求めである接点からの距離ａ、ｂを用
いて必要とする座標６．７を求めていえ。
スを示す。撮像系よに得られ九画偉情帷をたとえば上か
ら横方向に順次走査１−１゜〜、１−３して嬌初にチッ
プ５に接した点３を第”１の接点アドレスとし、逆に下
から順次走査量−１、〜 ２−４して最初にチップ５に
接した点４を＄２０接点アドレスとしてこの２つのアド
レスとあらかじめ求めである接点からの距離ａ、ｂを用
いて必要とする座標６．７を求めていえ。
前記方法はｙ軸方向はテレビカメラの走査精度壕で求め
ることが可能であゐが、Ｘ軸方向はたとえばパッドの１
車等によっても変化するため、高い精度は菫めなかつえ
。
ることが可能であゐが、Ｘ軸方向はたとえばパッドの１
車等によっても変化するため、高い精度は菫めなかつえ
。
第２図は前記Ｘ軸方向の誤着を示す。
第１ｍｌと比較して明らかな様に、走査する位置によっ
てＸ軸方向に対して接点ｓｌ 、ａｌは大音〈変化して
いゐ。
てＸ軸方向に対して接点ｓｌ 、ａｌは大音〈変化して
いゐ。
前記方法を改善する方法としてあらかじめ電められてい
為８つの検出窓を用いて、撮像系よ枝彰し 伽得られた映像信号を切に出し、その結果１１彰データ
の変化点をパターンの切片として２方向から求める方法
がああ。
為８つの検出窓を用いて、撮像系よ枝彰し 伽得られた映像信号を切に出し、その結果１１彰データ
の変化点をパターンの切片として２方向から求める方法
がああ。
前記方法は精度は向上するが雑音九とえばＰ−デ傷等に
よって切片を誤検出することかあ為。
よって切片を誤検出することかあ為。
本発明は前記問題点を解決するものであ伽、その目的−
誤差が少くまた雑音に強いパターン位置検出装置を提供
することにあゐ。
誤差が少くまた雑音に強いパターン位置検出装置を提供
することにあゐ。
本発明Ｏ特徴とするとζろは、撮像系を有す為認識装置
において映會儒号を２値化あるいは３値化するデジタル
化回路と前′記デジタル化回路の出力信号を特定の検出
窓によって切し出す切抄出し一路と、前記切ヤ出し回路
によって切艶出ちれ良信号を投影す為投影１路と、前記
投影結果とあらかじめ求められている投影デ −とＯ差
を求める比較回路と前記比較回路の結果がノ 最小となるパターン位置として検出す為機幽■路から成
勤、少なくとも２つの検出窓を用いて複数方向からのパ
ターン位置を求めることを特徴としたパターン位置検出
装置にある。
において映會儒号を２値化あるいは３値化するデジタル
化回路と前′記デジタル化回路の出力信号を特定の検出
窓によって切し出す切抄出し一路と、前記切ヤ出し回路
によって切艶出ちれ良信号を投影す為投影１路と、前記
投影結果とあらかじめ求められている投影デ −とＯ差
を求める比較回路と前記比較回路の結果がノ 最小となるパターン位置として検出す為機幽■路から成
勤、少なくとも２つの検出窓を用いて複数方向からのパ
ターン位置を求めることを特徴としたパターン位置検出
装置にある。
以下、図面を用いて本発明の詳細な説明を行う。
第３図は本発明のパターン位置検出装置の動作を示すフ
ローチャートである。
ローチャートである。
撮像系処１１１０によって得られ九映俸信号ば３値化回
路１１によって画Ｉｔ位Ｋ、３値のデジタルデータに変
換され、フレームメモリ１２に格納される。
路１１によって画Ｉｔ位Ｋ、３値のデジタルデータに変
換され、フレームメモリ１２に格納される。
前記格納され九デジタルデータを用いてチップコーナ検
出１ｓによって半導体チップのコーナが検出され、さら
にそのデータを用いてパター／検出窓が決定され為。
出１ｓによって半導体チップのコーナが検出され、さら
にそのデータを用いてパター／検出窓が決定され為。
前記検出窓を用いて次に検出窓内投影値針数１５が行な
われる。
われる。
投影値計数ｌｓでは検出窓内のデータを列単位に合計し
一行の数値データすなわち投影データＡ、に変換する。
一行の数値データすなわち投影データＡ、に変換する。
前記投影データムＯを用いて士−ビットの行方向のシフ
）Ｊ６１１を行シう。
）Ｊ６１１を行シう。
＋１ビツトシフトの投影データＡｍはＭ−１ビツトの対
応ビット数を有し、＋ｎビットシフトではＭ−墓の対応
ビット数を、−ｎビットシフトでは［１の対応ビット数
を有する。
応ビット数を有し、＋ｎビットシフトではＭ−墓の対応
ビット数を、−ｎビットシフトでは［１の対応ビット数
を有する。
対応ビットとはビットをシフトするために生じる有効範
囲からのはずれを考慮し九有効範囲内の有効ビットを意
味し、ビットは＾単位に合計し九値を示す。
囲からのはずれを考慮し九有効範囲内の有効ビットを意
味し、ビットは＾単位に合計し九値を示す。
次にシフト処運によって得られたデータム１〜ｋ、Ａ
−１＝ Ａ −−ｍ並びに投影データＡ・を用いてあら
かじめ求められている基準投影値１７との減算１６を行
ない、されにビット差の総和平均演算−１８すなわち各
ビットに対応した減算結果の絶対値を合計し、対応ビッ
ト数で割ゐ演算を行なう。
−１＝ Ａ −−ｍ並びに投影データＡ・を用いてあら
かじめ求められている基準投影値１７との減算１６を行
ない、されにビット差の総和平均演算−１８すなわち各
ビットに対応した減算結果の絶対値を合計し、対応ビッ
ト数で割ゐ演算を行なう。
次に、前記演算データ１８の結果の最小値を検出１９す
る。
る。
そＯ結果は最適マツチングアドレスとしてパッド中心ア
ドレス演算３１に出力２・畜れゐ。
ドレス演算３１に出力２・畜れゐ。
パッド中心アドレス演算２１では前記結果を用いてパッ
ド中心アドレスの演算を行ない出力する。
ド中心アドレスの演算を行ない出力する。
すなわち、最小値検出１９によって得られるデータは基
準投影値１７と最も近い値の投影データの位置を示して
おり１この位置データによってパターンηでどの位置に
あゐかを検出で龜るのでバット中心アドレス演算ではあ
らかじめ求められているパターンとバットの中心との関
係とパターン位置データを用いてバットの中心を求める
。。
準投影値１７と最も近い値の投影データの位置を示して
おり１この位置データによってパターンηでどの位置に
あゐかを検出で龜るのでバット中心アドレス演算ではあ
らかじめ求められているパターンとバットの中心との関
係とパターン位置データを用いてバットの中心を求める
。。
第４図は本発明の実施例を示す。
コンビ、−夕等のパスコ翼に基準投影値レジスタ２３０
入力２４．投影値データレジスタ２Ｓの入力２６、クロ
ック入力２１、シフト回数カウンタ２ｓのクロック人力
２９、り７ト位置レジスタ３０の出力３１、！ルナプレ
クサ４丁の入力４８が接続されている。
入力２４．投影値データレジスタ２Ｓの入力２６、クロ
ック入力２１、シフト回数カウンタ２ｓのクロック人力
２９、り７ト位置レジスタ３０の出力３１、！ルナプレ
クサ４丁の入力４８が接続されている。
基準投影値レジスタ２３の出力３２は、デタレジスタｓ
ｓの入力ｓ４に入る。
ｓの入力ｓ４に入る。
データレジスタ３３のノ（ラレル出力３ｓは減算回路Ｓ
＠の第一の入力３７に入る。
＠の第一の入力３７に入る。
投影値データレジスタａｇｏ出力３８は、データシフト
レジスタ３９の入力４・に接続される。
レジスタ３９の入力４・に接続される。
データシフトレジスタ３９の出力４１社減算−路ｓｓｏ
第３の入力４２に入る。
第３の入力４２に入る。
減算回路３・Ｏ出力４３はｉルチプレクナ４４の第１の
人力４５に、マルチプレクサ４γの出力４−はシフトレ
ジスタ５００Å力６１にそれぞれ接続される。
人力４５に、マルチプレクサ４γの出力４−はシフトレ
ジスタ５００Å力６１にそれぞれ接続される。
シフトレジスタ５０の出力５２はマルチプレクサ４４の
第３の入力ｓ３に入る。
第３の入力ｓ３に入る。
マルチプレクサ４４の出力５４は加算回路ＩＩの入力Ｓ
＠に接続される。
＠に接続される。
シフト回路カウンタ２＄の出力４＠は、コ／）くレーｐ
ｅｔａ第一人力６８．減算ＩＩ５嘗の第一人力ｉ ｏ、
シフトレジスタ３０の第一の入力６１に入る・ レジスタ数Ｎメモリー・３０第一〇出力６３紘、コンパ
レータｓ７の第二の入力６４、第二ｏｔｂ力１５１ｄ減
算＠ｉｓの第二の入力６６にそれぞれ接続畜れる。
ｅｔａ第一人力６８．減算ＩＩ５嘗の第一人力ｉ ｏ、
シフトレジスタ３０の第一の入力６１に入る・ レジスタ数Ｎメモリー・３０第一〇出力６３紘、コンパ
レータｓ７の第二の入力６４、第二ｏｔｂ力１５１ｄ減
算＠ｉｓの第二の入力６６にそれぞれ接続畜れる。
コンパレータＩｓ１の出力口４はマルチプレクサ４７の
第二の入力８６に入る。
第二の入力８６に入る。
加算回路ＩＳの出力６１は、割算＠ＳＳの第一の人力−
−に、減算器ｓＩの出カフ０Ｆ１割算−６８の第二〇入
力１１にそれぞれ入る。
−に、減算器ｓＩの出カフ０Ｆ１割算−６８の第二〇入
力１１にそれぞれ入る。
割算器６＄の出カフ３は割算値レジスタ７３０人カフ４
に接続される。
に接続される。
割算値レジスタ７３の第一の出カフＩは最小値レジスタ
７＠の入カフ７に、第二の出カフ１はコンパレータ１９
の第一の人カムにそれぞれ続される。
７＠の入カフ７に、第二の出カフ１はコンパレータ１９
の第一の人カムにそれぞれ続される。
ｆｉ 小値レジスタ７・の出力８０はコ／バレー−７９
の第二の入力ＩＫ入る。
の第二の入力ＩＫ入る。
コンパレータ７９の出力ｓｌは、最小値レジスタ７６の
ロード入力１２、シフト位置レジスタ３０のロード人力
−ネに入る。
ロード入力１２、シフト位置レジスタ３０のロード人力
−ネに入る。
２値あるいは３値化され九映儂信号すなわちデジタルデ
ータは投影値データレジスタ３ＳＫ格納畜れる。
ータは投影値データレジスタ３ＳＫ格納畜れる。
を九基準投影値は基準投影値レジスタ２ｓを介してデー
タレジスタ３９に格納される。
タレジスタ３９に格納される。
投影値データレジスタ２ｓに暢能されたデジタルデータ
は、パス３３よＩＰ出力されるタロツタによりて順次デ
ータシフトレジスト３１に格納される。を九同時にシフ
ト回数カフ／り２−にもタロツクは入り、順次シフト同
数カクｙタブラス１する。
は、パス３３よＩＰ出力されるタロツタによりて順次デ
ータシフトレジスト３１に格納される。を九同時にシフ
ト回数カフ／り２−にもタロツクは入り、順次シフト同
数カクｙタブラス１する。
コンパレータ５７では、あらかじめレジスタ数Ｎメモリ
６鵞に格納されているデータと前記シフトａ数カウｙｆ
ｉ−２ＩＯ内容とを比較し、シフト回路カウンタ３８の
内容がレジスタ数Ｎメモリの内容より大きくなるまで１
を出力し、マルチプレクサによって１を表すクロックが
シフトレジスタ６０に順次出力され格納される。
６鵞に格納されているデータと前記シフトａ数カウｙｆ
ｉ−２ＩＯ内容とを比較し、シフト回路カウンタ３８の
内容がレジスタ数Ｎメモリの内容より大きくなるまで１
を出力し、マルチプレクサによって１を表すクロックが
シフトレジスタ６０に順次出力され格納される。
即ち、シフトレジスタｓＯＫは有勅を表す対応ビットが
格納される。
格納される。
減算回路ｓ６では基準計衛値を右あるいは左にシフト畜
れ九ｍ影値データとを九えず減算し、ｉルナプレ９す４
４に出力する。
れ九ｍ影値データとを九えず減算し、ｉルナプレ９す４
４に出力する。
マルチプレクサ４４ではシフトレジスタｓＯＫ格納され
ている対応ピントすなわち１に対応した減算結果のみを
加算回路に出力する。
ている対応ピントすなわち１に対応した減算結果のみを
加算回路に出力する。
加算囲路では、有幼ビットに対応し九減算結果の４を加
算し、割算６ｓｉＫ出力すゐ。
算し、割算６ｓｉＫ出力すゐ。
減算器６會ではシフト回数カラ／りの内容とレジスター
数Ｎメ篭り６３の内容を用いてに−ｌト１１ 即ち対
応ビット数の演算を行い、その結果を割算器６Ｉｋ出力
する。崗、Ｎはレジスタ数Ｎメモリ６３の内容であ炒、
ｎはシフト回数カラツタの内容である。
数Ｎメ篭り６３の内容を用いてに−ｌト１１ 即ち対
応ビット数の演算を行い、その結果を割算器６Ｉｋ出力
する。崗、Ｎはレジスタ数Ｎメモリ６３の内容であ炒、
ｎはシフト回数カラツタの内容である。
割算６Ｓｇは対応ビット数で加算結果を割る演算を行な
い、割算値レジスタ７３に格納する。
い、割算値レジスタ７３に格納する。
前記格納され九結果社最小値レジスタ７６の内容とコン
パレータ７嘗て比較され、割算値レジスタ？３に格納畜
れている内容が小さい場合には最小値レジスタ７６にそ
の内容を格納するとともにシフト位置レジスタにシ７ト
カクンタ１１０内容を格納する。
パレータ７嘗て比較され、割算値レジスタ？３に格納畜
れている内容が小さい場合には最小値レジスタ７６にそ
の内容を格納するとともにシフト位置レジスタにシ７ト
カクンタ１１０内容を格納する。
パス２２より出力されるクロツタに対して前記動作社順
次行なわれ、その結果すなわちパターンＯ最適位置デー
タはシフト位置レジスタに格納される。
次行なわれ、その結果すなわちパターンＯ最適位置デー
タはシフト位置レジスタに格納される。
第４図は、１′）の検出窓について説明したが前艷動作
と複数回にわたって複数方向から求めることにより正確
なパターン位置を検出することができる。
と複数回にわたって複数方向から求めることにより正確
なパターン位置を検出することができる。
第Ｓ図（ａ）、Ｃｂ）は本発Ｗｉ４０１［施例Ｏ動作を
示す。
示す。
パッドバター７９０のデジタルデータを検出窓９１、曾
スで切抄出し、それぞれの方向に投影する。投影値デー
タムＯは検出窓９１０投影値を示す。
スで切抄出し、それぞれの方向に投影する。投影値デー
タムＯは検出窓９１０投影値を示す。
基準投影恒産と前記投影値データＡＯの各ビットの差の
絶対値の合計Ａｔｅを求める。さらに１ビツト左へシフ
ト起した時・の敲とム１０差社ｌを求める。
絶対値の合計Ａｔｅを求める。さらに１ビツト左へシフ
ト起した時・の敲とム１０差社ｌを求める。
同様にして基準投影値舷と投影値データ劾よりムｔａを
求める。
求める。
絶対値の合計Ａｔｅはシフト量が多くなると対応ビビッ
数が減少するので轟然減少する。
数が減少するので轟然減少する。
その為ビット単位の差を求める。
Ａ−１の時、そのデータ即ち（絶対値の合ｔｔＡｔ １
）十（対応ビット数ム−１）が最小となりｓｈ’の位
置が一致と判断される。
）十（対応ビット数ム−１）が最小となりｓｈ’の位
置が一致と判断される。
上述しえように１本発明は、あらかじめ入力されている
複数の検出廖ナイズとチップコーナからの距離から演算
し九複数の検出窓内のバター／データをあらかじめ記鍮
しておいた基準投影値と比較する際に相互の比較位置を
複数ビットずらしたものと比較減算しさらに対応ビット
数で割っ友値の最小値をパターン位置として検知すゐパ
ターン位置検出装置を提供するものであｐ１本発−によ
ればＰ−Ｐ傷に影、、響されない精度のよいパターン位
置を検出可能にする。
複数の検出廖ナイズとチップコーナからの距離から演算
し九複数の検出窓内のバター／データをあらかじめ記鍮
しておいた基準投影値と比較する際に相互の比較位置を
複数ビットずらしたものと比較減算しさらに対応ビット
数で割っ友値の最小値をパターン位置として検知すゐパ
ターン位置検出装置を提供するものであｐ１本発−によ
ればＰ−Ｐ傷に影、、響されない精度のよいパターン位
置を検出可能にする。
第１１２図線従来のパターン位置検出方法を示すパッド
パターン図、第３図は本発明の処理プロセスを示すフロ
ーチャート、第４＠は本発明の実施例を示す回路構成図
、第Ｓ図（ａ）、伽）は本発明の動作を詳しく示す動作
原理図である。 ２♂・・・・・・−・・・−・−・・・−・−・・・シ
フトＩ！数カウ／り３３・−・−・・−・・・・・・・
・・・・・・・・・・・・・・データレジスタ３０．３
９．５０・・・・・・−・シフトルジスタ３６・・・・
・・・・・・−・−・・・・・・・・・・・・・・・・
・・減算回路 −′４４・・・・・・・・・・−・・−
・・・・・・・・・・・・・・・マルチプレクサ５５−
−−・−・−・・・・・・・・・・・・・・−・・加算
回路６ト・・−ｍ−・−・・・・・−・＝・・・・割算
［１路４１軒出願人 富士通株式会社 第１図 事２図
パターン図、第３図は本発明の処理プロセスを示すフロ
ーチャート、第４＠は本発明の実施例を示す回路構成図
、第Ｓ図（ａ）、伽）は本発明の動作を詳しく示す動作
原理図である。 ２♂・・・・・・−・・・−・−・・・−・−・・・シ
フトＩ！数カウ／り３３・−・−・・−・・・・・・・
・・・・・・・・・・・・・・データレジスタ３０．３
９．５０・・・・・・−・シフトルジスタ３６・・・・
・・・・・・−・−・・・・・・・・・・・・・・・・
・・減算回路 −′４４・・・・・・・・・・−・・−
・・・・・・・・・・・・・・・マルチプレクサ５５−
−−・−・−・・・・・・・・・・・・・・−・・加算
回路６ト・・−ｍ−・−・・・・・−・＝・・・・割算
［１路４１軒出願人 富士通株式会社 第１図 事２図
Claims (1)
- ｌ）撮像系を有すゐｗｌｌｌＩＩＫ置において映會信奇
を３値あるい杜３値化すゐデジタル化−路と前記デジタ
ル化回路の出力信号を特定の検出廖によって＠艶出す切
如出し回路と、前記切砂出し回路によりて切伽出され良
信号を投影回路′と、前記投影結果とあらかじめ求めら
れてい為投影データとの差を求め為比較回路と、前記比
較回路０ＩＩＩ釆が最小となる位置をパターン位置とし
て検出す石検出回路から虞り、少なくとも二つの検出−
を用いて複数オーからＯパターン位置を求めることを特
徴としたパターン検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15502681A JPS5855806A (ja) | 1981-09-30 | 1981-09-30 | パタ−ン位置検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15502681A JPS5855806A (ja) | 1981-09-30 | 1981-09-30 | パタ−ン位置検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5855806A true JPS5855806A (ja) | 1983-04-02 |
| JPH0160763B2 JPH0160763B2 (ja) | 1989-12-25 |
Family
ID=15597039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15502681A Granted JPS5855806A (ja) | 1981-09-30 | 1981-09-30 | パタ−ン位置検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5855806A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6134405A (ja) * | 1984-07-26 | 1986-02-18 | Fujitsu Ltd | 中心位置検出装置 |
| JPS63135105U (ja) * | 1987-02-24 | 1988-09-05 |
-
1981
- 1981-09-30 JP JP15502681A patent/JPS5855806A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6134405A (ja) * | 1984-07-26 | 1986-02-18 | Fujitsu Ltd | 中心位置検出装置 |
| JPS63135105U (ja) * | 1987-02-24 | 1988-09-05 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0160763B2 (ja) | 1989-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5574800A (en) | Pattern defect inspection method and apparatus | |
| JPS6388682A (ja) | 物体の欠陥を検出する方法および装置 | |
| JPH0623999B2 (ja) | パタ−ン欠陥検出方法 | |
| JPH03294976A (ja) | 基準マークパターン検出装置 | |
| JPH0810132B2 (ja) | 対象パタ−ンの回転角検出方式 | |
| JPH0644292B2 (ja) | 二次元視覚認識装置 | |
| JP3924796B2 (ja) | パターン位置の計測方法および計測装置 | |
| JPH0795042B2 (ja) | 繰返しパターンの欠陥検査装置 | |
| JPS5855806A (ja) | パタ−ン位置検出装置 | |
| JPS63273047A (ja) | 凹凸状態検出装置 | |
| JPH06331317A (ja) | 寸法測定装置 | |
| JPH063541B2 (ja) | パターン検査装置 | |
| JP2943257B2 (ja) | 高精度位置認識方法 | |
| JPH0359362B2 (ja) | ||
| JPH0524669B2 (ja) | ||
| JP2522927Y2 (ja) | 濃淡画像処理装置 | |
| JPS62576B2 (ja) | ||
| JP2546653B2 (ja) | 画像処理による被検出面の位置検出方法 | |
| JP2625429B2 (ja) | 画像処理方法 | |
| JPS6230114Y2 (ja) | ||
| SU1270781A1 (ru) | Устройство дл распознавани контуров изображений объектов | |
| JP2803066B2 (ja) | 周期性パターンの検査装置 | |
| JPS62280981A (ja) | パタ−ン欠陥検査装置 | |
| JPH0444307B2 (ja) | ||
| JPS60123709A (ja) | パタ−ン検査装置 |