JPS5855980A - 高速画像メモリ−書込方式 - Google Patents
高速画像メモリ−書込方式Info
- Publication number
- JPS5855980A JPS5855980A JP15424081A JP15424081A JPS5855980A JP S5855980 A JPS5855980 A JP S5855980A JP 15424081 A JP15424081 A JP 15424081A JP 15424081 A JP15424081 A JP 15424081A JP S5855980 A JPS5855980 A JP S5855980A
- Authority
- JP
- Japan
- Prior art keywords
- image memory
- writing
- axis coordinate
- information
- linear generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims description 29
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Landscapes
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
従来、グラフィックディスプレイ装置において、直線発
生器から得られるＸおよびＹ軸座標値より、その位置に
対応して画像メモリーにドツトデータを書込む際、画像
メモリーの速度と、直線発生器の速度との不一致から、
それらのうちの低速側に支配される書込速度を得ていた
。
生器から得られるＸおよびＹ軸座標値より、その位置に
対応して画像メモリーにドツトデータを書込む際、画像
メモリーの速度と、直線発生器の速度との不一致から、
それらのうちの低速側に支配される書込速度を得ていた
。
本発明は、直線発生器より画像メモリーにデータを書込
む際、ＸおよびＹ軸の座標情報の任意の下位ピントのう
ち、これをデコードした数の容量をもつＸ４ｉｌＩ！レ
ジスターをＹ座偉値の任意の下位ビットをデコードした
数だけ設け、さらに１つのブレーンを槽数する画像メモ
リーを、前記のレジスター数と同じ数に小分割グループ
化し、このグループ化した画像メモリーのそれぞれにＸ
＠レジスターを配置し、直線発生器の座標値が遂次変化
してゆくことによって、下位ビットの情報赤オーバーフ
ローするとき、Ｘ軸しジスターのそれぞ九のデータを同
時に画像メモリーに書込むものであり、直線発生器の情
報を高速に画像メモリーに書込むととを可能にしている
。
む際、ＸおよびＹ軸の座標情報の任意の下位ピントのう
ち、これをデコードした数の容量をもつＸ４ｉｌＩ！レ
ジスターをＹ座偉値の任意の下位ビットをデコードした
数だけ設け、さらに１つのブレーンを槽数する画像メモ
リーを、前記のレジスター数と同じ数に小分割グループ
化し、このグループ化した画像メモリーのそれぞれにＸ
＠レジスターを配置し、直線発生器の座標値が遂次変化
してゆくことによって、下位ビットの情報赤オーバーフ
ローするとき、Ｘ軸しジスターのそれぞ九のデータを同
時に画像メモリーに書込むものであり、直線発生器の情
報を高速に画像メモリーに書込むととを可能にしている
。
以下に、本発明のこの方式を詳細に説明する。
牙１図は、本発明に係るドツト展開図であり、直線発生
器で順次出力するＸおよびＹ座梗値の下位ビア）（７１
図では２ピツト）をデコードして、ＸおよびＹ座標系に
、＋１１に示すドツトで展開したものである。牙１図で
は、ＸおよびＹ軸座標がそれぞれ同じ割合で進行してい
゛るため、４５度の傾きをもっている。
器で順次出力するＸおよびＹ座梗値の下位ビア）（７１
図では２ピツト）をデコードして、ＸおよびＹ座標系に
、＋１１に示すドツトで展開したものである。牙１図で
は、ＸおよびＹ軸座標がそれぞれ同じ割合で進行してい
゛るため、４５度の傾きをもっている。
画像メモリーにこのドツトの情報を書込む場合、まずレ
ジスターに一度ドノドを書込み、レジスターがオーバー
フローする際、このレジスターの内容を画像メモリーに
移すことが必要である。
ジスターに一度ドノドを書込み、レジスターがオーバー
フローする際、このレジスターの内容を画像メモリーに
移すことが必要である。
Ｊ’ ２図は、本発明に係る牙１図の関係にあるドツト
情報を、ｊｐ２図に示す位置に４個のレジスター＋２１
（２ａ〜２ａ）を用いて書込んだ状態を示している。レ
ジスター（２）は、それぞれ直線発生器のＸ軸座標値の
下位ビットをデコードした数を用意し、Ｙ座標系と相対
的な位置関係をもっている。
情報を、ｊｐ２図に示す位置に４個のレジスター＋２１
（２ａ〜２ａ）を用いて書込んだ状態を示している。レ
ジスター（２）は、それぞれ直線発生器のＸ軸座標値の
下位ビットをデコードした数を用意し、Ｙ座標系と相対
的な位置関係をもっている。
レジスター（２）を構成する各レジスター２ａ〜２ｄば
、Ｘ軸方向の位置関係をもっている。直線発生器が順次
進行する毎に、レジスター（２）の所定の位置にドツト
を書込み、ＸおよびＹ軸方向のいずれかの位置をオーバ
ーフローする毎（ＸおよびＸ軸座標値の３ピット以上が
変化するとき）に、こ矛３図は、本発明に係る画像メモ
リー構成図を示す。画像メモリーは牙２図のレジスター
２ａ〜２ｄと同数の数に公害ＩＩ （４ａ〜４ｄ）して
いる。
、Ｘ軸方向の位置関係をもっている。直線発生器が順次
進行する毎に、レジスター（２）の所定の位置にドツト
を書込み、ＸおよびＹ軸方向のいずれかの位置をオーバ
ーフローする毎（ＸおよびＸ軸座標値の３ピット以上が
変化するとき）に、こ矛３図は、本発明に係る画像メモ
リー構成図を示す。画像メモリーは牙２図のレジスター
２ａ〜２ｄと同数の数に公害ＩＩ （４ａ〜４ｄ）して
いる。
レジスター２ａ〜２ｄの情報は、グループ化さｎた画像
メモリー４ａ〜４ｄのそ扛ぞれに、入力ゲート回路３ａ
−３ｄを通して接続している。ゲート回路３ａ〜３ｄ
は、レジスター２ａ〜２ｄの情報を画像メモ−Ｊ）−に
書込む際、すでに以前からその位置に格納されている情
報とを比較して、後発（レジスターの内容）あるいけ先
発（画像メモリーの内容）優先書込等のいずれかを選択
するものである。ドツトがレジスター（２）をオーバー
フローすると、レジスター２ａ〜２ｄの情報が画像メモ
リー４ａ〜４ｄに書込ま几る。一方、モニター（で表示
するために、画像メモリーがモニターに同期して読出し
が行われる。この画像メモＩＪ −４ａ〜４ｄの出力情
報は、そ几ぞれ出刃ゲート回路５ａ〜５ｄを介してシフ
トレジスター（６）にロードされ、これを直列信号とし
てビディオ回路に転送する。
メモリー４ａ〜４ｄのそ扛ぞれに、入力ゲート回路３ａ
−３ｄを通して接続している。ゲート回路３ａ〜３ｄ
は、レジスター２ａ〜２ｄの情報を画像メモ−Ｊ）−に
書込む際、すでに以前からその位置に格納されている情
報とを比較して、後発（レジスターの内容）あるいけ先
発（画像メモリーの内容）優先書込等のいずれかを選択
するものである。ドツトがレジスター（２）をオーバー
フローすると、レジスター２ａ〜２ｄの情報が画像メモ
リー４ａ〜４ｄに書込ま几る。一方、モニター（で表示
するために、画像メモリーがモニターに同期して読出し
が行われる。この画像メモＩＪ −４ａ〜４ｄの出力情
報は、そ几ぞれ出刃ゲート回路５ａ〜５ｄを介してシフ
トレジスター（６）にロードされ、これを直列信号とし
てビディオ回路に転送する。
また、画像メモリーのそれぞれのグループは、グループ
内をＸ軸方向に配列（，１’３図では（４）の数倍）し
た複数のＩＣメモリーで構成する。例えば、モニターの
表示分解能が１０２４（Ｘ軸）、１０２４（Ｙｌｌｌｌ
）であり、１６にビットのダイナミンクＩ’ｔＡＭ（ラ
ンダムアクセスメモリー）を用いたとき、それぞれのグ
ループは１６個のＲＡＭで構成することになる。出力ゲ
ート５ａ〜５ｄをトライステートゲートとし、それぞれ
のグループが選択されているときのみ画像メモリーの情
報を通すことによって、シフトレジスター（６）はロー
ド時点では、１６個のＲＡＭの出力信号を受けるため１
６ビツトのものでよい。
内をＸ軸方向に配列（，１’３図では（４）の数倍）し
た複数のＩＣメモリーで構成する。例えば、モニターの
表示分解能が１０２４（Ｘ軸）、１０２４（Ｙｌｌｌｌ
）であり、１６にビットのダイナミンクＩ’ｔＡＭ（ラ
ンダムアクセスメモリー）を用いたとき、それぞれのグ
ループは１６個のＲＡＭで構成することになる。出力ゲ
ート５ａ〜５ｄをトライステートゲートとし、それぞれ
のグループが選択されているときのみ画像メモリーの情
報を通すことによって、シフトレジスター（６）はロー
ド時点では、１６個のＲＡＭの出力信号を受けるため１
６ビツトのものでよい。
以上のように、画像メモリーをＹ軸方向に分割してグル
ープ化し、またグループ内のメモリーをＸ軸方向に配列
して、直線発生器のＸ軸座標値と、Ｘ軸座標値から得ら
れるドツト情報を順次書込むことにより、画像メモリー
のアクセス時間以上の平均的な高速書込効果が得られる
。
ープ化し、またグループ内のメモリーをＸ軸方向に配列
して、直線発生器のＸ軸座標値と、Ｘ軸座標値から得ら
れるドツト情報を順次書込むことにより、画像メモリー
のアクセス時間以上の平均的な高速書込効果が得られる
。
ｊＰ１図は、本発明に係る直線発生器からの座標値のド
ツト展開図。 牙２図は、ドツトを格納するレジスター図。 第３図−は、画像メモリー構成図。 ＋１１−一−ドツト ｆ２Ｌ−−−２ａ〜２ｄ レジスター ｔ３１−−−３ ａ −３（１−人力ゲート回路（４１
−−−，４ａ〜４ｄ グループ化画像メモリー＋５１−
−−−５ ａ〜５ｄ 出力ゲート回路＋（５１，−−−
シフトレジスター 特許出願人 株式会社 サイ ラ ］ り代表取締役
池 戸 恒 雄
ツト展開図。 牙２図は、ドツトを格納するレジスター図。 第３図−は、画像メモリー構成図。 ＋１１−一−ドツト ｆ２Ｌ−−−２ａ〜２ｄ レジスター ｔ３１−−−３ ａ −３（１−人力ゲート回路（４１
−−−，４ａ〜４ｄ グループ化画像メモリー＋５１−
−−−５ ａ〜５ｄ 出力ゲート回路＋（５１，−−−
シフトレジスター 特許出願人 株式会社 サイ ラ ］ り代表取締役
池 戸 恒 雄
Claims (1)
- グラフインクディスプレイ装置の直線発生器で得られる
ＸおよびＹ軸座標値を用いて、画像メモリー内に図形情
報を書込む方式において、上記Ｙ軸座標情報のうち、少
なくとも下位１ビツト、以−Ｌをデコードした値と同数
に画像メモリーを分割してグループ化する手段と、前記
のグループ化メモリーのそれぞれに前記Ｘ軸座標値の少
なくとも下位１ピット以−Ｌをデコードしてなる清規、
を配憶するレジスターを設け、直線発生器がＸｉ、よび
Ｙ軸座標値の前記下位ビットを超える毎に、前記レジス
タ内のＸ軸データを画像メモリーに書込む手段をもつ高
速画像メモリー書込方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15424081A JPS5855980A (ja) | 1981-09-29 | 1981-09-29 | 高速画像メモリ−書込方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15424081A JPS5855980A (ja) | 1981-09-29 | 1981-09-29 | 高速画像メモリ−書込方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5855980A true JPS5855980A (ja) | 1983-04-02 |
Family
ID=15579898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15424081A Pending JPS5855980A (ja) | 1981-09-29 | 1981-09-29 | 高速画像メモリ−書込方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5855980A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53110331A (en) * | 1977-03-08 | 1978-09-27 | Seiko Instr & Electronics Ltd | Picture memory write speed converter circuit |
-
1981
- 1981-09-29 JP JP15424081A patent/JPS5855980A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53110331A (en) * | 1977-03-08 | 1978-09-27 | Seiko Instr & Electronics Ltd | Picture memory write speed converter circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4627097A (en) | Method and apparatus for improved printing in a selected orientation | |
| US5095422A (en) | Information transferring method and apparatus for transferring information from one memory area to another memory area | |
| JPS592079A (ja) | 画像記憶装置 | |
| JPS5855980A (ja) | 高速画像メモリ−書込方式 | |
| JPS6216294A (ja) | メモリ装置 | |
| JPH01137490A (ja) | 半導体メモリ | |
| JPS62147485A (ja) | 画像表示方法 | |
| JPS62299892A (ja) | キヤラクタジエネレ−タメモリのアクセス方式 | |
| JPS61250729A (ja) | シフタ回路 | |
| JPS59101090A (ja) | 記憶装置 | |
| JP2708841B2 (ja) | ビットマップメモリの書き込み方法 | |
| JP2546247B2 (ja) | 文字拡大縮小回路 | |
| JPS61156195A (ja) | イメ−ジデ−タ回転回路 | |
| JPS6050584A (ja) | メモリ装置 | |
| JPS6075869A (ja) | ダイナミツク拡大文字表示方式 | |
| JPS62269993A (ja) | 情報出力装置 | |
| JPH01121960A (ja) | データ転送装置 | |
| JPH04345196A (ja) | 多画面表示装置 | |
| JPS59142585A (ja) | 記憶型アクテイブパネル用集積回路基板 | |
| JPH0426137B2 (ja) | ||
| JPS60150089A (ja) | 記憶装置 | |
| JPH07320053A (ja) | 画像回転処理装置 | |
| JPS58201165A (ja) | デジタルデ−タ並べ換え回路 | |
| JPS61160794A (ja) | 罫線表示制御方式 | |
| JPH04199238A (ja) | メモリアクセス方式 |