JPH04345196A - 多画面表示装置 - Google Patents
多画面表示装置Info
- Publication number
- JPH04345196A JPH04345196A JP3118299A JP11829991A JPH04345196A JP H04345196 A JPH04345196 A JP H04345196A JP 3118299 A JP3118299 A JP 3118299A JP 11829991 A JP11829991 A JP 11829991A JP H04345196 A JPH04345196 A JP H04345196A
- Authority
- JP
- Japan
- Prior art keywords
- image
- display device
- screen display
- image memory
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Studio Circuits (AREA)
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、レジスタを有する画像
メモリを使用して、縮小した複数の画面を１つの画面に
合成して表示する多画面表示装置に関する。
メモリを使用して、縮小した複数の画面を１つの画面に
合成して表示する多画面表示装置に関する。
【０００２】
【従来の技術】従来、この種のＮ２画面表示装置（Ｎは
２以上の整数）は、Ｎ２ブロックに分割された画像メモ
リを複数個備え、その各画像メモリに画面を縮小して書
込み、読出し時に各画像メモリをつなぐ形で１つの画面
として連続に読出すことによって、Ｎ２画面表示ができ
るように構成されている。
２以上の整数）は、Ｎ２ブロックに分割された画像メモ
リを複数個備え、その各画像メモリに画面を縮小して書
込み、読出し時に各画像メモリをつなぐ形で１つの画面
として連続に読出すことによって、Ｎ２画面表示ができ
るように構成されている。
【０００３】図２は、Ｎ＝２の場合の従来の４画面表示
装置の構成を示している。図２（ａ）は分割された複数
の画像メモリへの画像データの入力を、図２（ｂ）は上
記分割された画像メモリに収納された画像データを読出
した状態を示す。図２（ａ）において、画像メモリ２１
，２２，２３，２４は４ブロックに分割された画像メモ
リで、それぞれ入力信号Ａ，Ｂ，Ｃ，Ｄと接続されてい
る。図２（ｂ）において、２５はメモリ読出状態であり
、メモリ２１〜２４をつなぐ形で、メモリに書込まれた
データを連続に読出した状態を示す。
装置の構成を示している。図２（ａ）は分割された複数
の画像メモリへの画像データの入力を、図２（ｂ）は上
記分割された画像メモリに収納された画像データを読出
した状態を示す。図２（ａ）において、画像メモリ２１
，２２，２３，２４は４ブロックに分割された画像メモ
リで、それぞれ入力信号Ａ，Ｂ，Ｃ，Ｄと接続されてい
る。図２（ｂ）において、２５はメモリ読出状態であり
、メモリ２１〜２４をつなぐ形で、メモリに書込まれた
データを連続に読出した状態を示す。
【０００４】次にその動作，作用について説明する。図
２（ａ）において、Ｎ＝２であるから画像データの入力
信号Ａ，Ｂ，Ｃ，Ｄはサンプリング速度１／２でそれぞ
れ画像メモリ２１，２２，２３，２４へ書込まれる。こ
のようにして書込まれた画像データを画像メモリ２１，
２２，２３，２４から連続して読出すことによって、図
２（ｂ）に示すメモリ読出し状態２５のように１つの画
面に４画面を連続に並べて表示することができる。
２（ａ）において、Ｎ＝２であるから画像データの入力
信号Ａ，Ｂ，Ｃ，Ｄはサンプリング速度１／２でそれぞ
れ画像メモリ２１，２２，２３，２４へ書込まれる。こ
のようにして書込まれた画像データを画像メモリ２１，
２２，２３，２４から連続して読出すことによって、図
２（ｂ）に示すメモリ読出し状態２５のように１つの画
面に４画面を連続に並べて表示することができる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の多画面表示装置では、画面分割数がＮ２の場合にＮ
２の画像メモリで構成されるため、１つの画像メモリの
容量はＮの画像メモリを使用する場合に比べて小さくな
り、メモリビット単価の安い大容量のメモリを使用する
ことができないという問題があった。
来の多画面表示装置では、画面分割数がＮ２の場合にＮ
２の画像メモリで構成されるため、１つの画像メモリの
容量はＮの画像メモリを使用する場合に比べて小さくな
り、メモリビット単価の安い大容量のメモリを使用する
ことができないという問題があった。
【０００６】本発明はこのような従来の問題を解決する
ものであり、ビット単価の安い大容量のメモリを使用で
きるようにすることによって、多画面表示装置を低価格
で提供することを目的とするものである。
ものであり、ビット単価の安い大容量のメモリを使用で
きるようにすることによって、多画面表示装置を低価格
で提供することを目的とするものである。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するために、各画像メモリの入力側にレジスタをＮ本設
け、そのレジスタを介してデータを画像メモリへ書込む
ようにしたものである。
するために、各画像メモリの入力側にレジスタをＮ本設
け、そのレジスタを介してデータを画像メモリへ書込む
ようにしたものである。
【０００８】
【作用】したがって本発明によれば、画像メモリの入力
側に設けた画像メモリの１つのアドレスでアクセスでき
るデータの長さ以上のレジスタ長を有するＮ本のレジス
タに、入力信号をそれぞれ１／Ｎのサンプリング速度で
書込み、その書込速度のＮ倍でレジスタ間が互いに重な
らないよう読出し、その読出したデータを画像メモリへ
書込むことによって、メモリブロックをＮ２個からＮ個
に減らすことができ、したがって１画像メモリ当たりの
容量を大きくすることができ、そのため大容量のメモリ
を使用することができ、Ｎ２画面表示装置が低価格で実
現できる。
側に設けた画像メモリの１つのアドレスでアクセスでき
るデータの長さ以上のレジスタ長を有するＮ本のレジス
タに、入力信号をそれぞれ１／Ｎのサンプリング速度で
書込み、その書込速度のＮ倍でレジスタ間が互いに重な
らないよう読出し、その読出したデータを画像メモリへ
書込むことによって、メモリブロックをＮ２個からＮ個
に減らすことができ、したがって１画像メモリ当たりの
容量を大きくすることができ、そのため大容量のメモリ
を使用することができ、Ｎ２画面表示装置が低価格で実
現できる。
【０００９】
【実施例】図１は本発明でＮ＝２の時の４画面表示装置
の実施例を示すものである。図１（ａ）は画像メモリへ
の画像メモリの入力を、図１（ｂ）は画像データを読出
した状態を示す。図１（ａ）において、１と２、４と５
はいずれも画像データをサンプリング速度１／２で書込
み、その速度の２倍で読出すレジスタである。３および
６はいずれも画像メモリである。レジスタ１，２および
４，５はそれぞれ画像メモリ３および６の入力側に接続
されている。７は画像メモリ読出状態であり、入力信号
Ａ，Ｂ，Ｃ，Ｄが１つの画面に表示されるように画像メ
モリ３と６をつなぐ形でデータを連続して読出した状態
を示す。
の実施例を示すものである。図１（ａ）は画像メモリへ
の画像メモリの入力を、図１（ｂ）は画像データを読出
した状態を示す。図１（ａ）において、１と２、４と５
はいずれも画像データをサンプリング速度１／２で書込
み、その速度の２倍で読出すレジスタである。３および
６はいずれも画像メモリである。レジスタ１，２および
４，５はそれぞれ画像メモリ３および６の入力側に接続
されている。７は画像メモリ読出状態であり、入力信号
Ａ，Ｂ，Ｃ，Ｄが１つの画面に表示されるように画像メ
モリ３と６をつなぐ形でデータを連続して読出した状態
を示す。
【００１０】次にその動作について説明する。入力信号
Ａを１／２のサンプリング速度でレジスタ１に書込み、
別の入力信号Ｂと同じく１／２のサンプリング速度でレ
ジスタ２に書込む。一方、その２倍の速度でレジスタ１
および２から書込んだデータを重ならないように、交互
に読出し、画像メモリ３へ書込む。同様に入力信号Ｃお
よびＤもそれぞれレジスタ４と５を介して画像メモリ６
へ書込む。このようにしてから、画像メモリ３と６をつ
なぐ形でデータを連続して読出し、図１（ｂ）に示すよ
うに画像メモリ読出状態７において１つの画面に４画面
を表示する。このように上記実施例によれば、それぞれ
１つの画像メモリ３および６に、それぞれ２系統の入力
信号Ａ，ＢおよびＣ，Ｄを書込むため、画像メモリ３お
よび６の容量が、１系統の入力信号を書込む場合に比べ
て大容量になり、ビット単価の安い画像メモリを使用す
ることができ、４画面表示装置を低価格で実現できると
いう利点を有する。
Ａを１／２のサンプリング速度でレジスタ１に書込み、
別の入力信号Ｂと同じく１／２のサンプリング速度でレ
ジスタ２に書込む。一方、その２倍の速度でレジスタ１
および２から書込んだデータを重ならないように、交互
に読出し、画像メモリ３へ書込む。同様に入力信号Ｃお
よびＤもそれぞれレジスタ４と５を介して画像メモリ６
へ書込む。このようにしてから、画像メモリ３と６をつ
なぐ形でデータを連続して読出し、図１（ｂ）に示すよ
うに画像メモリ読出状態７において１つの画面に４画面
を表示する。このように上記実施例によれば、それぞれ
１つの画像メモリ３および６に、それぞれ２系統の入力
信号Ａ，ＢおよびＣ，Ｄを書込むため、画像メモリ３お
よび６の容量が、１系統の入力信号を書込む場合に比べ
て大容量になり、ビット単価の安い画像メモリを使用す
ることができ、４画面表示装置を低価格で実現できると
いう利点を有する。
【００１１】なお、上記実施例では、Ｎ＝２の場合につ
いて述べたが、Ｎ＝３以上のＮ２画面表示装置でも同様
の効果を有する。
いて述べたが、Ｎ＝３以上のＮ２画面表示装置でも同様
の効果を有する。
【００１２】
【発明の効果】本発明は上記実施例より明らかなように
、１つの画像メモリに複数の入力信号をレジスタを介し
て書込むため、画像メモリが大容量になり、ビット単価
の安い画像メモリを使用することができ、、Ｎ２画面表
示装置を低価格で実現できるという効果を有する。
、１つの画像メモリに複数の入力信号をレジスタを介し
て書込むため、画像メモリが大容量になり、ビット単価
の安い画像メモリを使用することができ、、Ｎ２画面表
示装置を低価格で実現できるという効果を有する。
【図１】本発明の実施例における４画面表示装置の動作
の説明図 （ａ）は画像データの入力状態図 （ｂ）は画像データの読出状態図
の説明図 （ａ）は画像データの入力状態図 （ｂ）は画像データの読出状態図
【図２】従来の４画面表示装置の動作の説明図（ａ）は
画像データの入力状態図 （ｂ）は画像データの読出状態図
画像データの入力状態図 （ｂ）は画像データの読出状態図
１ レジスタ
２ レジスタ
３ 画像メモリ
４ レジスタ
５ レジスタ
６ 画像メモリ
７ 画像メモリ読出状態
Claims (1)
- 【請求項１】画像メモリの１つのアドレスでアクセスで
きるデータの長さ以上のレジスタ長を有し、入力信号を
１／Ｎのサンプリング速度で書込み、書込速度のＮ倍で
読出すＮ個のレジスタを入力側に備えた画像メモリを、
独立してＮ系統備えた多画面表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3118299A JP3036112B2 (ja) | 1991-05-23 | 1991-05-23 | 多画面表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3118299A JP3036112B2 (ja) | 1991-05-23 | 1991-05-23 | 多画面表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04345196A true JPH04345196A (ja) | 1992-12-01 |
| JP3036112B2 JP3036112B2 (ja) | 2000-04-24 |
Family
ID=14733242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3118299A Expired - Fee Related JP3036112B2 (ja) | 1991-05-23 | 1991-05-23 | 多画面表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3036112B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007171454A (ja) * | 2005-12-21 | 2007-07-05 | Matsushita Electric Ind Co Ltd | 映像表示装置 |
-
1991
- 1991-05-23 JP JP3118299A patent/JP3036112B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007171454A (ja) * | 2005-12-21 | 2007-07-05 | Matsushita Electric Ind Co Ltd | 映像表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3036112B2 (ja) | 2000-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10505935A (ja) | 改善されたメモリアーキテクチャ、及びこれを利用するデバイス、システム及び方法 | |
| JPS58189690A (ja) | 画像表示装置 | |
| JP3036112B2 (ja) | 多画面表示装置 | |
| US20040066701A1 (en) | Method and apparatus for operating a semiconductor memory at double data transfer rate | |
| JPH0644366A (ja) | 画像用メモリ装置 | |
| JPS63308783A (ja) | 記憶装置 | |
| KR950009076B1 (ko) | 듀얼포트 메모리와 그 제어방법 | |
| JPS61250729A (ja) | シフタ回路 | |
| JPS63256991A (ja) | 編集記憶装置 | |
| JPH02232891A (ja) | 半導体記憶装置 | |
| JPS59191184A (ja) | メモリ装置 | |
| JPH11136643A5 (ja) | ||
| JPS63269393A (ja) | 多ポ−ト半導体記憶素子 | |
| JPS60159930A (ja) | デイスプレイ装置 | |
| JP2710926B2 (ja) | 半導体メモリ | |
| RU1785034C (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
| JPH07101551B2 (ja) | 映像記憶装置 | |
| JPS62269993A (ja) | 情報出力装置 | |
| JPS6236689A (ja) | 表示装置 | |
| JPS6046453B2 (ja) | バツフアメモリの制御方式 | |
| JPS63144490A (ja) | 半導体記憶装置 | |
| JPS62209792A (ja) | Ｆｉｆｏ回路 | |
| JPH03158261A (ja) | 記録装置 | |
| JPS6394786A (ja) | 映像信号処理装置 | |
| JPS58219594A (ja) | 文字表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |