JPS5856103A - プログラマブル・コントロ−ラ - Google Patents
プログラマブル・コントロ−ラInfo
- Publication number
- JPS5856103A JPS5856103A JP56155972A JP15597281A JPS5856103A JP S5856103 A JPS5856103 A JP S5856103A JP 56155972 A JP56155972 A JP 56155972A JP 15597281 A JP15597281 A JP 15597281A JP S5856103 A JPS5856103 A JP S5856103A
- Authority
- JP
- Japan
- Prior art keywords
- program memory
- control program
- serial data
- memory
- data interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of program data in numerical form
- G05B19/4093—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of program data in numerical form characterised by part programming, e.g. entry of geometrical information as taken from a technical drawing, combining this with machining and material information to obtain control information, named part program, for the NC machine
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Geometry (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はプログラマブル・コントローラ、特にメモリ
に記憶されたプログラムに基づいて制御動作を行なうも
のに関する。
に記憶されたプログラムに基づいて制御動作を行なうも
のに関する。
一般ニプログラマブル・コントローラ（以下ＰＣと略す
）Ｖｉ、第１図に示すように、マイクロプロセッサなど
により構成される中央処理装置（以下ＣＰｔＪと略す）
１０１ このＣＰＵｌ０にシーケ／スプログラム′５ｒ
実行させるためのマイクロプログラムを記憶するシステ
ム制御プログラムメモリ１２Ａ１シーケンスプログラム
メモリ１４、一時記憶メモリ１６、プロセス入力部１８
、プロセス出力部２０およびシステム内での信号の授受
を行なうための信号バス２２より構成される。上記ＣＰ
Ｕ Ｉ Ｑおよび上記システム制御プログラムメモリ１
２Ａは専用の論理回路で構成されること屯ある。上記プ
ロセス入力部１８およびプロセス出力部２０は入出力装
置（以下Ｉ１０と略す）と呼ばれるものである。このｌ
１０＝ｉ介して出力機器とｐｃが接続される。
）Ｖｉ、第１図に示すように、マイクロプロセッサなど
により構成される中央処理装置（以下ＣＰｔＪと略す）
１０１ このＣＰＵｌ０にシーケ／スプログラム′５ｒ
実行させるためのマイクロプログラムを記憶するシステ
ム制御プログラムメモリ１２Ａ１シーケンスプログラム
メモリ１４、一時記憶メモリ１６、プロセス入力部１８
、プロセス出力部２０およびシステム内での信号の授受
を行なうための信号バス２２より構成される。上記ＣＰ
Ｕ Ｉ Ｑおよび上記システム制御プログラムメモリ１
２Ａは専用の論理回路で構成されること屯ある。上記プ
ロセス入力部１８およびプロセス出力部２０は入出力装
置（以下Ｉ１０と略す）と呼ばれるものである。このｌ
１０＝ｉ介して出力機器とｐｃが接続される。
ところで、そのＩｌｏと出力機器の間では各制御ポイン
ト毎に配線が行なわれるため、その間の総記線数は非常
に多くなる。従って、出力機器がＰＣに極〈近接して設
置される場合は良いが、出力機器がＰＣから離れて設置
される場合には、その間における配線作業が非常に面倒
となり、また配線コストも高くなるといった問題が生じ
る。このような場合、従来においては、上記Ｉ１０だけ
を別個に構成し、これを出力機器に近接して配置する一
方、このＩｌｏとＰＣ本体とを直列データ伝送線によシ
結合させることが行なわれていた。
ト毎に配線が行なわれるため、その間の総記線数は非常
に多くなる。従って、出力機器がＰＣに極〈近接して設
置される場合は良いが、出力機器がＰＣから離れて設置
される場合には、その間における配線作業が非常に面倒
となり、また配線コストも高くなるといった問題が生じ
る。このような場合、従来においては、上記Ｉ１０だけ
を別個に構成し、これを出力機器に近接して配置する一
方、このＩｌｏとＰＣ本体とを直列データ伝送線によシ
結合させることが行なわれていた。
このようにＰＣ本体とは別個に構成された独立のＩｌｏ
はリモートＩ１０装置と呼ばれている。この装置は、第
２図にその一般的な構成を示すように、ＣＰＵＩＱ、伝
送制御プログラムメモリ１２Ｂ。
はリモートＩ１０装置と呼ばれている。この装置は、第
２図にその一般的な構成を示すように、ＣＰＵＩＱ、伝
送制御プログラムメモリ１２Ｂ。
一時記憶メモリ１６Ｂ１プロセス入力部１８、プロセス
出力部２０、直列データインターフェース用ポート（以
下８ＩＯと略す）２４および内部信号バス２２ＫｊＤ構
成される。そして、上記５ＩＯ２４が直列データ伝送線
２８を介してＰＣ本体２６に接続する。
出力部２０、直列データインターフェース用ポート（以
下８ＩＯと略す）２４および内部信号バス２２ＫｊＤ構
成される。そして、上記５ＩＯ２４が直列データ伝送線
２８を介してＰＣ本体２６に接続する。
以上のように従来においては、ＰＣを実際に使用する場
合に、そのＰＣと出力機器の配置状態に応じて、Ｉｌｏ
付のＰＣｌまたは別個に構成された独立のリモー）Ｉ１
０装置およびこのリモートＩ１０装置に接続するＰＣ本
体の計３種類の装置を予め取揃えておき、これら３種類
の装置をＰＣと出力機器の配置状態に応じて使い分けな
ければならなかった。しかしながら、それら３種類の装
置を過不足なきように予め取揃えておくことは、ユーザ
ー側において大きな負担であった。また、メーカー側に
おいても、３種類の装置をそれぞれ別個に供給すること
は、単一機種のものを供給する場合に比べて甚だ不利な
ことである。
合に、そのＰＣと出力機器の配置状態に応じて、Ｉｌｏ
付のＰＣｌまたは別個に構成された独立のリモー）Ｉ１
０装置およびこのリモートＩ１０装置に接続するＰＣ本
体の計３種類の装置を予め取揃えておき、これら３種類
の装置をＰＣと出力機器の配置状態に応じて使い分けな
ければならなかった。しかしながら、それら３種類の装
置を過不足なきように予め取揃えておくことは、ユーザ
ー側において大きな負担であった。また、メーカー側に
おいても、３種類の装置をそれぞれ別個に供給すること
は、単一機種のものを供給する場合に比べて甚だ不利な
ことである。
この発明は以上のような従来の課題に鑑みてなされたも
ので、その目的は、従来のように何種類かの装置を取揃
えずとも、一種類だけでもって種々の使用条件に簡単に
対応できるようにし、これによりユーザー側の負担を軽
減し、かつメーカー側においても小品種多量生産の利点
を得られるようにしたプログラマブル・コントローラ（
ＰＣ）を提供することにある。
ので、その目的は、従来のように何種類かの装置を取揃
えずとも、一種類だけでもって種々の使用条件に簡単に
対応できるようにし、これによりユーザー側の負担を軽
減し、かつメーカー側においても小品種多量生産の利点
を得られるようにしたプログラマブル・コントローラ（
ＰＣ）を提供することにある。
上記目的を達成するために、この発明は、先ず、ＣＰＵ
、シーケンスプログラムメモリ、上記ＣＰＵにシーケン
スプログラムメモリに記憶されたプログラムを実行させ
るためのプログラムを記憶するシステム制御プログラム
メモリ、上記ＣＰＵと外部との間で授受されるデータを
７時記憶する一時記憶メモリ、プロセス入力部およびプ
ロセス出力部を有するとともに、他装置と直列データの
授受を行なうためのＳＩＯ′ｆ！：有する。さらに上記
シーケンスプログシムメモリおよび上記システム制御プ
ログラムメモリと、上記伝送制御プログラムメモリおよ
び上記８■０′を取付は取外し可能な構造とする。そし
て、上記シーケンスプログラムメモリおよび上記システ
ム制御プログラムメモリを取付ける一方上記伝送制御プ
ログラムメモリおよ６゛上記８ＩＯを取外すことによシ
単独ＰＣとして機能させ、″１次上記伝送制御プログラ
ムメモリおよび上記５ＩＯｔ取付ける一方上記シーケン
スプロプログラムメモリ、上記、Ａ Ｉ Ｏの全てを取
付けることによりＯ／Ｉおよび直列データインターフェ
ース付ＰＣとしても機能させられるようにしたことを特
徴とする。
、シーケンスプログラムメモリ、上記ＣＰＵにシーケン
スプログラムメモリに記憶されたプログラムを実行させ
るためのプログラムを記憶するシステム制御プログラム
メモリ、上記ＣＰＵと外部との間で授受されるデータを
７時記憶する一時記憶メモリ、プロセス入力部およびプ
ロセス出力部を有するとともに、他装置と直列データの
授受を行なうためのＳＩＯ′ｆ！：有する。さらに上記
シーケンスプログシムメモリおよび上記システム制御プ
ログラムメモリと、上記伝送制御プログラムメモリおよ
び上記８■０′を取付は取外し可能な構造とする。そし
て、上記シーケンスプログラムメモリおよび上記システ
ム制御プログラムメモリを取付ける一方上記伝送制御プ
ログラムメモリおよ６゛上記８ＩＯを取外すことによシ
単独ＰＣとして機能させ、″１次上記伝送制御プログラ
ムメモリおよび上記５ＩＯｔ取付ける一方上記シーケン
スプロプログラムメモリ、上記、Ａ Ｉ Ｏの全てを取
付けることによりＯ／Ｉおよび直列データインターフェ
ース付ＰＣとしても機能させられるようにしたことを特
徴とする。
以下、図面に基づいてこの発明の好適な実施例を示す。
第３図はこの発明によるＰＣの一実施例を示す。
同図に示すＰＣは、マイクロプロセッサ等により構成さ
れるＣＰＵＩＱ、システム制御プルグラムメモリ１２Ａ
１伝送制御プログラムメモリ１２Ｂ１シーケンスプログ
ラムメーモリ１４、一時記憶メモリ１６、プロセス入力
部１８、プロセス出力部２０゜内部信号バス２２および
５ＩＯ２４’（＋−有する。 ＰＣとしての基本的構成
は前述した従来のものと同様である。また、同符号で示
す各部の構成および機能も前述のものと同様である。こ
こで、第１図に示した従来のＰＣと異なるところ祉、第
２図に示した８Ｉ０２４を有するとともに、この８ Ｉ
０２４および上記システム制御プログラムメモリ１２
Ａ１伝送制御プログラムメモリ１２Ｂ１シーケンスプロ
グラムメモリ１４が、第４図に示すように、ユニット化
されて取付は取外しが可能な構造となっていることであ
る。このように構成したことにより、先ず、単独ＰＣと
して使用する場合には、上記システム制御プログラムメ
モリ１２Ａと上記シーケンスプログラムメモリ１４を取
付ける一方、上記伝送制御プ四グラムメ蚤り１２Ｂと上
記８１０２４を敗外せばよい６次に、上記伝送制御プロ
グラムメモリ１２Ｂと上記８ＩＯを取付ける一方、上記
システム制御プログラムメモリ１２Ａと上記シーケンス
プログ２ムメモリ１４を取外すと、今度は独立したリモ
ートＩ１０装置として使用できるようになる。そして、
システ＾制紳プログラムメモリ１２Ａ１シーケンスプロ
グラムメモリ１４、伝送制御プログラムメモリ１２Ｂお
よび５ｉｏ２４の全てを取付けると、第３図に示すよう
に、Ｉｌｏおよび直列データインターフェース付ＰＣ，
！：［、て使用でき、さらにこの場合は他の直列データ
インターフェース付ｐｃ２６と直列データ伝送！！２８
を介して接続することにより並列運転も可能になる。つ
まシ、単一機種の装置が出力機器の制御に必要な３種類
の機能を兼ねることができ、これＫより従来のように３
種類の装置を取揃えずとも、種々の使用状態に対応する
ことができる。そしてここで注目すべきこと祉、そのよ
うな３種類の機能を有するにもかかわらず、その構造に
ついては、従来のＰＣと基本的に同じように構成でき、
かつそこに若干の付加構成を施すだけでよいということ
である。また、何れの機能で使用される場合も、共通し
て使用される部分が多く、従って単独ＰＣとして使用し
ても、また独立のリモートＩ１０装置として使用しても
構成上の無駄は少ない。
れるＣＰＵＩＱ、システム制御プルグラムメモリ１２Ａ
１伝送制御プログラムメモリ１２Ｂ１シーケンスプログ
ラムメーモリ１４、一時記憶メモリ１６、プロセス入力
部１８、プロセス出力部２０゜内部信号バス２２および
５ＩＯ２４’（＋−有する。 ＰＣとしての基本的構成
は前述した従来のものと同様である。また、同符号で示
す各部の構成および機能も前述のものと同様である。こ
こで、第１図に示した従来のＰＣと異なるところ祉、第
２図に示した８Ｉ０２４を有するとともに、この８ Ｉ
０２４および上記システム制御プログラムメモリ１２
Ａ１伝送制御プログラムメモリ１２Ｂ１シーケンスプロ
グラムメモリ１４が、第４図に示すように、ユニット化
されて取付は取外しが可能な構造となっていることであ
る。このように構成したことにより、先ず、単独ＰＣと
して使用する場合には、上記システム制御プログラムメ
モリ１２Ａと上記シーケンスプログラムメモリ１４を取
付ける一方、上記伝送制御プ四グラムメ蚤り１２Ｂと上
記８１０２４を敗外せばよい６次に、上記伝送制御プロ
グラムメモリ１２Ｂと上記８ＩＯを取付ける一方、上記
システム制御プログラムメモリ１２Ａと上記シーケンス
プログ２ムメモリ１４を取外すと、今度は独立したリモ
ートＩ１０装置として使用できるようになる。そして、
システ＾制紳プログラムメモリ１２Ａ１シーケンスプロ
グラムメモリ１４、伝送制御プログラムメモリ１２Ｂお
よび５ｉｏ２４の全てを取付けると、第３図に示すよう
に、Ｉｌｏおよび直列データインターフェース付ＰＣ，
！：［、て使用でき、さらにこの場合は他の直列データ
インターフェース付ｐｃ２６と直列データ伝送！！２８
を介して接続することにより並列運転も可能になる。つ
まシ、単一機種の装置が出力機器の制御に必要な３種類
の機能を兼ねることができ、これＫより従来のように３
種類の装置を取揃えずとも、種々の使用状態に対応する
ことができる。そしてここで注目すべきこと祉、そのよ
うな３種類の機能を有するにもかかわらず、その構造に
ついては、従来のＰＣと基本的に同じように構成でき、
かつそこに若干の付加構成を施すだけでよいということ
である。また、何れの機能で使用される場合も、共通し
て使用される部分が多く、従って単独ＰＣとして使用し
ても、また独立のリモートＩ１０装置として使用しても
構成上の無駄は少ない。
以上のようにこの発明によるＰＣＦｉ、単一の機種でも
って、単独ＰＣ、リモートＩ１０装置、Ｉｌｏおよび直
列データインターフェース付ＰＣの３つの機能が簡単に
実現でき、これによりユーザー側は多種類の装置を取揃
える面倒から解放され、またメーカー側も単一種類だけ
の装置を供給すればよいので量産効果を得ることができ
るといった利点が得られる。
って、単独ＰＣ、リモートＩ１０装置、Ｉｌｏおよび直
列データインターフェース付ＰＣの３つの機能が簡単に
実現でき、これによりユーザー側は多種類の装置を取揃
える面倒から解放され、またメーカー側も単一種類だけ
の装置を供給すればよいので量産効果を得ることができ
るといった利点が得られる。
第１図は従来のＰＣの一般的な構成を示すブロック図、
第２図は従来のリモー）Ｉ１０装置の一般的な構成含水
すブロック図、第３図はこの発明によるＰＣの一実施例
含水すブロック図、第４図はその外観の一実施例を示す
斜視図である。 各図中同一部材には同一符号を付し、１０は中央処理装
置（ＣＰＵ）、１２Ａはシステム制御プＩダラムメモリ
、１ｚＢＦ１伝送制御プログラムメモリ、１４はシーケ
ンスプログラムメモ！Ｊ、１６は一時記憶メモリ、１８
はプロセス入力部、２０はプロセス出力部、２２＃ｉ信
号バス、２４は直列データインターフェース用ボート（
８ＩＯ）、２８は直列データ伝送線である。 代理人 弁理士 葛 野 信 −（＃！Ｅか１
名） 第１図 ■−」 第３図 ［−」 第４図
第２図は従来のリモー）Ｉ１０装置の一般的な構成含水
すブロック図、第３図はこの発明によるＰＣの一実施例
含水すブロック図、第４図はその外観の一実施例を示す
斜視図である。 各図中同一部材には同一符号を付し、１０は中央処理装
置（ＣＰＵ）、１２Ａはシステム制御プＩダラムメモリ
、１ｚＢＦ１伝送制御プログラムメモリ、１４はシーケ
ンスプログラムメモ！Ｊ、１６は一時記憶メモリ、１８
はプロセス入力部、２０はプロセス出力部、２２＃ｉ信
号バス、２４は直列データインターフェース用ボート（
８ＩＯ）、２８は直列データ伝送線である。 代理人 弁理士 葛 野 信 −（＃！Ｅか１
名） 第１図 ■−」 第３図 ［−」 第４図
Claims (1)
- （１） 中央処理装置、シーケンスプログラムメモリ
、上記中央処理装置にシーケンスプログラムメモリに記
憶されたプログラムを実行させるためのプログラムを記
憶するシステム制御プログラムメモリ、上記中央処理装
置と外部との間で授受されるデータを一時記憶する一時
記憶メモリ、プロセス入力部およびプロセス出力部を有
するとともに、他装置と直列データの授受を行なうため
の伝送制御プログラムメモリおよび直列データインター
フェース用ボートを有し、さらに上記シーケンスプログ
ラムメモリおよび上記システム制御プログラムメモリと
、上記伝送制御プログラムメモリおよび上記直列データ
インターフェース用ボー）ｔ−取付社取外し可能な構造
とし、上記シーケンスプログラムメモリおよび上記シス
テム制御グログラムメモリを取付ける一方上記伝送制御
プログ２ムメモリおよび上記直列データインターフェー
ス用ボートを取外すことによシ単独プログラマブル・コ
ントローラとして機能させ、ｔた上記伝送制御プログラ
ムメモリおよび上記直列データインターフェース用ボー
トを取付ける一方上記シーケンスプログラムメモリおよ
び上記システム制御プログラムメモリを取外すことによ
りリモート入出力装置として機能させ、上記シーケンス
プログラムメモリ、上記システム制御プログラム、上記
伝送制御プログラムメモリ、上記直列データインターフ
ェース用ボートの全てを取付けることにより入出力装置
および直列データイ゛ンターフェース付プログラマブル
・コントローラとしても機能させられるようにしたこと
を特徴とするプログラマブル・コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155972A JPS5856103A (ja) | 1981-09-30 | 1981-09-30 | プログラマブル・コントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155972A JPS5856103A (ja) | 1981-09-30 | 1981-09-30 | プログラマブル・コントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5856103A true JPS5856103A (ja) | 1983-04-02 |
Family
ID=15617552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56155972A Pending JPS5856103A (ja) | 1981-09-30 | 1981-09-30 | プログラマブル・コントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856103A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6065805U (ja) * | 1983-10-13 | 1985-05-10 | 松下電工株式会社 | シ−ケンス制御装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS554638A (en) * | 1978-06-28 | 1980-01-14 | Hitachi Ltd | Input/output device base for sequence controller |
-
1981
- 1981-09-30 JP JP56155972A patent/JPS5856103A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS554638A (en) * | 1978-06-28 | 1980-01-14 | Hitachi Ltd | Input/output device base for sequence controller |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6065805U (ja) * | 1983-10-13 | 1985-05-10 | 松下電工株式会社 | シ−ケンス制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5546563A (en) | Single chip replacement upgradeable computer motherboard with enablement of inserted upgrade CPU chip | |
| CA1241764A (en) | Processor for signal processing and hierarchized multiprocessing structure including at least one such processor | |
| EP0082682B1 (en) | Microcomputer unit | |
| JPS5856103A (ja) | プログラマブル・コントロ−ラ | |
| USRE30331E (en) | Data processing system having a unique CPU and memory timing relationship and data path configuration | |
| JPH0457003B2 (ja) | ||
| JPS6091475A (ja) | ストアドプログラム式自動化装置 | |
| CN212906143U (zh) | 方便更换ec的装置、计算机主板和设备 | |
| JPS6289104A (ja) | プログラマブルコントロ−ラ | |
| JP2002006910A (ja) | 更新機能付きプログラマブルコントローラおよびプログラマブルコントローラの機能拡張ユニットの機能更新方法 | |
| CN113268026B (zh) | 一种mcu芯片的管脚配置方法 | |
| JPH02226352A (ja) | システムｌｓｉ | |
| JPH0193801A (ja) | コントロールプログラムのローディング装置 | |
| JPS60211561A (ja) | マイクロコンピユ−タ | |
| JPH01205312A (ja) | バス変換装置 | |
| JP2792491B2 (ja) | エミュレーション装置 | |
| JPH06324722A (ja) | プログラマブルコントローラ | |
| JPH06208546A (ja) | プログラムダウンロード方式 | |
| JPH04130977A (ja) | マイクロコンピュータ | |
| JPH01149107A (ja) | 数値制御装置 | |
| JPH01243165A (ja) | 半導体装置 | |
| JPH09311738A (ja) | インタフエース拡張カード | |
| JPS6225366A (ja) | 計算機システム | |
| THOMAS et al. | Evaluation of data management for installation restoration[Final Report, Jun. 1977- Feb. 1978] | |
| JPS6230658B2 (ja) |