JPS5856532A - 光論理演算素子 - Google Patents
光論理演算素子Info
- Publication number
- JPS5856532A JPS5856532A JP15498081A JP15498081A JPS5856532A JP S5856532 A JPS5856532 A JP S5856532A JP 15498081 A JP15498081 A JP 15498081A JP 15498081 A JP15498081 A JP 15498081A JP S5856532 A JPS5856532 A JP S5856532A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- light emitting
- light
- emitting region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F3/00—Optical logic elements; Optical bistable devices
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明＃′ｉ複数光入力信号を演算処理し、光信号とし
て出力する光論理演算素子に関する０光フアイバ伝送の
実用化に向けて各種光素子の開発が進められておシ、発
光素子、受光素子或いは光回路素子等が種々提案されて
いるが、これらは概ね単一の機能を有する素子であって
、光信号について論理演算ｔ″爽施ゐ場合には、光信号
を一旦電気信号に変換して所要の演算を行い、これを再
び光信号に変換するという方式がとられている。このた
めに光電変換回路と電子回路とを一つの素子に組込むな
ど構造や製作工程が複雑となりている０ 本発明者が先に％願ｌｉ８５４−０８１０８４によシ提
案した光制御半導体発光素子はこの問題解決に対する一
つの示唆を与えるものである。
て出力する光論理演算素子に関する０光フアイバ伝送の
実用化に向けて各種光素子の開発が進められておシ、発
光素子、受光素子或いは光回路素子等が種々提案されて
いるが、これらは概ね単一の機能を有する素子であって
、光信号について論理演算ｔ″爽施ゐ場合には、光信号
を一旦電気信号に変換して所要の演算を行い、これを再
び光信号に変換するという方式がとられている。このた
めに光電変換回路と電子回路とを一つの素子に組込むな
ど構造や製作工程が複雑となりている０ 本発明者が先に％願ｌｉ８５４−０８１０８４によシ提
案した光制御半導体発光素子はこの問題解決に対する一
つの示唆を与えるものである。
前記提案による光制御半導体発光素子は、基本的には、
入力光照射側に入力光の照射、非照射に応じて電気的に
導通状態、非導通状態となるーの光スイツチ領域を配設
し、出力側に半導体ｐｎ接合を含む発光領域を設け、内
領域に直列にかつ前記ｐｎ接合に対して順方向にバイア
ス電圧を印加したときに、前記光スイツチ領域の導通、
非導通の状態に応じて所定波長の光を前記発光領域から
発生成いは停止するようにした発光素子であって、前記
光スイツチ領域と前記発光領域との間に両者を光学的に
遮断する光吸収領域を設けたこと全特徴とするものであ
る。
入力光照射側に入力光の照射、非照射に応じて電気的に
導通状態、非導通状態となるーの光スイツチ領域を配設
し、出力側に半導体ｐｎ接合を含む発光領域を設け、内
領域に直列にかつ前記ｐｎ接合に対して順方向にバイア
ス電圧を印加したときに、前記光スイツチ領域の導通、
非導通の状態に応じて所定波長の光を前記発光領域から
発生成いは停止するようにした発光素子であって、前記
光スイツチ領域と前記発光領域との間に両者を光学的に
遮断する光吸収領域を設けたこと全特徴とするものであ
る。
本発明は、前記提案を一つの基礎として前記問題点を解
決すべく、複数光入力信号を論理演算処理し、光信号と
して出力するモノリシック光論理演算素子を得ることを
目的とする０ 本発明の前記目的は、所要数の受光領域及び発光領域並
びに該受光領域と該発光領域とを光学的に遮断する光吸
収領域を含むエピタキシャル結晶半導体内において、高
抵抗化された区域及び／もしくはｐｎ反転された区域を
形成することにより、該受光領域と該光吸収領域と該発
光領域の三領域の少くとも−を含む回路全直列及び／も
しくは並列に配設して、該受光領域への光入力信号の有
無の組合せに対応する該回路の電気的導通状態と非導通
状態との組合せ全構成することにより、該発光領域から
光出力信号を発光し、屯しくけ停止することを特徴とす
る光論理演算素子により達成される。
決すべく、複数光入力信号を論理演算処理し、光信号と
して出力するモノリシック光論理演算素子を得ることを
目的とする０ 本発明の前記目的は、所要数の受光領域及び発光領域並
びに該受光領域と該発光領域とを光学的に遮断する光吸
収領域を含むエピタキシャル結晶半導体内において、高
抵抗化された区域及び／もしくはｐｎ反転された区域を
形成することにより、該受光領域と該光吸収領域と該発
光領域の三領域の少くとも−を含む回路全直列及び／も
しくは並列に配設して、該受光領域への光入力信号の有
無の組合せに対応する該回路の電気的導通状態と非導通
状態との組合せ全構成することにより、該発光領域から
光出力信号を発光し、屯しくけ停止することを特徴とす
る光論理演算素子により達成される。
特に、前記受光領域が一導電型低抵抗層と、光入力化も
の有無に応じて電気的に導通状態もしくは非導通状態と
なる該低抵抗層に比較して禁止帯幅が小なる一導電型低
抵抗層と、咳高抵抗層に比較して禁止帯幅が犬なる一導
電型低抵抗層とを含み、かつ該発光領域が半導体ｐｎ接
合を含んで、該素子に該ｐｎ接合に対して順方向にバイ
アス電圧を印加する構逍とするときに前記目的が容易に
達成される。
の有無に応じて電気的に導通状態もしくは非導通状態と
なる該低抵抗層に比較して禁止帯幅が小なる一導電型低
抵抗層と、咳高抵抗層に比較して禁止帯幅が犬なる一導
電型低抵抗層とを含み、かつ該発光領域が半導体ｐｎ接
合を含んで、該素子に該ｐｎ接合に対して順方向にバイ
アス電圧を印加する構逍とするときに前記目的が容易に
達成される。
以下、本発明を実施例により図面を参照して具体的に説
明する。
明する。
第１図に本発明の実施例に用いた半導体エピタキシャル
結晶の断面図を示す。図において、１はｎ−Ｇａ１−ｘ
Ａ１ｘＡ＋層１２はｎ−Ｇａ１−ｙＡｌｙＡ８層、３は
ｎ−Ｇａ１−ｚ Ａｌｚ Ａｓ Ｍ ｋ示し、ｙ ＜
ｘ 。
結晶の断面図を示す。図において、１はｎ−Ｇａ１−ｘ
Ａ１ｘＡ＋層１２はｎ−Ｇａ１−ｙＡｌｙＡ８層、３は
ｎ−Ｇａ１−ｚ Ａｌｚ Ａｓ Ｍ ｋ示し、ｙ ＜
ｘ 。
２であって、以上三層から発光領域全構成するもので、
ｎ−Ｇａｈ−ｙＡｌｙＡｓ層２に発光領域の活性層を構
成し、光出力信号の波長はこの層の組成ｙによって決定
される。又、ｎ −Ｇａｌ−ｘＡｌｘＡｉ Ｎ １及び
ｎ −ＧＩＬＩ−ｚＡｌｚＡｓ層３Ｆｉ光及び少数キャ
リア閉じ込めｍｔ樽成する０なお１中小文字ｎ、ｐで示
した層は大文字Ｎ、 Ｐで示した層に比較して禁止帯幅
が小なることを示す。
ｎ−Ｇａｈ−ｙＡｌｙＡｓ層２に発光領域の活性層を構
成し、光出力信号の波長はこの層の組成ｙによって決定
される。又、ｎ −Ｇａｌ−ｘＡｌｘＡｉ Ｎ １及び
ｎ −ＧＩＬＩ−ｚＡｌｚＡｓ層３Ｆｉ光及び少数キャ
リア閉じ込めｍｔ樽成する０なお１中小文字ｎ、ｐで示
した層は大文字Ｎ、 Ｐで示した層に比較して禁止帯幅
が小なることを示す。
また、５ｔｌｎ−Ｇａｌ−ｔＡＡ’ｔＡｓ層、６ｔｊ：
ｎ−Ｇａ１−ｕ ＡＪｕ Ａｓ ＠ 、 ７は１（ｎ）
−Ｇａｘ −ｖ Ａｌｖ Ａｓ層、８はＨ−Ｇａ１−ｗ
Ａ７ｗ Ａｓ Ｎ ｋ示し、ｖ（ｔ、 ｕ、 ｗであ
って、以上四層から受光領域を構成する。ｔ（又はｎ
） −ＧＩＬＩ−ｖＡＪｖＡｓ層７は元入力信号に１シ
篭子・正孔対を生成し、光伝導を与える活性層を構成す
る高抵抗層でおる。またｎ −Ｇａｌ −ｗＡｊ！ｗＡ
ｓ層８は電極コンタクト層兼少数キャリア閉じ込め層で
あって、電極のオーミックコンタクｌ確実化する充分高
い不純物濃度を有し、低抵抗であると共に、光入力信号
の光学窓とする場合には光入力信号に対して透明となる
ようにその組成Ｗが設定されている。更にｎ −Ｇａｔ
−ｔＡＪ ｔＡｓＡｓ層びｎ−Ｇａ１−ｕＡｌｕＡｓ
−６はｎ −Ｇａｘ−ｗＡ１ｗＡｓ層８と同様に、前記
１（ｎ）−Ｇａ１−ｖＡｌｖＡｓ層７とへテロ接合をな
し、元入力信号により発生した少数キャリア（本実施例
では正孔）を前記１（ｎ） Ｇａｘ −ｖＡｌｖＡｓ層
７内に閉じ込める役割をはたす０従って層５゜６及び８
の禁止帯幅は層７の禁止帯幅より大きく設定されており
、前述の如＜、ｖ＜ｔ、 ｕ、 ｗとなっている。な
お層７は選択成長法や層６に設けた溝に理め込む方法等
によシ形成される。更に第１図中４はｎ ＧａＡｓ層
であって、光吸収領域を桐成し、前記層１乃至３よりな
る発光領域と、前記層５乃至８よすなる受光領域と全光
学的に遮断する役割をはたす。従って、このｎ −Ｇａ
Ａｓ層４の厚さは光の侵入長よシ充分大きくなければな
らないが、この目的のためには通常数μｍの厚さで充分
である。
ｎ−Ｇａ１−ｕ ＡＪｕ Ａｓ ＠ 、 ７は１（ｎ）
−Ｇａｘ −ｖ Ａｌｖ Ａｓ層、８はＨ−Ｇａ１−ｗ
Ａ７ｗ Ａｓ Ｎ ｋ示し、ｖ（ｔ、 ｕ、 ｗであ
って、以上四層から受光領域を構成する。ｔ（又はｎ
） −ＧＩＬＩ−ｖＡＪｖＡｓ層７は元入力信号に１シ
篭子・正孔対を生成し、光伝導を与える活性層を構成す
る高抵抗層でおる。またｎ −Ｇａｌ −ｗＡｊ！ｗＡ
ｓ層８は電極コンタクト層兼少数キャリア閉じ込め層で
あって、電極のオーミックコンタクｌ確実化する充分高
い不純物濃度を有し、低抵抗であると共に、光入力信号
の光学窓とする場合には光入力信号に対して透明となる
ようにその組成Ｗが設定されている。更にｎ −Ｇａｔ
−ｔＡＪ ｔＡｓＡｓ層びｎ−Ｇａ１−ｕＡｌｕＡｓ
−６はｎ −Ｇａｘ−ｗＡ１ｗＡｓ層８と同様に、前記
１（ｎ）−Ｇａ１−ｖＡｌｖＡｓ層７とへテロ接合をな
し、元入力信号により発生した少数キャリア（本実施例
では正孔）を前記１（ｎ） Ｇａｘ −ｖＡｌｖＡｓ層
７内に閉じ込める役割をはたす０従って層５゜６及び８
の禁止帯幅は層７の禁止帯幅より大きく設定されており
、前述の如＜、ｖ＜ｔ、 ｕ、 ｗとなっている。な
お層７は選択成長法や層６に設けた溝に理め込む方法等
によシ形成される。更に第１図中４はｎ ＧａＡｓ層
であって、光吸収領域を桐成し、前記層１乃至３よりな
る発光領域と、前記層５乃至８よすなる受光領域と全光
学的に遮断する役割をはたす。従って、このｎ −Ｇａ
Ａｓ層４の厚さは光の侵入長よシ充分大きくなければな
らないが、この目的のためには通常数μｍの厚さで充分
である。
しかし、とのｎ−ＧａＡｓ層４に素子全体の機械的強度
を支持させると好都合であシ、この点を考慮すると５０
乃至１００μｍ程度の厚さとすることが望ましい。特に
この場合においては、このｎ−ＧａＡｓ層における寄生
抵抗が大きくならないよう、比較的高濃度にｎ型不純物
を含有させる。
を支持させると好都合であシ、この点を考慮すると５０
乃至１００μｍ程度の厚さとすることが望ましい。特に
この場合においては、このｎ−ＧａＡｓ層における寄生
抵抗が大きくならないよう、比較的高濃度にｎ型不純物
を含有させる。
Ｈ−ＱａＡｓ基板を前記ｎ−ＧａＡｓ層４として用いて
、その表孤面に層３，２及び１並びに層５，６゜７及び
８′ｆｔ夫々多層成長させる２段階の成長による方法も
有効である０各層の成長方法としては液相成長、気相成
長９分子線ビームエピタキシー等何れの方法によっても
よい。
、その表孤面に層３，２及び１並びに層５，６゜７及び
８′ｆｔ夫々多層成長させる２段階の成長による方法も
有効である０各層の成長方法としては液相成長、気相成
長９分子線ビームエピタキシー等何れの方法によっても
よい。
第２図乃至第６図に、第１図に示した千尋体エピタキシ
ャル結晶を用いて製作した光論Ｊ！１ｉ素子の断面図を
示す０ 第２−乃至第６図において、交叉する斜線で示された領
域９は不純物拡散又は注入によって形成されたｐ型領域
、斜線で示された領域１０はプロトン注入又はイオン注
入等によって形成された高抵抗領域、１１は８１０１．
５ｉｓＮ４又はＡＪｔｏｌ等よりなる絶縁膜、１２は電
極を示す。
ャル結晶を用いて製作した光論Ｊ！１ｉ素子の断面図を
示す０ 第２−乃至第６図において、交叉する斜線で示された領
域９は不純物拡散又は注入によって形成されたｐ型領域
、斜線で示された領域１０はプロトン注入又はイオン注
入等によって形成された高抵抗領域、１１は８１０１．
５ｉｓＮ４又はＡＪｔｏｌ等よりなる絶縁膜、１２は電
極を示す。
なお、以下の各実施例において、１． ２’及び３はス
トライプ構造のレーザで発光領域２を構成し、ストライ
ブは紙面に垂直な方向に延びている。
トライプ構造のレーザで発光領域２を構成し、ストライ
ブは紙面に垂直な方向に延びている。
また５、７’、６及び８と５，７“、６及び８がそれぞ
れ独立な受光領域Ｘ及びＹを構成する二受光領域の場合
を示し、ｐｎ接合に順方向にバイアス電圧が印加され、
７及び７′に入射する光入力信号及び２′よシ発光され
る光出力信号は何れも紙面に垂直な方向である。
れ独立な受光領域Ｘ及びＹを構成する二受光領域の場合
を示し、ｐｎ接合に順方向にバイアス電圧が印加され、
７及び７′に入射する光入力信号及び２′よシ発光され
る光出力信号は何れも紙面に垂直な方向である。
第２図は論理積（ＡＮＤ）素子の断面図を示す。
このＡＮＤ素子は受光領域Ｘ及びＹが直列に配列されて
いるために、二受光領域が同時に光入力信号を受けてＯ
Ｎ状態となるときに限って発光領域ＺがＯＮとなシ、論
理積の演算を行う０第３図は論理和（ＯＲ）素子の断面
図を示すＯこの０８票子は受光領域Ｘ及びＹが発光領域
２に対して並列に配列されているために、二受光領域Ｘ
或いはＹの少くとも何れか一つがＯＮ状態になるとき発
光領域ＺＦｉＯＮとなシ論理和の演算を行うＯ 絽４図は否定（ＩＮＶＥＲ８ＩＯＮ ）素子の断面図を
示し、前記バイアスは定電流源によ〕与えられる。この
ＩＮＶＥＲ８ＩＯＮ素子の受光領域はＸのみであり、受
光領域ＸがＯＦＦ状態のとき発光領域２はＯＮ状態にあ
るが、受光領域ＸがＯＮ状態となるとき、電流は抵抗の
低いＸ側に多く流れて発光領域ＺはＯＦＦ状態となる０
これは否定の演算である０ 第５図は否定論理積（ＮＡＮＤ）素子の断面図を示し、
前記バイアス社定電流源によシ与えられる０このＮＡＮ
Ｄ素子は受光領域Ｘ及びＹの双方が同時にＯＮ状態にな
るときに限って発光領域２がＯＦＦとなり、否定論理積
の演算を行う０ 第６図は否定論理和（ＮＯＲ’）素子の断面図を示し、
前記バイアスは定電流源によシ与えられる０このＮＯＲ
素子は受光領域Ｘ或いはＹの少くとも何れか一つがＯＮ
状態になるとき発光領域２はＯＦＦ状態となシ否定論理
和の演算を行う。
いるために、二受光領域が同時に光入力信号を受けてＯ
Ｎ状態となるときに限って発光領域ＺがＯＮとなシ、論
理積の演算を行う０第３図は論理和（ＯＲ）素子の断面
図を示すＯこの０８票子は受光領域Ｘ及びＹが発光領域
２に対して並列に配列されているために、二受光領域Ｘ
或いはＹの少くとも何れか一つがＯＮ状態になるとき発
光領域ＺＦｉＯＮとなシ論理和の演算を行うＯ 絽４図は否定（ＩＮＶＥＲ８ＩＯＮ ）素子の断面図を
示し、前記バイアスは定電流源によ〕与えられる。この
ＩＮＶＥＲ８ＩＯＮ素子の受光領域はＸのみであり、受
光領域ＸがＯＦＦ状態のとき発光領域２はＯＮ状態にあ
るが、受光領域ＸがＯＮ状態となるとき、電流は抵抗の
低いＸ側に多く流れて発光領域ＺはＯＦＦ状態となる０
これは否定の演算である０ 第５図は否定論理積（ＮＡＮＤ）素子の断面図を示し、
前記バイアス社定電流源によシ与えられる０このＮＡＮ
Ｄ素子は受光領域Ｘ及びＹの双方が同時にＯＮ状態にな
るときに限って発光領域２がＯＦＦとなり、否定論理積
の演算を行う０ 第６図は否定論理和（ＮＯＲ’）素子の断面図を示し、
前記バイアスは定電流源によシ与えられる０このＮＯＲ
素子は受光領域Ｘ或いはＹの少くとも何れか一つがＯＮ
状態になるとき発光領域２はＯＦＦ状態となシ否定論理
和の演算を行う。
以上第２図乃至第６図によって説明した実施例は、第１
図に示した一種類の半導体エピタキシャル結晶からＡＮ
Ｄ、ＯＲ，ＩＮＶＥＲ８ＩＯＮ、ＮＡＮＤ及びＮＯＲの
光信号論理演算素子を形成したものである。
図に示した一種類の半導体エピタキシャル結晶からＡＮ
Ｄ、ＯＲ，ＩＮＶＥＲ８ＩＯＮ、ＮＡＮＤ及びＮＯＲの
光信号論理演算素子を形成したものである。
前記実施例においては、ｐ型領域を結晶成長後に不純物
拡散又は注入によって形成したが、結晶成長時にｐ型領
域とする庵を選択成長する方法によって形成することも
可能である。
拡散又は注入によって形成したが、結晶成長時にｐ型領
域とする庵を選択成長する方法によって形成することも
可能である。
更に、前記実施例においては、発光領域としてＰ−？−
Ｎヘテロ接合ストライプ構造のレーザダイオードを用い
たが、分布帰還型レーザ或いは発光ダイオード等を用い
ることも可能であり、又、光出力信号の波長は光入力信
号の波長に対し独立して自由に選択することが可能でお
る。
Ｎヘテロ接合ストライプ構造のレーザダイオードを用い
たが、分布帰還型レーザ或いは発光ダイオード等を用い
ることも可能であり、又、光出力信号の波長は光入力信
号の波長に対し独立して自由に選択することが可能でお
る。
前Ｖ！実施例では半導体材料としてＧａＡＪ Ａｓ系結
晶を用いたが、ＩｎＧａＡｓＰ系、 ＧａＡｌＡｓＳｂ
系等の他の半導体材料を用いても同様な光論理演算素子
を構成することが可能であシ、また、前記実施例として
は光入力信号数が二以下の場合全庁したが、前記実施例
の基本的演算機能の重畳９組合せ等によって三以上の光
入力信号を処理する光論理演算素子を構成し、更に複合
した論理を演算することが可能である。
晶を用いたが、ＩｎＧａＡｓＰ系、 ＧａＡｌＡｓＳｂ
系等の他の半導体材料を用いても同様な光論理演算素子
を構成することが可能であシ、また、前記実施例として
は光入力信号数が二以下の場合全庁したが、前記実施例
の基本的演算機能の重畳９組合せ等によって三以上の光
入力信号を処理する光論理演算素子を構成し、更に複合
した論理を演算することが可能である。
本発明は以上１明した如く、所賛数の受光領域。
発光領域及び光吸収領域を含むエピタキシャル結晶半導
体内に前記三領域の少くとも−を含む回路を配設して、
受光領域への光入力信号の有無の組合せに対応する該回
路の電気的導通状態と非導通状態との組合せを構成する
ことによシ発光領域か発光領域のｐｎ接合に順方向のバ
イアスを該素子に印加する構造とするとき容易に冥現す
ることが可能であって、光論理演算素子の実用化に大き
い効果を有する。
体内に前記三領域の少くとも−を含む回路を配設して、
受光領域への光入力信号の有無の組合せに対応する該回
路の電気的導通状態と非導通状態との組合せを構成する
ことによシ発光領域か発光領域のｐｎ接合に順方向のバ
イアスを該素子に印加する構造とするとき容易に冥現す
ることが可能であって、光論理演算素子の実用化に大き
い効果を有する。
第１図は本発明の実施例に用いた半導体エピタキシャル
結晶の断面図、第２図乃至第６図は本発明の実施例を丞
す断面図である。 図において、１はｎ −Ｇａｌ−ｘＡｌｘＡｓ層、２及
び２′はｎ−Ｇａ１−ｙＡＪｙＡｓ層、３はｎ −Ｇａ
＋ −ｚＡｌｚＡｓ層、４はｎ−ＧａＡｇ層、５はｎ
−Ｇａｌ−ｔＡＪｔＡｓ層、 ６ Ｆｉｎ−Ｇａｌ−
ｕＡｌｕＡｍ層、 ７． ７’及び７“は１（ｎ）−
Ｇａｌ−ｖＡＪｖＡａ層、 ８ Ｆｉｎ−Ｇａｌ −Ｗ
ＡＡ”ＷＡＩ層、９はｐ型領域、１０は高抵抗領域、Ｉ
Ｉ＃−１絶縁膜、１２は電極を示す。 第１図
結晶の断面図、第２図乃至第６図は本発明の実施例を丞
す断面図である。 図において、１はｎ −Ｇａｌ−ｘＡｌｘＡｓ層、２及
び２′はｎ−Ｇａ１−ｙＡＪｙＡｓ層、３はｎ −Ｇａ
＋ −ｚＡｌｚＡｓ層、４はｎ−ＧａＡｇ層、５はｎ
−Ｇａｌ−ｔＡＪｔＡｓ層、 ６ Ｆｉｎ−Ｇａｌ−
ｕＡｌｕＡｍ層、 ７． ７’及び７“は１（ｎ）−
Ｇａｌ−ｖＡＪｖＡａ層、 ８ Ｆｉｎ−Ｇａｌ −Ｗ
ＡＡ”ＷＡＩ層、９はｐ型領域、１０は高抵抗領域、Ｉ
Ｉ＃−１絶縁膜、１２は電極を示す。 第１図
Claims (2)
- （１）受光領域及び発光領域並びに該受光領域と該発光
領域とを光学的に遮断する光吸収領域を含むエビタ午シ
ャル結晶半導体内において、高抵抗化された区域及び／
もしくはｐｎ反転された区域【形成することによシ、該
受光領域と該光吸収領域と骸発光領域の三領域の少くと
も−を含む回路を直列及び／もしくは蓬列に配設して、
該受光領域への光入力信号の有無の組合せに対応する該
回路の電気的導通状態と非導通状態との組合せを構成す
る仁とにより、該発光領域から光出力信号を発光し、も
しくは停止することｔ−特徴とする光論理演算素子０ - （２）前記受光領域が、−導電型低抵抗層と、光入力信
号の有無に応じて電気的に導通状態もしくは非導通状態
となる該低抵抗層に比較して禁止帯幅が小なる一導電型
低抵抗層と、訳高抵抗層に比較して禁止帯幅が大なる一
導電型低抵抗層とを含み、かつ、前記発光領域が半導体
ｐｎ接合を含んで、骸累子に＃ｐｎ接合に対して順方向
にバイアス電圧を印加することを特徴とする特許請求の
範囲第１項記載の光論理演算素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15498081A JPS5856532A (ja) | 1981-09-30 | 1981-09-30 | 光論理演算素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15498081A JPS5856532A (ja) | 1981-09-30 | 1981-09-30 | 光論理演算素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5856532A true JPS5856532A (ja) | 1983-04-04 |
Family
ID=15596073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15498081A Pending JPS5856532A (ja) | 1981-09-30 | 1981-09-30 | 光論理演算素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856532A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS494489A (ja) * | 1972-03-14 | 1974-01-16 | ||
| JPS5618486A (en) * | 1979-07-18 | 1981-02-21 | Western Electric Co | Optical circuit device |
-
1981
- 1981-09-30 JP JP15498081A patent/JPS5856532A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS494489A (ja) * | 1972-03-14 | 1974-01-16 | ||
| JPS5618486A (en) * | 1979-07-18 | 1981-02-21 | Western Electric Co | Optical circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5451767A (en) | Optical modulator gate array including multi-quantum well photodetector | |
| US4218692A (en) | Light-emitting and light-receiving diode particularly for optical telecommunications | |
| US4280108A (en) | Transverse junction array laser | |
| JP2710171B2 (ja) | 面入出力光電融合素子 | |
| US5136353A (en) | Optical switch | |
| JPS5856532A (ja) | 光論理演算素子 | |
| US4571729A (en) | Semiconductor laser having an inverted layer in a plurality of stepped offset portions | |
| JPS6167281A (ja) | 半導体素子 | |
| JP2675574B2 (ja) | 半導体受光素子 | |
| CN115425518A (zh) | 一种半导体激光器及光学设备 | |
| JPS6244714B2 (ja) | ||
| JPS6133275B2 (ja) | ||
| JP3286034B2 (ja) | 半導体受光素子 | |
| JPS63152180A (ja) | 光サイリスタ | |
| JPH0226082A (ja) | フォトダイオード | |
| JPS5994887A (ja) | 発光装置 | |
| JPH067630B2 (ja) | 三端子半導体レ−ザ装置 | |
| JP3341296B2 (ja) | 光半導体装置 | |
| JP2656274B2 (ja) | 光非線形素子 | |
| JPH0666453B2 (ja) | 光電子集積回路 | |
| JPH04348085A (ja) | 半導体光学素子 | |
| JPS61276389A (ja) | 半導体光素子 | |
| JPH0563105B2 (ja) | ||
| JPH0513550B2 (ja) | ||
| JPS5922294A (ja) | 光レジスタ装置 |