JPS5857726A - 電子ビ−ム描画制御装置 - Google Patents
電子ビ−ム描画制御装置Info
- Publication number
- JPS5857726A JPS5857726A JP56156641A JP15664181A JPS5857726A JP S5857726 A JPS5857726 A JP S5857726A JP 56156641 A JP56156641 A JP 56156641A JP 15664181 A JP15664181 A JP 15664181A JP S5857726 A JPS5857726 A JP S5857726A
- Authority
- JP
- Japan
- Prior art keywords
- data
- dot pattern
- cell
- pattern data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電子ビーム描画装置に係シ、特にその描画速度
の高速化を可能とするラスクスキャン方式の電子ビーム
描画制御装置に関する。
の高速化を可能とするラスクスキャン方式の電子ビーム
描画制御装置に関する。
ラスクスキャン方式の電子ビーム描画制御装置の一般的
な構成のブロック図を第１図に示す。第１図において１
１はディスクメモリであってセルと称する描画の基本的
な領域内に属する基本図形ごとの圧縮したデータを２ド
アしている。
な構成のブロック図を第１図に示す。第１図において１
１はディスクメモリであってセルと称する描画の基本的
な領域内に属する基本図形ごとの圧縮したデータを２ド
アしている。
この圧縮したデータは予じめ描画すべきパターンの図か
ら計算機によりつく、られるようになっている。
ら計算機によりつく、られるようになっている。
１２はコントロー９÷あってディスクメモリ１１内にス
トアされてｂる圧縮データを高速データ転送部１３に供
給するよう制御する。１４は図形発生部であって前述し
た圧縮データからドツトパターンデータを発生する。１
５はドツトパターンデータの記憶部、１６は電子光学系
であって記憶部１５からのシリアルデータにより電子ビ
ーム１９のＯＮ、ＯＦＦ制御を行う。１７はテーブル駆
動回路であって成子ビーム１９の照射に感応する試料２
０をその上に載置している。１８は電子光学系１６の操
作駆動回路であめ１、 第２図（イ）、（ロ）は前述の基本図形の例であって長
方形および台形を示している。同図（ロ）で図示の如く
台形を・ろられすパラメータをボめた一Ａ合長方形は△
Ｘ１＝０．△Ｘ２−０．三円形はΔｌ＝ΔＸ１＋△Ｘ２
の如く台形を衣わすパラメータの領ＰＸ １ 、 Ｐ
Ｙ、 ΔＸ１ 、 △Ｘ ２ 、 ｔｈ １ｌｌＪ”ｒ
’ｆ５１ノ値をとることによってすなわち台形の特殊な
場合とし′Ｃ扱うことがｌ１目しである。
トアされてｂる圧縮データを高速データ転送部１３に供
給するよう制御する。１４は図形発生部であって前述し
た圧縮データからドツトパターンデータを発生する。１
５はドツトパターンデータの記憶部、１６は電子光学系
であって記憶部１５からのシリアルデータにより電子ビ
ーム１９のＯＮ、ＯＦＦ制御を行う。１７はテーブル駆
動回路であって成子ビーム１９の照射に感応する試料２
０をその上に載置している。１８は電子光学系１６の操
作駆動回路であめ１、 第２図（イ）、（ロ）は前述の基本図形の例であって長
方形および台形を示している。同図（ロ）で図示の如く
台形を・ろられすパラメータをボめた一Ａ合長方形は△
Ｘ１＝０．△Ｘ２−０．三円形はΔｌ＝ΔＸ１＋△Ｘ２
の如く台形を衣わすパラメータの領ＰＸ １ 、 Ｐ
Ｙ、 ΔＸ１ 、 △Ｘ ２ 、 ｔｈ １ｌｌＪ”ｒ
’ｆ５１ノ値をとることによってすなわち台形の特殊な
場合とし′Ｃ扱うことがｌ１目しである。
第３図はラスクスキャン方式（ｔこおける′電子光学系
１６から発射される′−子ピーム１９とテーブル２１上
の試料２０との相５ｖｊ関係を説明するものであって、
同図（＋’）は（（）の拡大詳細図である。同図（イ）
（ロ）から判るように′１ば子ビーム１９はセルの幅（
５１２ビツト）をＸ方向にスキャンし、この１スキヤン
の間ｒ・Ｘド、ドパターンデータに対応して電子ビーム
のσＮ、ＯＦＦがなされるようになっている。テーブル
はＸ方向に連層で移動さｎるようになっており幅ｄＫ対
するＹ方向の１列分のスキャンニングが終ｒすると次の
となり合う１列分のスキャンニングに移行［るようにな
っている。
１６から発射される′−子ピーム１９とテーブル２１上
の試料２０との相５ｖｊ関係を説明するものであって、
同図（＋’）は（（）の拡大詳細図である。同図（イ）
（ロ）から判るように′１ば子ビーム１９はセルの幅（
５１２ビツト）をＸ方向にスキャンし、この１スキヤン
の間ｒ・Ｘド、ドパターンデータに対応して電子ビーム
のσＮ、ＯＦＦがなされるようになっている。テーブル
はＸ方向に連層で移動さｎるようになっており幅ｄＫ対
するＹ方向の１列分のスキャンニングが終ｒすると次の
となり合う１列分のスキャンニングに移行［るようにな
っている。
第４図は第１図の１２〜２■を具体的に示したｆｔ’ｔ
＝米の制−ブロック図である。同図において３１はコン
トローラで第１図のコントローラ１２に対応する部分で
ある。３２はコントロールバス３４と接沈されているイ
ンタフェイスで前処理部（ＰＰＵ）３７．関数発生部（
ＦＧ）３８．書込み制御部（Ｗ、ＣＵ）３９．読出し制
御部（Ｒ”ＣＵ）４０のそれぞれをコントロールバス３
４を介して制御する。
＝米の制−ブロック図である。同図において３１はコン
トローラで第１図のコントローラ１２に対応する部分で
ある。３２はコントロールバス３４と接沈されているイ
ンタフェイスで前処理部（ＰＰＵ）３７．関数発生部（
ＦＧ）３８．書込み制御部（Ｗ、ＣＵ）３９．読出し制
御部（Ｒ”ＣＵ）４０のそれぞれをコントロールバス３
４を介して制御する。
３３ｉｄ：１７トローフ３１を介して与えられるｌセル
分の圧縮データを単位としてその数単位ずつをデータバ
ス３５を介してデータメモリ３６に転送する高速データ
転送部（ＤＭＡ）である０３７は前処理部で１組の基本
図形に関する圧縮したデータＤＡ（ＰＸＩ、ＰＸ２．Ｐ
Ｙ、Δｈ。
分の圧縮データを単位としてその数単位ずつをデータバ
ス３５を介してデータメモリ３６に転送する高速データ
転送部（ＤＭＡ）である０３７は前処理部で１組の基本
図形に関する圧縮したデータＤＡ（ＰＸＩ、ＰＸ２．Ｐ
Ｙ、Δｈ。
△ＸＩ、ΔＸ２１をデータメモリ３６からデータバス３
５を介してとり入れ、関数発生部３８での演算に適すｚ
よう前述のデータを変換する。
５を介してとり入れ、関数発生部３８での演算に適すｚ
よう前述のデータを変換する。
関数発生部（ＦＧ）３８は６個のデータＰＸＩ。
ＰＸ２．ＰＹ、Δｘｉ、ΔＸ２．Δｈから、前述の圧縮
データＤＡで代表される基本図形を描画子る場合の電子
ビームのスキャンニングにおけるブランキング指令デー
タすなわちビームの照射、不照射の指令とそのブランキ
ング指令のアドレスとをつくるためのデータ群をその基
本図形全部にわたって形成する。
データＤＡで代表される基本図形を描画子る場合の電子
ビームのスキャンニングにおけるブランキング指令デー
タすなわちビームの照射、不照射の指令とそのブランキ
ング指令のアドレスとをつくるためのデータ群をその基
本図形全部にわたって形成する。
書込み制御部（ＷＣＵ）３９はＦＧ３８から与えられる
ブランキング指令データとアドレスデ〜りから第５図に
示をれる１セルに対応するメモリＭ（以下セルメモリと
称する）内のアドレスと、そのアドレスに対応する１６
ビツトのブランキング指令データを形成しセルメモリＭ
の所足アドレスにブランキング指令データを書込む。セ
ルメモリＭはアドレスが１行分として３２個指定されこ
れらが５１２行設けられている。
ブランキング指令データとアドレスデ〜りから第５図に
示をれる１セルに対応するメモリＭ（以下セルメモリと
称する）内のアドレスと、そのアドレスに対応する１６
ビツトのブランキング指令データを形成しセルメモリＭ
の所足アドレスにブランキング指令データを書込む。セ
ルメモリＭはアドレスが１行分として３２個指定されこ
れらが５１２行設けられている。
（ＰＰＵ、ＦＣ，ＷＣＵ ）は以下では１つの基本図形
に対応−ｒる圧縮データＤＡをブランキング楕令データ
に変換するドアドパターン変換部ＤＣＶＴと称する。
に対応−ｒる圧縮データＤＡをブランキング楕令データ
に変換するドアドパターン変換部ＤＣＶＴと称する。
４０は読出し制御部でるってセルメモリ４２゜４３．４
４からのブランキング指令データをシリアルに変換しド
ツトデータとして電子光学系１６（第１図）に与える。
４からのブランキング指令データをシリアルに変換しド
ツトデータとして電子光学系１６（第１図）に与える。
４１．４５Ｕデータバスであって各セルメモリ４２．４
３．４４とＷＣＵ３９．ＲＣＵ４０と接続されている。
３．４４とＷＣＵ３９．ＲＣＵ４０と接続されている。
セルメモ！ｊ４２，４３．４４はそれぞれ１セルの描画
領域のドア、トデータ群をストアしており例えば５１２
Ｘ５１２ビ、トのメモリ容量をゼし、ＲＣＵ４０がセル
ｒモリ４２を読み出し次いで４３、さらに４４次い’Ｃ
４’２のようにサイクリックに順次読み出していくよう
になっており従って、今ＲＣＵ４０のセルメモリ４０の
読み出しが終る前には少くともＷＣＵ３９からセルメモ
リ４３への書込みは完了しているように制御される。同
図のように３個のセルメモリ４２〜４４を設けることに
よってＲＣＵ４０はスムーズにドツトデータを形成でき
るようになっているのである。
領域のドア、トデータ群をストアしており例えば５１２
Ｘ５１２ビ、トのメモリ容量をゼし、ＲＣＵ４０がセル
ｒモリ４２を読み出し次いで４３、さらに４４次い’Ｃ
４’２のようにサイクリックに順次読み出していくよう
になっており従って、今ＲＣＵ４０のセルメモリ４０の
読み出しが終る前には少くともＷＣＵ３９からセルメモ
リ４３への書込みは完了しているように制御される。同
図のように３個のセルメモリ４２〜４４を設けることに
よってＲＣＵ４０はスムーズにドツトデータを形成でき
るようになっているのである。
以上で従来の描画シでおけるドツトデータ形成の７概略
を述べた。
を述べた。
ところで現在ＲＣＵ４０から電子光学示１６へ与えられ
るデータの運では２０ Ｍ Ｉｌｚ ８度であるが、電
子ビームのスポット径を現在の１μから０．５μにして
描画パターンの分解能を同上させｌこいという要求があ
る５、この要求はｉイビーム（ｌが１μのモード（Ａ七
−ドと弥する）か＋’） ０．５μのモード（Ｂモード
と称する）にげれ−、よいわけでつるが従来と同じ太さ
の線を描くノ易６スキヤノニ／グ回数が２倍必女となり
スキャンニング迷、１−２倍に上げなり−れば描画に要
する時１Ｍ＋も倍必侠となり複雑な描画パターンの場合
には数十時間にもわたって描画装〔虻ｔを稼動させなけ
ればならない。
るデータの運では２０ Ｍ Ｉｌｚ ８度であるが、電
子ビームのスポット径を現在の１μから０．５μにして
描画パターンの分解能を同上させｌこいという要求があ
る５、この要求はｉイビーム（ｌが１μのモード（Ａ七
−ドと弥する）か＋’） ０．５μのモード（Ｂモード
と称する）にげれ−、よいわけでつるが従来と同じ太さ
の線を描くノ易６スキヤノニ／グ回数が２倍必女となり
スキャンニング迷、１−２倍に上げなり−れば描画に要
する時１Ｍ＋も倍必侠となり複雑な描画パターンの場合
には数十時間にもわたって描画装〔虻ｔを稼動させなけ
ればならない。
しかるに第４図に示される制御系においてはドツトパタ
ーン変侯部ＤＣＶＴにおいて１セル分のデータ処ユす、
・−要する時間は数ｍ５ｅｃ〜士数ｍ５ｅｃであり一万
データメモリ３６からＤＣＶＴへの圧縮データの転送は
数μｓｅｃのオーダであり結局のところＤＣＶＴ内のＦ
Ｇ３８．ＷＣＵ３９における（ｔｌ）４処理に要−Ｔる
時間がネックとなってＲＣＵ４０からのシリアルデータ
転送速度は最大２０ Ｍ ＋１２となっているのである
。
ーン変侯部ＤＣＶＴにおいて１セル分のデータ処ユす、
・−要する時間は数ｍ５ｅｃ〜士数ｍ５ｅｃであり一万
データメモリ３６からＤＣＶＴへの圧縮データの転送は
数μｓｅｃのオーダであり結局のところＤＣＶＴ内のＦ
Ｇ３８．ＷＣＵ３９における（ｔｌ）４処理に要−Ｔる
時間がネックとなってＲＣＵ４０からのシリアルデータ
転送速度は最大２０ Ｍ ＋１２となっているのである
。
不発明は以上の従来技術において読み出し制御ｉ″ｒｄ
ＲｃＵｙ＋・ら電子ビーム光学系へ与えられるド。
ＲｃＵｙ＋・ら電子ビーム光学系へ与えられるド。
ドパターンデータの速きを犬にしてスキャ／ニング速度
、従って描ｍ運Ｍを大にせんとするものであってそのた
めにド、トハターン笈換部ＤＣＶＴを多重化することを
その安上とするものでりる。
、従って描ｍ運Ｍを大にせんとするものであってそのた
めにド、トハターン笈換部ＤＣＶＴを多重化することを
その安上とするものでりる。
ｔｊ６ＰＰＵ、ＦＧ、ＷＣＵのざらに龜１細な構成につ
いては狩開昭５５−９４３３に６己載されている。
いては狩開昭５５−９４３３に６己載されている。
以下不発明の−Ａ施例を第６図乃至第８図により説明す
る。
る。
第６図においてコントローラ１０１からはインタフェイ
ス１０２を介してコントローラノ（ス１０４が設けられ
ており同バスはドツト変換部ＤＣＶＴｌ、ＤＣＶＴ２の
各前処理部（ＰＰＵ）、関数発生部（ＦＧ）、および書
込み制御部（ＷＣＵ）に接続されている。さらに読出し
制御部ＲＣＵ。
ス１０２を介してコントローラノ（ス１０４が設けられ
ており同バスはドツト変換部ＤＣＶＴｌ、ＤＣＶＴ２の
各前処理部（ＰＰＵ）、関数発生部（ＦＧ）、および書
込み制御部（ＷＣＵ）に接続されている。さらに読出し
制御部ＲＣＵ。
１０５にもコントロールバス１０４が接続されている。
各ドアドパターン変換部ＤＣＶＴＩ、ＤＣＶＴ２はＣＰ
−ＢＵＳを介してデータメモリＤ ＩＶｌｌ 。
−ＢＵＳを介してデータメモリＤ ＩＶｌｌ 。
ＤＭ２と接続されるようになっている。
さらに誉込み制御部ＷＣＵ １、〜Ｖ ＣＵ ２ ｖ：
Ｕ各セルメモリＭｌ 、Ｍ２．Ｍ３．＋よびＭ４．Ｍ５
．Ｍ６とそれぞれＷＣＵ−ＢＵＳ １ 、ＷＣＵ−ＢＵ
Ｓ２を介して接、銃されるようになっている。
Ｕ各セルメモリＭｌ 、Ｍ２．Ｍ３．＋よびＭ４．Ｍ５
．Ｍ６とそれぞれＷＣＵ−ＢＵＳ １ 、ＷＣＵ−ＢＵ
Ｓ２を介して接、銃されるようになっている。
又読出し制＃部ＲＣＵ、１０５はＲＣＵ −Ｂ ＵＳを
介してセルメモリＭ１〜Ａ１３．＋Ｖｉ５〜Ｍ７と接続
されるより１・どなっている。
介してセルメモリＭ１〜Ａ１３．＋Ｖｉ５〜Ｍ７と接続
されるより１・どなっている。
上述の如き構成においてはＤＣＶＴＩからセルメモリグ
ループＭｌ、Ｍ２．Ｍ、３へ、又ＤＣＶＴ２からセルメ
モリグループＭ５．Ｍ６．Ｍ７へのドアドパターンデー
タを交互に与えるようにコントローラ１０１はコントロ
ールパス１０４を介してＤＣＶＴ １ 、ＤＣＶＴ ２
を制御するのである。
ループＭｌ、Ｍ２．Ｍ、３へ、又ＤＣＶＴ２からセルメ
モリグループＭ５．Ｍ６．Ｍ７へのドアドパターンデー
タを交互に与えるようにコントローラ１０１はコントロ
ールパス１０４を介してＤＣＶＴ １ 、ＤＣＶＴ ２
を制御するのである。
尚コノ例ではＤＣＶＴＩ、ＤＣＶＴ２は交互にデータメ
モ、すＤＭから圧縮データを受ける例を説明したが必ず
しもこれに限られるものではなく要するにＲＣＵ １０
５からの７リアルド、トデータが高速で得られるように
ＤＣＶＴｌ、ＤＣＶＴ２の演算のタイミングをコントロ
ーラ１０１が調整するものであればよい。例えば各セル
ごとの演算に要する時間はそのセル内に属する基本図形
パターンの数に大きく依存するので各セルごとの演算時
間は一定でほない。従ってこの性質を利用して例えばＤ
ＣＶＴ １−４．Ｖ［１→Ｍ２−＋ＤＣＶＴ２−）、Ｖ
１５−＋ＤＣＶＴ １−４Ｍ３→ＤＣＶＴ２−＞Ｍ６）
ＤＣＶＴ２→Ｍ７の如＜ＤＣＶＴｌ、ＤＣＶＴ２とこれ
に対応、するセルメモリＭｊの指定を行うようにすれば
よい。勿論この場合ＲＣＵ１０５がどのセルメモリＭｊ
を順次指定して読み出すかはＤＣＶＴｌ、ＤＣＶＴＺに
対する指定の順序がコントローラ１０１にストアされて
いるのでそのｊ１１序で読み出されるようになっている
。
モ、すＤＭから圧縮データを受ける例を説明したが必ず
しもこれに限られるものではなく要するにＲＣＵ １０
５からの７リアルド、トデータが高速で得られるように
ＤＣＶＴｌ、ＤＣＶＴ２の演算のタイミングをコントロ
ーラ１０１が調整するものであればよい。例えば各セル
ごとの演算に要する時間はそのセル内に属する基本図形
パターンの数に大きく依存するので各セルごとの演算時
間は一定でほない。従ってこの性質を利用して例えばＤ
ＣＶＴ １−４．Ｖ［１→Ｍ２−＋ＤＣＶＴ２−）、Ｖ
１５−＋ＤＣＶＴ １−４Ｍ３→ＤＣＶＴ２−＞Ｍ６）
ＤＣＶＴ２→Ｍ７の如＜ＤＣＶＴｌ、ＤＣＶＴ２とこれ
に対応、するセルメモリＭｊの指定を行うようにすれば
よい。勿論この場合ＲＣＵ１０５がどのセルメモリＭｊ
を順次指定して読み出すかはＤＣＶＴｌ、ＤＣＶＴＺに
対する指定の順序がコントローラ１０１にストアされて
いるのでそのｊ１１序で読み出されるようになっている
。
又この例ではドツト変換部は２組設けられているがそれ
以上設けることによってさらに高速の読出しを行わせる
ことが可能となることも明らかであろう。第７図、第８
図は本発明の他の冥施例である。第７図は描画回路の高
速化を計る回路１１２のブロック図であってＤＭＡ １
１１から延びるＤＭＡ選択用バス（ＤＭＡＩＦ）１１３
と接続されている。
以上設けることによってさらに高速の読出しを行わせる
ことが可能となることも明らかであろう。第７図、第８
図は本発明の他の冥施例である。第７図は描画回路の高
速化を計る回路１１２のブロック図であってＤＭＡ １
１１から延びるＤＭＡ選択用バス（ＤＭＡＩＦ）１１３
と接続されている。
同ＤＭＡＩＦ１１３はＣＰ ７ Ｂ Ｕ Ｓを介してデ
ータメモリＤＭを構成しているメモリＭＯ，Ｍ４と接続
されざらにメモリＭＯはＰＰＵ−ＢＵＳＩを介してドツ
トパターン変換部ＤＣＶＴＩに、メモリＭ４はドツトパ
ターン変換部ＤＣＶＴ２にそれぞれｔｄ４されている。
ータメモリＤＭを構成しているメモリＭＯ，Ｍ４と接続
されざらにメモリＭＯはＰＰＵ−ＢＵＳＩを介してドツ
トパターン変換部ＤＣＶＴＩに、メモリＭ４はドツトパ
ターン変換部ＤＣＶＴ２にそれぞれｔｄ４されている。
同図に、Ｉ−・いて谷ドツト変換部ＤＣＶＴ１．ＤＣＶ
Ｔ２Ｕ１組のＰＰＵ、ＦＣ，ＷＣ，Ｕを１枚７のプリン
ト板に設直ざ扛ているものとし、それずれ４枚のプリン
ト板（＃１〜＃°４）が示されている。ここでは説明の
便宜上＃１のプリント基板をそれぞれドツトパターン変
換部ＤＣＶＴ １ 、ＤＣＶＴＺとして説明する。
Ｔ２Ｕ１組のＰＰＵ、ＦＣ，ＷＣ，Ｕを１枚７のプリン
ト板に設直ざ扛ているものとし、それずれ４枚のプリン
ト板（＃１〜＃°４）が示されている。ここでは説明の
便宜上＃１のプリント基板をそれぞれドツトパターン変
換部ＤＣＶＴ １ 、ＤＣＶＴＺとして説明する。
各ドツトパターン変換部ＤＣＶＴＩ、ＤＣＶＴＺはＷＣ
Ｕ−ＢＵＳ １ 、’ＷＣＵ−ＢＵＳ ２を介してセル
メモリグループＣＥＬＭＧＩ、ＣＥＬＭＧ２にそＪｔぞ
れ接続されておりさらに同各ＣＥＬＭＧｌ、ＣＥＬＭＧ
２は読出し１ｖｌＩ御部ＲＣＵとＲＣＵ−ＢＵ’Ｓを介
して接続されている。（図ではＲＣＵ −Ｂ Ｕ Ｓは
２組＃１．＃２が設けられているがこ＼では＃１が用い
られている。）そして読出し制御部Ｉｔ ＣＵから与え
られるシリアルドツトパターンｆ−タが電子光学系１１
５に与えられブランキング制御のために用いられる。又
１１４は本発明におけるドツトパターン変換におけるｌ
ｔ化処理のために用ゆられる１つのユニット構成であっ
てＣ−Ｐ−ＢＵＳとＲＣＵ−ＢＵＳとの接続部を有して
おり１ｘ４勿除云す扛ば従来の描画ＩｔｉｌＩ＠回路と
なっている１）この論で越ＰＰＵ−ＢＵＳＩ。
Ｕ−ＢＵＳ １ 、’ＷＣＵ−ＢＵＳ ２を介してセル
メモリグループＣＥＬＭＧＩ、ＣＥＬＭＧ２にそＪｔぞ
れ接続されておりさらに同各ＣＥＬＭＧｌ、ＣＥＬＭＧ
２は読出し１ｖｌＩ御部ＲＣＵとＲＣＵ−ＢＵ’Ｓを介
して接続されている。（図ではＲＣＵ −Ｂ Ｕ Ｓは
２組＃１．＃２が設けられているがこ＼では＃１が用い
られている。）そして読出し制御部Ｉｔ ＣＵから与え
られるシリアルドツトパターンｆ−タが電子光学系１１
５に与えられブランキング制御のために用いられる。又
１１４は本発明におけるドツトパターン変換におけるｌ
ｔ化処理のために用ゆられる１つのユニット構成であっ
てＣ−Ｐ−ＢＵＳとＲＣＵ−ＢＵＳとの接続部を有して
おり１ｘ４勿除云す扛ば従来の描画ＩｔｉｌＩ＠回路と
なっている１）この論で越ＰＰＵ−ＢＵＳＩ。
２が別個に設けであるのでＤＣＶＴＩとＤＣＶＴＺは独
立してＭＯ，Ｍ４と結合きれており第６図の場合のよう
な１つのＣＰ−ＢＵＳ方式に比べ高゛速化の点で好まし
い０ 第８図は第７図におけるデータの流れγ説明する図であ
る。同図においてＣＰＵ （第６図、１０１）の主メモ
リからＤｆＶｉＡｌｌｌに対し谷セルごとのデータすな
わちセルデータＮｎｌ 、 Ｎｎ２・・・が、データメ
モリＭＯに対してはＮｎ １ 、 Ｎｎ ３ 、 Ｎｕ
５ 。
立してＭＯ，Ｍ４と結合きれており第６図の場合のよう
な１つのＣＰ−ＢＵＳ方式に比べ高゛速化の点で好まし
い０ 第８図は第７図におけるデータの流れγ説明する図であ
る。同図においてＣＰＵ （第６図、１０１）の主メモ
リからＤｆＶｉＡｌｌｌに対し谷セルごとのデータすな
わちセルデータＮｎｌ 、 Ｎｎ２・・・が、データメ
モリＭＯに対してはＮｎ １ 、 Ｎｎ ３ 、 Ｎｕ
５ 。
Ｎｎ７．Ｎｎ９の如く容赦番号のものを、データメモリ
Ｍ４に対してはｒｅ２ 、 Ｎｎ４ 、 Ｎｎ６ 、
・−のａ ＜偶数番号のものをＤＭＡＩＦ１１３を介し
て転送する。′そしてデータメモリＭＯの甲のセルデー
タ陽１ 、１１ｈ３ 、 ＮＯ，５、Ｎｎ７−・・はト
、ドパターン反ｆｌＪ部ＤＣＶＴ １によりセルメモリ
Ｍ１→Ｍ２→Ｍ３→Ｍ１→Ｍ２→Ｍ３→Ｍ１・・・の順
にドラトノ（ターンデータが与えられる。
Ｍ４に対してはｒｅ２ 、 Ｎｎ４ 、 Ｎｎ６ 、
・−のａ ＜偶数番号のものをＤＭＡＩＦ１１３を介し
て転送する。′そしてデータメモリＭＯの甲のセルデー
タ陽１ 、１１ｈ３ 、 ＮＯ，５、Ｎｎ７−・・はト
、ドパターン反ｆｌＪ部ＤＣＶＴ １によりセルメモリ
Ｍ１→Ｍ２→Ｍ３→Ｍ１→Ｍ２→Ｍ３→Ｍ１・・・の順
にドラトノ（ターンデータが与えられる。
同様にデータメモリＭ ４の千のセルデータ醜２゜Ｎｎ
４．Ｉｉ６・・・はドツトパターン変換部ＤＣＶＴ２に
よりセルメモリＭ５→Ｍ６→Ｍ７→Ｍ５→Ｍ６→Ｍ７→
Ｍ５・・・の順にドツトパターンデータが味えられる。
４．Ｉｉ６・・・はドツトパターン変換部ＤＣＶＴ２に
よりセルメモリＭ５→Ｍ６→Ｍ７→Ｍ５→Ｍ６→Ｍ７→
Ｍ５・・・の順にドツトパターンデータが味えられる。
そして両方のセルメモリ群ＣＥ ＬＭＧｌ、ＣＥＬＭＧ
２の、各セルメモリにドツトパターンデータが与えられ
る様子を時系列的に見るとＭ１→Ｍ５→Ｍ２→Ｍ６→Ｍ
３→Ｍ７→Ｍ１→Ｍ５→Ｍ２→Ｍ６→Ｍ３→Ｍ７→Ｍ１
・・・の順にストアされるようになっており第７図の続
出し制御部ＲＣＵがこの順序にて各セルメモリを指定し
てその中のドツトパターンデータを読み出すようになっ
ているのである。従って読み出される順序はセルデータ
の番号順にＩＩ＆Ｌｌ、Ｎ１２．ｍ３・・・の如く読み
出されるわけである。
２の、各セルメモリにドツトパターンデータが与えられ
る様子を時系列的に見るとＭ１→Ｍ５→Ｍ２→Ｍ６→Ｍ
３→Ｍ７→Ｍ１→Ｍ５→Ｍ２→Ｍ６→Ｍ３→Ｍ７→Ｍ１
・・・の順にストアされるようになっており第７図の続
出し制御部ＲＣＵがこの順序にて各セルメモリを指定し
てその中のドツトパターンデータを読み出すようになっ
ているのである。従って読み出される順序はセルデータ
の番号順にＩＩ＆Ｌｌ、Ｎ１２．ｍ３・・・の如く読み
出されるわけである。
以上第８図の例では各セルメモリに対しシーケンシャル
に且つドツトパターン変換部はＤＣＶＴｌとＤＣＶＴＺ
を交互に用いるようにしている。
に且つドツトパターン変換部はＤＣＶＴｌとＤＣＶＴＺ
を交互に用いるようにしている。
しかしながら不発明においてそのねらいとしているとこ
ろはラスクスキャン方式において描画すべきセルのｒＨ
にセルデータが読み出されるように保証することでめり
且つ描画速度すなわちＲＣＵからのシリアルデータの読
み出し、を同速にするためのドツトパターン変換部を交
互に用いることであシ、その観点からいえば必ずしもセ
ルメモリの指定を予じめ定めた指定順序（Ｍｌ→Ｍ５→
Ｍ２→Ｍ６→Ｍ３→Ｍ７・・・）に限定する必要はない
。例えば（ＤＣＶＴＩ→Ｍ１）ｃ）（ＤＣＶＴ２−＋Ｍ
６）φ（ＤＣＶＴＩ→Ｍ３）−０（ＤＣＶＴ２→Ｍ５）
Ｃ：）（ＤＣＶＴ２→Ｍ２）Ｅ・・・のクロき順序でセ
ルメモリへのストアが行われだときはこのＭ１→Ｍ６→
Ｍ３→Ｍ５→Ｍ２・・・→の順序をＣＰＵが記憶してい
てＲＣＵがこの順序どおりにセルメモリを読み出すよう
ＣＰＵがＲＣＵを制御部するようＶこすればよい。この
ような方式を今ランダム方式と称する０ このランダム方式によればセルデータごとのドツトパタ
ーン変換に要する演算時間の不均一さがあってもセルメ
モリを任意に指゛ホできるという利点がある。
ろはラスクスキャン方式において描画すべきセルのｒＨ
にセルデータが読み出されるように保証することでめり
且つ描画速度すなわちＲＣＵからのシリアルデータの読
み出し、を同速にするためのドツトパターン変換部を交
互に用いることであシ、その観点からいえば必ずしもセ
ルメモリの指定を予じめ定めた指定順序（Ｍｌ→Ｍ５→
Ｍ２→Ｍ６→Ｍ３→Ｍ７・・・）に限定する必要はない
。例えば（ＤＣＶＴＩ→Ｍ１）ｃ）（ＤＣＶＴ２−＋Ｍ
６）φ（ＤＣＶＴＩ→Ｍ３）−０（ＤＣＶＴ２→Ｍ５）
Ｃ：）（ＤＣＶＴ２→Ｍ２）Ｅ・・・のクロき順序でセ
ルメモリへのストアが行われだときはこのＭ１→Ｍ６→
Ｍ３→Ｍ５→Ｍ２・・・→の順序をＣＰＵが記憶してい
てＲＣＵがこの順序どおりにセルメモリを読み出すよう
ＣＰＵがＲＣＵを制御部するようＶこすればよい。この
ような方式を今ランダム方式と称する０ このランダム方式によればセルデータごとのドツトパタ
ーン変換に要する演算時間の不均一さがあってもセルメ
モリを任意に指゛ホできるという利点がある。
又シーケンシャル方式とランダム方式を適宜ｍ１合せる
ようにしてもよい。尚以上の説明ではセルメモリ群は３
個めるものとしたが必要に心してその数を追加すること
も可能であり又第７図で示すようにドツトパターン変換
部ＤＣＶＴＩ、ＤＣＶＴ２の各々が複数の組のＰＰＵ、
ＦＧ、ＷＣＵを備えるようにすることによ′シさらに描
画速度を高速化する゛ことも可能である。以上説明した
ように本発明によれば、ドツトパターン変換部を複数段
けこれらを多重化すなわち交互に指定して演算させるよ
うにしその演算結果である各ドツトパターンデータをセ
ルメモリ群に適宜シーケンシャル又はランダムあるいは
それら９組合せによシ指定されたセルメモリごとにスト
アしておき、一方読出し制御部ＲＣＵは各ドツトパター
ン変換部からストアされたセルメモリの順にドツトバタ
ー／データを読み出すようにしたので従来の方式に比し
ドツトパターンの読み出しが高速化が可能になシよって
、描画速度を高速化することができるという効果を奏す
る。
ようにしてもよい。尚以上の説明ではセルメモリ群は３
個めるものとしたが必要に心してその数を追加すること
も可能であり又第７図で示すようにドツトパターン変換
部ＤＣＶＴＩ、ＤＣＶＴ２の各々が複数の組のＰＰＵ、
ＦＧ、ＷＣＵを備えるようにすることによ′シさらに描
画速度を高速化する゛ことも可能である。以上説明した
ように本発明によれば、ドツトパターン変換部を複数段
けこれらを多重化すなわち交互に指定して演算させるよ
うにしその演算結果である各ドツトパターンデータをセ
ルメモリ群に適宜シーケンシャル又はランダムあるいは
それら９組合せによシ指定されたセルメモリごとにスト
アしておき、一方読出し制御部ＲＣＵは各ドツトパター
ン変換部からストアされたセルメモリの順にドツトバタ
ー／データを読み出すようにしたので従来の方式に比し
ドツトパターンの読み出しが高速化が可能になシよって
、描画速度を高速化することができるという効果を奏す
る。
第１図はラスタ方式の描画制御の構成の、一般的なブロ
ック図、第２図は電子ビームによる描画の様子を説明す
る図、第３図は基本図形パターンとそのパラメータを示
す図、第４図は従来の描画制御部の具体化されたブロッ
ク図、第５図はセルメモリ内のアドレスとデータの配置
を示す図、第６図は本発明による描画制御部の実施例ブ
ロック図、第７図は本発明による描画制御部の他の実施
例ブロック図、第８図は第７図に示した制御部における
セルデータの流れを示す図である。 １０１・・・コントローラ、１０２・・・インタフェイ
ス１０３・・・高速データ転送部、１０４・・・コント
ロールバス、１０５・・・読出し制御部、１１２・・・
描画制御部 出願人 東芝機械株式会社 第２図 第５１］ 手 続 補 正 書 特許庁長官 島 １）春 樹 殿 １％事件の表示 ｌり６６４１ 特願昭５６一番舎事舎嗜令号 ２、発明の名称 電子ビーム描−制御装置 ３、補正に係る書類名 願 書 ４、補正をする者 特許出願人 〒１０４ 東京都中央区銀座４丁目２番１１号昭和５
７年２月４日
ック図、第２図は電子ビームによる描画の様子を説明す
る図、第３図は基本図形パターンとそのパラメータを示
す図、第４図は従来の描画制御部の具体化されたブロッ
ク図、第５図はセルメモリ内のアドレスとデータの配置
を示す図、第６図は本発明による描画制御部の実施例ブ
ロック図、第７図は本発明による描画制御部の他の実施
例ブロック図、第８図は第７図に示した制御部における
セルデータの流れを示す図である。 １０１・・・コントローラ、１０２・・・インタフェイ
ス１０３・・・高速データ転送部、１０４・・・コント
ロールバス、１０５・・・読出し制御部、１１２・・・
描画制御部 出願人 東芝機械株式会社 第２図 第５１］ 手 続 補 正 書 特許庁長官 島 １）春 樹 殿 １％事件の表示 ｌり６６４１ 特願昭５６一番舎事舎嗜令号 ２、発明の名称 電子ビーム描−制御装置 ３、補正に係る書類名 願 書 ４、補正をする者 特許出願人 〒１０４ 東京都中央区銀座４丁目２番１１号昭和５
７年２月４日
Claims (1)
- （１） 描画すべき図形パターンをセルごとの複数の
基本図形に分割し、各基本図形を表わすパラメータを記
憶する第１の記憶部から順次パラメータを取り出して対
応する基本図形のドツトパターンデータを発生せしめる
図形発生手段と、この図形発生手段により発生されたド
ツトパターンデータを記憶する第２の記憶部（ＣＥＬＭ
Ｇ）と、この第２の記憶部にストアされたドツトパター
ンデータをシリアルに変換して電子光学系（ＥＯ８）に
供給する読出し制御部と、前記電子光学系の′電子ビー
ムにより所定領域をラスク状に走査するための走査駆動
回路と、前記電子ビームが照射される試料を載置する試
料台とを備えたものにおいて、前記図形発生手段には前
処理部（ＰＰＵ）、関数発生部（ＦＧ）および書込み制
御部（ＷＣＵ）とからなるトゝットハターン変換部（Ｄ
ＣＶＴ）を複数個備え、その各変換部からのドツトパタ
ーンデータ群を前記第２の記憶部に設けたセルメモリご
とにストアせしめて前記読出し制御部がストアされた順
に前記セルメモリからドツトパターンデータ群を受ける
ようにしたことを特徴とする電子ビーム描画制御装置ｔ
′
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56156641A JPS5857726A (ja) | 1981-10-01 | 1981-10-01 | 電子ビ−ム描画制御装置 |
| US06/405,982 US4641252A (en) | 1981-10-01 | 1982-08-06 | Electron beam drawing control system |
| DE19823236468 DE3236468A1 (de) | 1981-10-01 | 1982-10-01 | Elektronenstrahlzeichensteuervorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56156641A JPS5857726A (ja) | 1981-10-01 | 1981-10-01 | 電子ビ−ム描画制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5857726A true JPS5857726A (ja) | 1983-04-06 |
Family
ID=15632099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56156641A Pending JPS5857726A (ja) | 1981-10-01 | 1981-10-01 | 電子ビ−ム描画制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5857726A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5577171A (en) * | 1992-03-02 | 1996-11-19 | Kabushiki Kaisha Toshiba | Figure pattern generating apparatus for detecting pattern defects |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS559433A (en) * | 1978-07-07 | 1980-01-23 | Toshiba Corp | Electron beam exposure device |
-
1981
- 1981-10-01 JP JP56156641A patent/JPS5857726A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS559433A (en) * | 1978-07-07 | 1980-01-23 | Toshiba Corp | Electron beam exposure device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5577171A (en) * | 1992-03-02 | 1996-11-19 | Kabushiki Kaisha Toshiba | Figure pattern generating apparatus for detecting pattern defects |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4433384A (en) | Pattern data handling system for an electron beam exposure system | |
| JPS60181942A (ja) | メモリ制御装置 | |
| JPS5850589A (ja) | 表示処理装置 | |
| JPS6234133B2 (ja) | ||
| JPS6348175B2 (ja) | ||
| US4641252A (en) | Electron beam drawing control system | |
| JPH02161519A (ja) | シリアル入出力回路 | |
| US20250217068A1 (en) | Method for writing test parameters to board memories | |
| JPS59128586A (ja) | 縦横両方向読み出し可能メモリアレイ | |
| JPH028335B2 (ja) | ||
| US20240143497A1 (en) | Processing-in-memory (pim) devices | |
| JP2000125188A (ja) | ラインメモリ装置 | |
| JPS5835592A (ja) | 表示画面分割装置 | |
| JPS6019258A (ja) | 記憶装置 | |
| JPS63236089A (ja) | デ−タ処理装置の表示制御回路 | |
| JPS5870532A (ja) | 電子ビ−ム描画制御装置 | |
| JPH0462627A (ja) | データ変換装置 | |
| JPS619081A (ja) | イメージパターン面回転印刷装置 | |
| JPH11250007A (ja) | シリアルアクセスシステム及びそれに用いるデバイス | |
| JPS59223867A (ja) | 画像メモリおよびその書き込み方法 | |
| JP2878276B2 (ja) | メモリ制御装置 | |
| JPH0281639A (ja) | 印字パターン生成方式 | |
| JPH01111326A (ja) | 電子ビーム露光装置 | |
| JPH0869432A (ja) | メモリ制御装置 | |
| JPH02110758A (ja) | Ｄｍａ転送方式 |