JPH0281639A - 印字パターン生成方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、回転可能な印字ヘッドを搭載したシリアルド
ツトプリンタにおいて、移動方向に対して任意の角度に
設定でき、かつ高速に生成することが可能な印字パター
ン生成方式に関するものである。

〔従来の技術〕

最近、１列に配置された印字要素を傾けて印字を行うと
ともに、縮小／拡大文字を印字するような提案が多く出
されている。しかし、その場合、実際に印字を行う際の
問題点としては、印字ヘッドの印字素子（ドツトピン）
の配列に対応したドツトパターンの生成に時間がかかる
ため、゛処理速度上のネックとなっていた。

従来、ドツトマトリックスプリンタにおいて。

任意の文字サイズを印字する方法としては、例えば、特
開昭６２−１７６８５２号公報に記載された方法がある
。これは、ドツトマトリック印字を行うための複数のド
ツトビンを備えた印字ヘッドを、ヘッド移動方向に対し
て任意の角度に傾斜させ、その印字ヘッドの傾斜角度に
応じて生じる印字ポイントタイミング制御手段を設けて
、補正するものである。すなわち、先ず、印字の縮小率
に対応する回転角を計算し、印字ヘッドをこの回転角だ
け回転させる一方、縮小率に対応した印字ポイントの印
字タイミング補正値を出力して、印字部の横方向の移動
と印字ヘッドの回転角の回転により、縦方向の印字ポイ
ント間隔の縮小と同一ドツト列の印字タイミングの同期
をとっている。

〔発明が解決しようとする課題〕 しかし、上記従来技術では、印字ポイントタイミング制
御の詳細については、何も記載がない。

ところで、ドツトマトリックスプリンタにおける文字の
形成方法は、第４図に示すように、格子上の各ポイント
に各印字要素を選択的に動作させることにより行われる
。この印字ポイントのタイミング制御は、斜めに配列さ
れた各印字要素を。

この格子上において垂直に配列されたかのように制御す
る必要がある。このためには、各印字要素の横方向のず
れを、各印字要素の駆動制御周期単位に補正する方法が
実用的である。

第５図は、印字ヘッドを回転させたときの印字例を示す
図である。

第５図に示すように、この方法では、横方向の各印字要
素の間隔（ここでは、傾斜している実線円の間隔）を格
子寸法（ここでは、実線二重円と隣接する破線円との間
隔）の整数倍とし、この寸法によりずらして印字データ
を各印字要素に与え。

同一タイミングで各印字要素を駆動する。なお、第５図
では、横方向の印字要素の間隔は格子寸法の整数倍では
なく、１．５倍程度になっているが。

実際には６〜８倍にされる。この印字データを、駆動制
御周期単位でずらして各印字要綱に与える方法としては
、マイクロプロセッサにより、印字データを各印字要素
のずれ量に応じた駆動データに変換した後、印字要素駆
動部に与える方法がある。

この方法は、例えば、特開昭６０−１８３１６３号公報
に記載されているように、印字要素を千鳥状２列に配列
したシリアルドツトプリンタに通常採用されている。

第６図は、従来のシリアルドツトプリンタの制御方法を
示すフローチャートであり、第２図は、第６図の制御方
法による変換前の印字データと変換後の駆動データの一
例を示す図である。

第６図においては、上記方法により、印字ヘッドをある
所定の角度に傾けた場合の印字データから駆動データへ
の変換処理手順を示している。

そして、第６図における変換処理の結果が、第２図に示
されている。

第６図において、先ず、印字データの先頭アドレスをＩ
ＮＧＩ（印字）レジスタに格納しくステップ１０１）、
駆動データ格納先頭アドレスを５ＥＴ（セット）レジス
タに格納する（ステップ１０２）。

次に、Ｃレジスタ（カウントレジスタ）をＯｌにセット
しくステップ１０３）、ＩＮＧＩレジスタの内容をＡレ
ジスタ（アキュムレータ）に移しくステップ１０４）、
ずれ補正データ（１）の先頭アドレスをＨＯ３Ｅ（補正
）レジスタに格納する（ステップ１０５）。ＨＯ５Ｅレ
ジスタの内容をＢレジスタ（他方のアキュムレータ）に
移しくステップ１０６）、ＳＥＴレジスタの内容とＢレ
ジスタの内容を加算したものをＷＳＥＴ（書き込みセッ
ト）レジスタに格納する（ステップ１０７）、次に、Ａ
レジスタの内容とＣレジスタの内容のＡＮＤをとって、
その結果をＤレジスタに格納しくステップ１０８）、Ｗ
ＳＥＴレジスタの内容をＥレジスタに移す（ステップ１
０９）。また、Ｄレジスタの内容とＥレジスタの内容の
ＯＲをとってＷＳＥＴレジスタに格納する（ステップ１
１０）。次に、Ｃレジスタの内容を１ビツト上位側にシ
フトする（ステップ１１１）。すなわち、Ｃレジスタは
ドツトデータを１ビツトずつ抜くためのレジスタであっ
て１．ここでは下位ピットのみ１ビツトシフトされてい
る０次に、ＨＯ８Ｅレジスタを１だけインクリメントし
くステップ１１２）、Ｃレジスタキャリアフラグが１′
か否かを判断しくステップ１１３）、０′であればステ
ップ１０６に分岐し、１′であれば次に進む。次に、Ｉ
ＮＧＩレジスタが最終アドレスでないことを確認して（
ステップ１１４）、ＩＮＧ■レジスタとＳＥＴレジスタ
をインクリメントした後（ステップ１１５，１１６）、
ステップ１０３に分岐する。なお、ＩＮＧＩレジスタが
最終アドレスであれば、処理を終了する。

第６図の変換処理フローから明らかなように、１ドツト
の変換に３回のメモリアクセス、５回の演算、１回の判
定が必要であるため、処理速度が低下しており、極めて
実用的ではなかった。

また、印字データを駆動制御周期単位でずらして各印字
素子に与える方法としては、シフトレジスタを用いる方
法も考えられるが、縮小／拡大の値を大きく取るには、
印字要素の間隔を大きく。

かつ傾ける量を大きくすることが必要であり、その場合
、シフトレジスタの段数が多くなる。さらに、印字ヘッ
ドの傾きに応じて、シフトレジスタの段数を可変にする
必要があるので、回路量が大となる等の問題があった。

本発明の目的は、このような従来の課題を解決し、回転
可能な印字ヘッドを搭載したシリアルドツトマトリック
スプリンタにおいて、回路量を増大させず、印字データ
を各印字要素のずれ量に応じた駆動データに高速に変換
できる印字パターン生成方式を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明の印字パターン生成方
式は、印字要素の配列方向を印字ヘッドの移動方向に対
して任意の角度に設定するために、該印字ヘッドを回転
可能にしたシリアルドツトマトリックスプリンタにおい
て、印字データから上記印字要素のずれ量に応じた駆動
データに変換された値を記憶するメモリ素子と、該印字
データをラッチする第１のラッチ回路と、該第１のラッ
チ回路からのデータと上記メモリ素子から読み出された
データとを選択するためのセレクタと、上記メモリ素子
に印字データから変換された駆動データを格納するため
の格納先頭アドレスをラッチする第２のラッチ回路と、
上記印字ヘッドの角度および上記印字データのビット位
置に対応した上記メモリ素子のアドレス補正値が格納さ
れたアドレス補正記憶手段と、該アドレス補正記憶手段
のアドレスとして、上記印字ヘッドの角度に対応したア
ドレス補正値が記憶されたアドレスを指定する第３のラ
ッチ回路と、上記第２のラッチ回路の内容と上記アドレ
ス補正記憶手段からの出力データとを加算し、上記メモ
リ素子のアドレスとして出力する加算器と、上記各構成
手段を制御するタイミング制御信号を発生する制御信号
発生手段とを有することに特徴がある。

〔作　　用〕

本発明においては、所定の配列を持つ複数の印字要素を
備えた印字ヘッドを、所定の方向に移動させながら、こ
れらの印字要素を選択的に動作させて、印字媒体上にド
ツトの組み合わせからなる情報を印字するシリアルドツ
トマトリックスプリンタにおいて、これらの印字要素の
配列方向を印字ヘッドの移動方向に対して任意の角度に
設定すべく、印字ヘッドを回転可能にしたものであって
、メモリ素子に記憶された第２図（ａ）に示す印字要素
群の印字データから、第２図（ｂ）に示す駆動データに
変換した後、再びメモリ素子に記憶する。

第２図（ｂ）には、印字ヘッドを所定の角度に設定して
、印字要素間の横方向の間隔の整数分の１（１／６〜１
／８）に縮小された縦方向の間隔を得るものである。こ
のため、例えば、印字ヘッドを所定の角度にした時、各
印字要素間の横方向のずれ量が印印字要素の駆動制御周
期単位の２に相当する量である場合には、アドレス補正
記憶部に。

第３図のように、アドレス（８ｏ）□６から順次。

（Ｏ）、。、（２）、。、（４）、。、・・・の各デー
タを格納しておき、これを順次読み出して、先頭格納ア
ドレスと加算した値でメモリ素子をアクセスすることに
より、各列ごとに１〜８ビツトの補正データを読み出す
。読み出された補正データは、セレクタにより１ビツト
ずつ印字データと置換された後、再度メモリ素子に格納
される。これにより、メモリ素子には、第２図（ｂ）に
示す１〜８列の文字パターン駆動データが格納されたこ
とになる。

従って、これを順次読み出して、印字要素を駆動するこ
とにより、第２図（ｂ）のパターンが得られる。

〔実施例〕

以下、本発明の実施例を、図面により詳細に説明する。

第１図は１本発明の一実施例を示す印字パターン生成装
置のブロック図である。

第１図において、１は印字データを印字要素のずれ量に
応じた駆動データに変換して記憶するメモリ素子、２は
印字データをラッチするラッチ回路、３は印字データを
駆動データに変換する際に。

タイミング発生部６より出力される３本のビット位置指
定線７をデコードし、その値により印字データラッチ２
のデータ中の１ビツトを選択するセレクタ、４はセレク
タ３より出力されるデータをラッチするメモリ素子ライ
トデータラッチ回路、５はデータバスをドライブするデ
ータバスドライバ、８はメモリ素子１のアドレス端子に
出力するためのアドレスマルチプレクサである。アドレ
スマルチプレクサ８は、印字データを駆動データに変換
する場合、駆動データを外部へ読出す際には、加算器９
の出力をマイクロプロセッサ（図示省略）が駆動するア
ドレスバス１３をメモリ素子１に与えるように制御する
。また、９は格納先頭アドレスラッチ１１の内容と、ア
ドレス補正ＲＯＭ　１０の出力データとを加算する加算
器、１０は印字ヘッドの角度と、印字データのビット位
置に対応したメモリ素子１のアドレス補正値を格納する
アドレス補正ＲＯＭである。アドレス補ｉＲＯＭ　１０
のアドレス端子の下位３ビツトには、タイミング発生器
６より出力されるビット位置指定線７が入力されており
、これにより所定の角度での印字データのビット位置に
対応したメモリ素子１のアドレス補正値が格納されてい
る位置が指定される。

また、アドレス補正ＲＯＭｌ０の４ピツ、ト目以上のア
ドレス端子には、印字ヘッドの角度ごとのメモリ素子１
のアドレス補正値が格納されている位置を指定するため
の補正ＲＯＭアドレスラッチ１２の出力が入力されてい
る。１２は、アドレス補正ＲＯＭｌ０のアドレスを格納
するラッチ回路である。タイミング発生部６は、印字デ
ータを駆動データに変換する際に、上記各構成要素を制
御するタイミング信号を発生する。例えば、メモリ素子
１の読み出し信号、書き込み信号等を発生する。

タイミング発生部６は、マイクロプロセッサ（図示省略
）より、印字データが印字データラッチ回路２へ出力さ
れることにより駆動され、印字データラッチ回路２の印
字データを駆動データに変換して、これをメモリ素子１
に格納し終わった時点で、その一連のタイミング発生動
作を停止する。

このように１本発明の印字パターン発生装置は、印字デ
ータを各印字要素のずれ量に応じた駆動データに変換し
て、記憶するメモリ素子１と、印字データをラッチする
第１のラッチ回路２と、メモリ素子１より読み出される
データと、第１のラッチ回路２からのデータを選択する
ためのセレクタ３と、印字データを駆動データに変換し
て、メモリ素子１に格納する際の格納先頭アドレスをラ
ッチする第２のラッチ回路１１と、印字ヘッドの角度と
印字データのビット位置に対応したメモリ素子１のアド
レス補正値が格納されたアドレス補正記憶部（ＲＯＭ）
１０と、アドレス補正記憶部１０のアドレスとして作用
し、印字ヘッドの角度に対応したアドレス補正値が記憶
されたアドレスを指定する第３のラッチ回路１２と、第
２のラッチ回路１１の内容とアドレス補正記憶部１０か
らの出力データを加算し、メモリ素子１のアドレスとし
て出力する加算器９と、各構成要素を制御するタイミン
グ信号発生部６とから構成されている。

第１図の概略動作を述べる。

第１のラッチ回路２に印字データを、第２のラッチ回路
１１に駆動データの格納先頭アドレスを。

また第３のラッチ回路１２に印字ヘッドの角度により決
定されるアドレス補正値が記憶されているアドレスを、
それぞれセットする０次に、′タイミング発生部６を作
動させ、第２のラッチ回路１１の内容とアドレス補正記
憶部１０の出力（ただし、この時の出力データは０であ
る）を加算器９により加算し、これをメモリ素子１のア
ドレスとして与える。メモリ素子１は、タイミング発生
部６からのタイミングにより読み出し動作を実行し、こ
の値をセレクタ３に入力する。セレクタ３は、第１のラ
ッチ回路２とメモリ素子１の読み出しデータとから、第
１ビツト目のデータは第１のラッチ回路２のデータを、
また残りの第２ビツト目のデータはメモリ素子１よりの
読み出しデータを、それぞれ選択し、出力する。セレク
タ３の出力は。

タイミング発生部６の次のタイミングで、メモリ素子１
に格納される。メモリ素子１への格納が終了すると、タ
イミング発生部６は、アドレス補正記憶部１０のアドレ
スを１つ進め、アドレス補正記憶部１０の出力を加算器
９により加算する。この時、アドレス補正記憶部１０か
ら、第１の印字要素と第２の印字要素間のずれ量が出力
される。

以下、同じようにして、アドレス補正記憶部１０のアド
レスが＋１されるごとに、第１の印字要素と第３の印字
要素とのずれ量、第１の印字要素と第４の印字要素との
ずれ量、・・・が出力され、これらのデータは加算器９
により加算されて、メモリ素子１のアドレスとして供給
される。メモリ素子１は、その度に読み出し動作を実行
し、セレクタ３に読み出しデータを入力する。セレクタ
３は、アドレス補正記憶部１０のアドレスと同期して、
前述のように、第１回目は第１ビツト目のデータは第１
のラッチ回路２のデータを、残り第２ビット目以上のデ
ータはメモリ素子１がらの読み出しデータを選択し、第
２回目は、第２ビツト目のデータは第１のラッチ回路２
のデータを、他のビットはメモリ素子１からの読み出し
データを選択し、メモリ素子１に格納する。以下、第１
のラッチ回路２にラッチされたビット数だけ、同じ動作
を繰り返して、印字データから駆動データへの変換が行
われ、メモリ素子１に格納される。

第７図は、第１図の動作フローチャートであり、第２図
および第３図は第１図の動作を説明するための図である
。

第１図の動作の概略は述べたが、準備処理を含めて、さ
らに詳述する。

先ず、上位装置より指定された文字寸法情報、または縦
方向文字密度情報に従って印字ヘッドの角度が決定され
ると、次にこの角度に対応するデータを選択し、補正Ｒ
ＯＭアドレスラッチ１２に設定する。ここで、印字ヘッ
ドの角度がＡであり、Ａに対応するメモリ素子１のアド
レス補正値がアドレス補正ＲＯＭｌ０のアドレス（８０
）１ｉ番地より格納されていたものとすると、補正ＲＯ
Ｍアドレスラッチ１２へは、（８０）、ｓのデータが設
定される（ステップ２０３）。

一方、印字データは第２図に示すようなデータである。

すなわち、印字ヘッドの角度がＡである場合の各印字要
素間の横方向のずれ量が印字要素の駆動制御周期単位の
２に相当する量であったものとすると、第３図に示すよ
うに、アドレス補正ＲＯＭｌ０には、アトＬ／Ｘ　（８
０）１Ｇカら（０）（０）、。、（２）１゜、（４）！
。、（８）、。、・・・・・・・のデータが順次８バイ
ト記憶されている。

これにより準備ができたので、動作が開始されると、先
ず第２図の■列目の印字データが印字データラッチ回路
２に出力され、セットされる（ステップ２０１）。格納
先頭アドレスラッチ回路１１にも駆動データの先頭アド
レスがセットされる（ステップ２０２）、補正ＲＯＭア
ドレスラッチ回路１２には先に（８ｏ）ｉｓがセットさ
れているので（ステップ２０３）、次にタイミング発生
部６が起動され（ステップ２０４）、タイミング発生部
６からビット位置指定線７に（０）、。が出力される。

これは、第７図におけるｎ＝１の動作開始、つまり第２
図（、）の第０列目の１番目のビットの駆動データの書
き込み動作のタイミングとなる（ステップ２０５）、こ
れにより、アドレス補正ＲＯＭ　１０から（０）□。が
出力され、この値が加算器９により格納先頭アドレスラ
ッチ１１の内容と加算されて、メモリ素子１にアドレス
として入力される（ステップ２０６）。次に、タイミン
グ発生部６がメモリ素子１に読み出し信号を与えること
により。

メモリ素子１からデータを読み出す（ステップ２０７）
。このメモリ素子１の読み出しデータはセレクタ３に入
力されると、セレクタ３では、タイミング発生部６から
のビット位置指定線７が（０）、。

であることにより、印字データラッチ２からのデータ中
の第１　（２’）ビットを選択して、第１ビツト目の出
力データとし、他の出力ビットはメモリ素子１からの対
応する読み出しビットデータを選択する（ステップ２０
８）。このセレクタ３よりの出力は、メモリ素子ライト
データラッチ４にラッチされ、タイミング発生部６から
読み出し信号に続いて発行される書き込み信号により、
メモリ素子１に書き込まれる（ステップ２０９）。次に
、タイミング発生部６は、ビット位置指定線７に（１）
□。を出力する。すなわち、第２図（ａ）の０列の駆動
データの第２ビツト目の書き込み動作に移る。アドレス
補正ＲＯＭアドレスラッチ１２の値が１だけインクリメ
ントされ（ステップ２１０）、ｎ＋１になる。この時に
前回と異なる点は、アドレス補正ＲＯＭｌ０からは（２
）、。が出力され、メモリ素子１には、前回の読み出し
／書き込みを実行したアドレスに＋２したアドレス値が
入力されることである。

第７図では、ｎ＋１した値が第１のラッチ２にセットさ
れたビット数をオーバしていないときには、ステップ２
０６に分岐して、２０６〜２１１までの処理を繰り返す
（ステップ２１１）。

ｎ＝２のときには、セレクタ３は出力データとして、第
２（２１）ビット目は印字データラッチ２の第２（２”
）ビット目のデータを、他の出力ビットはメモリ素子１
よりの対応する読み出しビットデータを、それぞれ選択
する。

次のｎ＝３のときには、セレクタ３は出力データとして
、第３（２”）ビット目は印字データラッチ２の第３（
２”）ビット目のデータを、他の出力ビットはメモリ素
子１よりの対応する読み出しビットデータを、それぞれ
選択する。

以上の動作を計８回実行することにより、第２図（ａ）
の■列目のデータは、メモリ素子１上に第２図（ｂ）の
■′列のような駆動データに変換されて、格納されるこ
とになる。以下、格納先頭アドレスラッチ１１の内容を
＋１した後、第２図（、）の（■列目の印字データを、
さらに■列目の印字データを、印字データラッチ２にラ
ッチすることにより、第２図（ｂ）のような駆動データ
がメモリ素子１上に変換されて、格納されることになる
。

このように、本実施例においては、１ドツトの変換処理
にメモリ素子を読み出しと書き込みに１回ずつアクセス
するだけでよく、演算も１回加算するだけでよい。従っ
て、従来に比べて変換処理速度が格段に向上する。また
、シフトレジスタは用いないので、段数を多くする必要
はなく、回路量も少なくてよい。

〔発明の効果〕

以上説明したように、本発明によれば、回転可能な印字
ヘッドを搭載したシリアルドツトマトリックスプリンタ
において、従来よりも高速に、印字データを各印字要素
のずれ量に対応した駆動データに変換することができ、
かつ回路量も少なくてよいという利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図お
よび第３図は第１図の動作を説明するための図、第４図
および第５図は印字ヘッドを回転された時の印字例を示
す図、第６図は従来の印字データ変換のための制御フロ
ーチャート、第７図は本発明における駆動データへの変
換動作フローチャートである。 １：メモリ素子、２：印字データラッチ回路（第１のラ
ッチ）、３：セレクタ、４：書き込みアドレスラッチ、
５：データパイドライバ、６：タイミング発生部、７：
ビット位置指定線、８ニアドレスマルチプレクサ、９：
加算器、１０ニアドレス補正ＲＯＭ、１１：格納先頭ア
ドレスラッチ回路（第２のラッチ）、１２ニアドレス補
正ＲＯＭアドレスラッチ回路（第３のラッチ）、１３：
マイクロプロセッサからのアドレスバス。 第 図 第 図 ロ　　　−四　　　−４−〇　　　〈 へ　　へ　　へ　　へ　　へ　　へ　　へ　　へ第 図 第 図 第 図

Claims (1)

【特許請求の範囲】
1. １、印字要素の配列方向を印字ヘッドの移動方向に対し
   て任意の角度に設定するために、該印字ヘッドを回転可
   能にしたシリアルドットマトリックスプリンタにおいて
   、印字データから上記印字要素のずれ量に応じた駆動デ
   ータに変換された値を記憶するメモリ素子と、該印字デ
   ータをラッチする第１のラッチ回路と、該第１のラッチ
   回路からのデータと上記メモリ素子から読み出されたデ
   ータとを選択するためのセレクタと、上記メモリ素子に
   印字データから変換された駆動データを格納するための
   格納先頭アドレスをラッチする第２のラッチ回路と、上
   記印字ヘッドの角度および上記印字データのビット位置
   に対応した上記メモリ素子のアドレス補正値が格納され
   たアドレス補正記憶手段と、該アドレス補正記憶手段の
   アドレスとして、上記印字ヘッドの角度に対応したアド
   レス補正値が記憶されたアドレスを指定する第３のラッ
   チ回路と、上記第２のラッチ回路の内容と上記アドレス
   補正記憶手段からの出力データとを加算し、上記メモリ
   素子のアドレスとして出力する加算器と、上記各構成手
   段を制御するタイミング制御信号を発生する制御信号発
   生手段とを有することを特徴とする印字パターン生成方
   式。