JPS5860275U - 電圧検出回路 - Google Patents
電圧検出回路Info
- Publication number
- JPS5860275U JPS5860275U JP11115182U JP11115182U JPS5860275U JP S5860275 U JPS5860275 U JP S5860275U JP 11115182 U JP11115182 U JP 11115182U JP 11115182 U JP11115182 U JP 11115182U JP S5860275 U JPS5860275 U JP S5860275U
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- field effect
- effect transistor
- voltage detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来の電圧検出回路である。−１はＰチャネル
トランジスタ、ＲはＩＣ外に作られる付属の可変抵抗、
２はＰチャンネルトランジスタ、３はＮチャンネルトラ
ンジスタ、２，３のトランジスタで相補型インバータを
形成１、Ｏは電圧検出回路の出力、十ＶＤＤはマイナス
アースに対するプラス側電位、ＶＧは１のトランジスタ
のドレイン電圧で、次段２．３のトランジスタの相補型
インバータのゲート電圧である。 第２図は、第１図に示された回路の温度特性に対する説
明図である。ヌ、ＶＩｌ］：は第１図と同様、ｖＴＰは
第１図の１のＰチャンネルトランジスタのスレッシュホ
ルド電圧、曲線６はＶＧ−Ｖ闇の関数曲線で、常温状態
のもの、曲線７はその関数曲線の高温状態、曲線８はそ
の関数曲線の低温状態、直線９は第１図の２．３のトラ
ンジスタから成る相補型ブンバータの遷移電圧ＶＧ−Ｘ
−ＶＤＤ直線、領域４は第１図１のＰチャンネルトラン
ジスタが飽和状態で用いられていることを、領域５は不
飽和状態で用いられていることを示す。点１ｏは、曲線
６勺直線９の交点で、常温での検出電圧ＶＤＤ１０を示
す、点１１は曲線７と直線９の交点で、高温での検出電
圧Ｖ［）Ｉ）１１を示す。点１２は曲線８（！：直線９
の交点で、低温での検出電圧ＶｒＸ）１２を示す。 点１３は曲線６． ７． ８の交点で、温度特性０の唯
一点である。 第３図は本考案の電圧検出回路である。３２はＰチャン
ネルトランジスタ、３３はＰタイプあるいはＮタイプの
拡散抵抗ｒ、 ０．Ｒ，＋ＶＤＤは第１図と同様、ＶＧ
は３２のＰチャンネルトランジスタのドレイン電圧で相
補型インバータのゲート電圧、Ａは３２のＰチャンネル
トランジスタと拡散抵抗ｒの結節点、Ｂは１段目の相補
型インバータのＰチャンネル、Ｎチャンネル両トランジ
スタ □のゲート結節点。 第４図は本考案の電圧検出回路である＝。３４はＮチャ
ンネルトランジスタ、３５はＰタイプあるいはＮタイプ
の拡散抵抗ｒ、 ０． Ｒ，＋ＶＤＤは第１図と同様、
ＶＧは３ｓｃｙ＞ｕチャンネルトランジスタのドレイン
電圧で、相補型インバータのゲート電圧、Ａは３４のＮ
チャンネルトランジスタと拡散抵抗ｒの結節点、Ｂは第
３図と同様である。 第５図は、第３図に示された回路の説明図である。ＶＧ
＊ ”ＤＤは第３図と同様、曲線１８はＶＧ。 −ｖ［１，）の関数曲線、直線１９は相補型インバータ
の遷移電圧ｖｃ” ＶＤＤ直線、領域２０は■。＞Ｖ
ｃ”、領域２１はＶ。＜ＶＧ”、ＶＤ−はＶ。＝■−の
点である。 第６図は本考案の電圧検出回路である。３６はＰチャン
ネルトランジスタ、３７．３８．３９はホリシリー７７
抵抗ｒ□、ｒ２．ｒ３，０．Ｒ１＋ＶＩｌｘ）は第１図
と同様、ＶＧは３８のポリシリコン抵抗と外付は可変抵
抗Ｒとの結節点電位で、相補型インバータのゲート電圧
、Ａは３８のポリシリコン抵抗と外付は可変抵抗Ｒとの
結節点、Ｂは第３図と同様である。 第７図は本考案の電圧検出回路である。４１はＮチャン
ネルトランジスタ、４１，４２．４３はポリシリコン抵
抗ｒ１． ｒ２． ｒ３＋ Ｏ，Ｒ，＋ＶＤＤハ第１図
と同様、ＶＧは４２のポリシリコン抵抗ｒ２と外付は可
変抵抗Ｒとの結節点電位で、相補型インバータのゲート
電圧、Ａは４２のポリシリコン抵抗ｒ２と外付は可変抵
抗Ｒとの結節点、Ｂは第３図と同様である。 第８図は、外付は可変抵抗ＲをＩＣ内でモノリシックに
作った場合の直列接続図、Ａは第１．３゜４、 ６．
７図のＡ点と同じ。Ｃ点は０レベルあるいは＋ＶＤＤレ
ベルである。 − 第９図は、外付は可変抵抗ＲをＩＣ内でモノリシックに
作った場合の並列接続図。Ａ、 Ｃ共に第８図と同様で
ある。 − ； 第７図
トランジスタ、ＲはＩＣ外に作られる付属の可変抵抗、
２はＰチャンネルトランジスタ、３はＮチャンネルトラ
ンジスタ、２，３のトランジスタで相補型インバータを
形成１、Ｏは電圧検出回路の出力、十ＶＤＤはマイナス
アースに対するプラス側電位、ＶＧは１のトランジスタ
のドレイン電圧で、次段２．３のトランジスタの相補型
インバータのゲート電圧である。 第２図は、第１図に示された回路の温度特性に対する説
明図である。ヌ、ＶＩｌ］：は第１図と同様、ｖＴＰは
第１図の１のＰチャンネルトランジスタのスレッシュホ
ルド電圧、曲線６はＶＧ−Ｖ闇の関数曲線で、常温状態
のもの、曲線７はその関数曲線の高温状態、曲線８はそ
の関数曲線の低温状態、直線９は第１図の２．３のトラ
ンジスタから成る相補型ブンバータの遷移電圧ＶＧ−Ｘ
−ＶＤＤ直線、領域４は第１図１のＰチャンネルトラン
ジスタが飽和状態で用いられていることを、領域５は不
飽和状態で用いられていることを示す。点１ｏは、曲線
６勺直線９の交点で、常温での検出電圧ＶＤＤ１０を示
す、点１１は曲線７と直線９の交点で、高温での検出電
圧Ｖ［）Ｉ）１１を示す。点１２は曲線８（！：直線９
の交点で、低温での検出電圧ＶｒＸ）１２を示す。 点１３は曲線６． ７． ８の交点で、温度特性０の唯
一点である。 第３図は本考案の電圧検出回路である。３２はＰチャン
ネルトランジスタ、３３はＰタイプあるいはＮタイプの
拡散抵抗ｒ、 ０．Ｒ，＋ＶＤＤは第１図と同様、ＶＧ
は３２のＰチャンネルトランジスタのドレイン電圧で相
補型インバータのゲート電圧、Ａは３２のＰチャンネル
トランジスタと拡散抵抗ｒの結節点、Ｂは１段目の相補
型インバータのＰチャンネル、Ｎチャンネル両トランジ
スタ □のゲート結節点。 第４図は本考案の電圧検出回路である＝。３４はＮチャ
ンネルトランジスタ、３５はＰタイプあるいはＮタイプ
の拡散抵抗ｒ、 ０． Ｒ，＋ＶＤＤは第１図と同様、
ＶＧは３ｓｃｙ＞ｕチャンネルトランジスタのドレイン
電圧で、相補型インバータのゲート電圧、Ａは３４のＮ
チャンネルトランジスタと拡散抵抗ｒの結節点、Ｂは第
３図と同様である。 第５図は、第３図に示された回路の説明図である。ＶＧ
＊ ”ＤＤは第３図と同様、曲線１８はＶＧ。 −ｖ［１，）の関数曲線、直線１９は相補型インバータ
の遷移電圧ｖｃ” ＶＤＤ直線、領域２０は■。＞Ｖ
ｃ”、領域２１はＶ。＜ＶＧ”、ＶＤ−はＶ。＝■−の
点である。 第６図は本考案の電圧検出回路である。３６はＰチャン
ネルトランジスタ、３７．３８．３９はホリシリー７７
抵抗ｒ□、ｒ２．ｒ３，０．Ｒ１＋ＶＩｌｘ）は第１図
と同様、ＶＧは３８のポリシリコン抵抗と外付は可変抵
抗Ｒとの結節点電位で、相補型インバータのゲート電圧
、Ａは３８のポリシリコン抵抗と外付は可変抵抗Ｒとの
結節点、Ｂは第３図と同様である。 第７図は本考案の電圧検出回路である。４１はＮチャン
ネルトランジスタ、４１，４２．４３はポリシリコン抵
抗ｒ１． ｒ２． ｒ３＋ Ｏ，Ｒ，＋ＶＤＤハ第１図
と同様、ＶＧは４２のポリシリコン抵抗ｒ２と外付は可
変抵抗Ｒとの結節点電位で、相補型インバータのゲート
電圧、Ａは４２のポリシリコン抵抗ｒ２と外付は可変抵
抗Ｒとの結節点、Ｂは第３図と同様である。 第８図は、外付は可変抵抗ＲをＩＣ内でモノリシックに
作った場合の直列接続図、Ａは第１．３゜４、 ６．
７図のＡ点と同じ。Ｃ点は０レベルあるいは＋ＶＤＤレ
ベルである。 − 第９図は、外付は可変抵抗ＲをＩＣ内でモノリシックに
作った場合の並列接続図。Ａ、 Ｃ共に第８図と同様で
ある。 − ； 第７図
Claims (1)
- 電圧レベルコンパレータ及び、電圧コンバータよりなる
電圧検出回路において、前記電圧レベルコンバータはゲ
ート・ドレイン電極間に実質的な抵抗成分を有し、ゲー
ト・ソース電極間に被検出電圧に依存する電圧が印加さ
れた電界効果型トランジスタと前記電界効果型トランジ
スタのドレイン電極に接続された第１の抵抗体との直列
回路の両端に被検出電圧を印加してなり、前記電圧コン
パレータの入力は前記抵抗体に接続され、さらに前記電
界効果型トランジスタのソース・ドレイン電極間には第
２の抵抗体が接続され、前記第１の抵抗体の少な（とも
一部及び前記第２の抵抗体は前記電界効果型トランジス
タと同一半導体基板上に形成されて前記電界効果型トラ
ンジスタのコンダクタンス係数の温度変化による等価抵
抗の変化を補正する温度特性を有することを特徴とする
電圧検出面路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11115182U JPS5860275U (ja) | 1982-07-22 | 1982-07-22 | 電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11115182U JPS5860275U (ja) | 1982-07-22 | 1982-07-22 | 電圧検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5860275U true JPS5860275U (ja) | 1983-04-23 |
Family
ID=29905490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11115182U Pending JPS5860275U (ja) | 1982-07-22 | 1982-07-22 | 電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5860275U (ja) |
-
1982
- 1982-07-22 JP JP11115182U patent/JPS5860275U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01321721A (ja) | 半導体時間遅延素子 | |
| JPH0224282Y2 (ja) | ||
| US4578694A (en) | Inverter circuit provided with gate protection | |
| JPS5942495B2 (ja) | 負性抵抗回路 | |
| JPH0287819A (ja) | ＢｉＣＭＯＳ論理回路 | |
| JPS63139426A (ja) | 半導体ブ−トストラツプ回路 | |
| JP2872058B2 (ja) | 出力バッファ回路 | |
| JPS5860275U (ja) | 電圧検出回路 | |
| JPH0344692B2 (ja) | ||
| JPH06334480A (ja) | 半導体集積回路 | |
| JPS6233752B2 (ja) | ||
| JPH0722515A (ja) | 半導体集積回路 | |
| JP3657193B2 (ja) | 温度検出回路 | |
| JPS5854875A (ja) | インバ−タ回路 | |
| JPH0218968A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| EP0464667A2 (en) | Power-on-clear signal generating circuit | |
| JPS5896269U (ja) | 電圧検出回路 | |
| JPS6027967Y2 (ja) | 電圧検出装置 | |
| JP2913428B2 (ja) | 温度せンサ | |
| JPS6395667A (ja) | 入力保護装置 | |
| JPH0227567Y2 (ja) | ||
| JPS5829657B2 (ja) | フリツプフロツプ回路 | |
| JPS61269530A (ja) | 相補型ｍｏｓインバ−タ回路 | |
| JP2671304B2 (ja) | 論理回路 | |
| JPH05191231A (ja) | 二値弁別回路 |