JPS5860486A - 半導体センスアンプ - Google Patents
半導体センスアンプInfo
- Publication number
- JPS5860486A JPS5860486A JP56157506A JP15750681A JPS5860486A JP S5860486 A JPS5860486 A JP S5860486A JP 56157506 A JP56157506 A JP 56157506A JP 15750681 A JP15750681 A JP 15750681A JP S5860486 A JPS5860486 A JP S5860486A
- Authority
- JP
- Japan
- Prior art keywords
- held
- high level
- current
- fets
- drains
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
Landscapes
- Static Random-Access Memory (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、相補形Ｍ ＯＳ電界効果トランジスタ（以下
ＣのＭＯ８という）スタティックＲＡＭ（Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ ）等の半導体センス
アンプの改良に関するものである。
ＣのＭＯ８という）スタティックＲＡＭ（Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ ）等の半導体センス
アンプの改良に関するものである。
現在のＣ−ＭＯＳスタティックＲＡＭの半導体センスア
ンプは、第１図に示すように、Ｐチャンネル形ＭＯ８電
界効果トランジスタ（以下Ｐ −ｆＭＯ８という）Ｆｌ
、Ｆ２ とＮチャンネル形Ｍ ＯＳ ’ｌ界効果ト
ランジスタ（以下Ｎ、ＭＯ８という）Ｆ、。
ンプは、第１図に示すように、Ｐチャンネル形ＭＯ８電
界効果トランジスタ（以下Ｐ −ｆＭＯ８という）Ｆｌ
、Ｆ２ とＮチャンネル形Ｍ ＯＳ ’ｌ界効果ト
ランジスタ（以下Ｎ、ＭＯ８という）Ｆ、。
Ｆ４を差動増幅形式に結線し、Ｎ−ＭＯ８−Ｆ、。
Ｆ４のソースを定電流源用Ｎ、ＭＯ８，Ｆ、のドレイン
に接続したものである。
に接続したものである。
この回路の動作を説明する。
Ｐ、ＭＯ８は入力信号が高レベル（以下Ｈという）のと
きオフし、低レベル（以下りという）のときオンする。
きオフし、低レベル（以下りという）のときオンする。
Ｎ、ＭＯ８はＨのときオンし、Ｌのときオフする。
第１図において、いま、Ｄ端子にＨの信号を、Ｄ端子に
Ｌの信号を入力すると同時にＮ −ＭＯＳ・Ｆ、のゲー
）（３ＫＨの信号を入力すると、Ｎ、ＭＯ８−Ｆ、とＮ
、ＭＯ８＠Ｆ、がオンして電源■ＤＤはＰ、ＭＯ８，Ｆ
、、Ｎ、ＭＯ８φＦ、、Ｎ。
Ｌの信号を入力すると同時にＮ −ＭＯＳ・Ｆ、のゲー
）（３ＫＨの信号を入力すると、Ｎ、ＭＯ８−Ｆ、とＮ
、ＭＯ８＠Ｆ、がオンして電源■ＤＤはＰ、ＭＯ８，Ｆ
、、Ｎ、ＭＯ８φＦ、、Ｎ。
ＭＯ８，Ｐ、を通して電流を流す。このときＰ・ＭＯ８
−Ｆ、とＮ−ＭＯ８＠Ｆ、のドレインはＬになっている
ので、Ｐ−ＭＯ８−Ｆ、はオンするが、Ｎ、ＭＯ８−Ｆ
４はオフしているため、Ｐ・ＭＯ８−Ｆ、とＮ・ＭＯ８
，Ｆ、のドレインは電源■ＤＤが印加されて■１となり
、出力端子１目はＨの信号を出力する。また、■）端子
にＩ、の信号を、Ｄ端子にＨの信号を入力すると同時に
Ｎ、ＭＵ８・Ｆ５のゲートＧｌ（の信号な入力すると、
Ｎ、ＭＯ８＠Ｆ４とＮ書ＭＯ８，Ｆ、がオンｔ７てＮ、
ＭＵ８．Ｆ４ 、Ｎ、ＭＵ８・ド、を涌１２て過渡電流
が流れ、出力端子ｏｕｔ はＬの信月を出力する３゜
このような半導体センスアンプでは、定電流源用Ｎ、Ｍ
Ｏ８φＦ、のＷ／Ｉ、（Ｗ：チャンオル幅。
−Ｆ、とＮ−ＭＯ８＠Ｆ、のドレインはＬになっている
ので、Ｐ−ＭＯ８−Ｆ、はオンするが、Ｎ、ＭＯ８−Ｆ
４はオフしているため、Ｐ・ＭＯ８−Ｆ、とＮ・ＭＯ８
，Ｆ、のドレインは電源■ＤＤが印加されて■１となり
、出力端子１目はＨの信号を出力する。また、■）端子
にＩ、の信号を、Ｄ端子にＨの信号を入力すると同時に
Ｎ、ＭＵ８・Ｆ５のゲートＧｌ（の信号な入力すると、
Ｎ、ＭＯ８＠Ｆ４とＮ書ＭＯ８，Ｆ、がオンｔ７てＮ、
ＭＵ８．Ｆ４ 、Ｎ、ＭＵ８・ド、を涌１２て過渡電流
が流れ、出力端子ｏｕｔ はＬの信月を出力する３゜
このような半導体センスアンプでは、定電流源用Ｎ、Ｍ
Ｏ８φＦ、のＷ／Ｉ、（Ｗ：チャンオル幅。
■、：チャンネル長）を大ぎくして高速用に用いるため
、消費電力が大きくなる欠点があった。１本発明は、前
記欠点を除去するためＩ／Ｃ１ｒされたものであり、そ
の特徴は、■）・ＭＵ８−Ｆ、、ｌ”。
、消費電力が大きくなる欠点があった。１本発明は、前
記欠点を除去するためＩ／Ｃ１ｒされたものであり、そ
の特徴は、■）・ＭＵ８−Ｆ、、ｌ”。
とＮ 、ＭＵ８ 、Ｆ３ 、Ｉ”、をＣｍ ＭＵ Ｓ
７（ン／： −夕形式に結線し、定１１１がｔ、原則Ｎ
、 Ｍ ＯＳ・ド、のゲートをＰ＠ＭＯ８−１”、と
Ｎ、ＭＵ８・Ｆ、のドレインに接続したことにある。
７（ン／： −夕形式に結線し、定１１１がｔ、原則Ｎ
、 Ｍ ＯＳ・ド、のゲートをＰ＠ＭＯ８−１”、と
Ｎ、ＭＵ８・Ｆ、のドレインに接続したことにある。
以下、実施例とともに本発明の詳細な説明する。
第２図は、本発明の一実施例の構成も・ボす図であり、
第１図と同一の機能を有するものは同一記号を付けであ
る。
第１図と同一の機能を有するものは同一記号を付けであ
る。
本実施例は、第２図に示すように、Ｐ、ＭＵ８・Ｆ、、
Ｆ、とＮ・ＭＯ８＠Ｆ、、Ｉ”、をＣ，ＭＯＳインバー
タ形式に結線し、定電流源用Ｎ 、ＭＵ８．Ｆ、のゲー
トをＩ）・ＭＵ８．Ｆ’、とＮ 、ＭＯ８＠Ｆ、のドレ
インに接続した半導体センスアンプであり、図中、ｖＤ
Ｄは電源、Ｄ、Ｄは相反する信号の入力端子、ｏｕｔ
は出力端子である。
Ｆ、とＮ・ＭＯ８＠Ｆ、、Ｉ”、をＣ，ＭＯＳインバー
タ形式に結線し、定電流源用Ｎ 、ＭＵ８．Ｆ、のゲー
トをＩ）・ＭＵ８．Ｆ’、とＮ 、ＭＯ８＠Ｆ、のドレ
インに接続した半導体センスアンプであり、図中、ｖＤ
Ｄは電源、Ｄ、Ｄは相反する信号の入力端子、ｏｕｔ
は出力端子である。
次に本実施例の動作を説明する。
Ｐ−ＭＵ８は入力信号がＨのときオフ、Ｌのときオンし
、Ｎ−ＭＵ８はＨのときオン、Ｌのときオフする。
、Ｎ−ＭＵ８はＨのときオン、Ｌのときオフする。
第２図において、いま、Ｄ端子にＨの信号を、Ｄ端子に
Ｌの信号をそれぞれ入力すると、Ｐ、ＭＵ８．Ｆ、とＮ
−ＭＵ８．Ｆ４はオフで、Ｐ、ＭＵ８−Ｆ２とＮ・ＭＵ
８ 、Ｆ、はオンするが、Ｐ・ＭＵ８．Ｆ、がオフであ
るため、電源■ＤＤはＰ・ＭＯ８拳Ｆ１とＮ・ＭＯ８＠
Ｆ３のドレインに印加されず、該ドレインはＬのままで
あり、Ｎ、ＭＵ８．Ｆ、はオンしない。この結果、Ｐ−
ＭＵ８・Ｆ、とＮ、ＭＵ８−Ｆ、のドレインはＨとなり
、出力端子ｏｕｔは１４信号を出力する。次にＤ端子に
Ｌの信号なり端子にｌ］の信号も・それぞれ入力すると
、Ｐ・ＭＵ８−Ｆ、とＮ−ＭＵ８・１・４はオンし、Ｐ
−ＭＵ８−Ｉ＝”、とＮ−ＭＵ８・１・、はオフする。
Ｌの信号をそれぞれ入力すると、Ｐ、ＭＵ８．Ｆ、とＮ
−ＭＵ８．Ｆ４はオフで、Ｐ、ＭＵ８−Ｆ２とＮ・ＭＵ
８ 、Ｆ、はオンするが、Ｐ・ＭＵ８．Ｆ、がオフであ
るため、電源■ＤＤはＰ・ＭＯ８拳Ｆ１とＮ・ＭＯ８＠
Ｆ３のドレインに印加されず、該ドレインはＬのままで
あり、Ｎ、ＭＵ８．Ｆ、はオンしない。この結果、Ｐ−
ＭＵ８・Ｆ、とＮ、ＭＵ８−Ｆ、のドレインはＨとなり
、出力端子ｏｕｔは１４信号を出力する。次にＤ端子に
Ｌの信号なり端子にｌ］の信号も・それぞれ入力すると
、Ｐ・ＭＵ８−Ｆ、とＮ−ＭＵ８・１・４はオンし、Ｐ
−ＭＵ８−Ｉ＝”、とＮ−ＭＵ８・１・、はオフする。
この結果、Ｐ、ＭＵ８・１・１ とＮ、ＭＵ８−Ｆ、の
ドレインは電源ｖＩ）。プ）を印加され、１１となるの
で、Ｎ、ＭＵ３・１・、がオンし−（ｔη１流が流れる
。このときＰ・ＭＯＳ・１・、とＮ・ＭＵ８−Ｆ、のド
レインはＰ−ＭＵ８・■パ、がオンし、て電源■ＤＤが
印加されないためｌ・となり、出力端子ｏｕｔ はＬ
信号を出力する３、 以上説明した如く、本発明によれば、Ｉ）−Ｍ ＵＳ−
Ｆ、 とＮ、ＭＵ８−１”３のドレインが１１になった
ときだけ電流を流すようにしたので、消費電流を減少さ
せることができる。％にｌｔＡＭのデータを並列に出力
する際、複数個の半導体センスアンプな並列に設けて使
用するため、その効果は大である。
ドレインは電源ｖＩ）。プ）を印加され、１１となるの
で、Ｎ、ＭＵ３・１・、がオンし−（ｔη１流が流れる
。このときＰ・ＭＯＳ・１・、とＮ・ＭＵ８−Ｆ、のド
レインはＰ−ＭＵ８・■パ、がオンし、て電源■ＤＤが
印加されないためｌ・となり、出力端子ｏｕｔ はＬ
信号を出力する３、 以上説明した如く、本発明によれば、Ｉ）−Ｍ ＵＳ−
Ｆ、 とＮ、ＭＵ８−１”３のドレインが１１になった
ときだけ電流を流すようにしたので、消費電流を減少さ
せることができる。％にｌｔＡＭのデータを並列に出力
する際、複数個の半導体センスアンプな並列に設けて使
用するため、その効果は大である。
第１図は、差動増幅形式に結線１〜だ半導体ヒンスアン
プの回路構成を示す図、第２図は、本発明の一実施例の
回路構成を示す図である。 Ｆ、、Ｆ、＝、Ｐ−ＭＵ８．Ｆ’ｓ 、ｌ”４．、、Ｎ
、ＭＵ８．ＶＤＤ・電源、Ｆ、・・定電流源用Ｎ−ＭＯ
８、Ｄ、Ｄ・・相反信号入力端子、ｏｕｔ ・出力端子
。 代理人 弁理士 薄 １）利 幸
プの回路構成を示す図、第２図は、本発明の一実施例の
回路構成を示す図である。 Ｆ、、Ｆ、＝、Ｐ−ＭＵ８．Ｆ’ｓ 、ｌ”４．、、Ｎ
、ＭＵ８．ＶＤＤ・電源、Ｆ、・・定電流源用Ｎ−ＭＯ
８、Ｄ、Ｄ・・相反信号入力端子、ｏｕｔ ・出力端子
。 代理人 弁理士 薄 １）利 幸
Claims (1)
- 【特許請求の範囲】 Ｐチャンネル形Ｍ ＯＳ電界効果トランジスタＦ、。 Ｆ２とＮチャンネル形ＭＯ８電界効果トランジスタＦ、
、Ｆ４を相補形ＭＯ８電界効果トランジスタでインバー
タ形式に結線し、Ｎチャンネル形ＭＯ８電界効果トラン
ジスタＦ、のゲートをＰチャンネル形ＭＯ８電界効果ト
ランジスタＦ、とＮチャンネル形ＭＯ３電界効果トラン
ジスタＦ３のドレインに接続したことを特徴とする半導
体センスアンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56157506A JPS5860486A (ja) | 1981-10-05 | 1981-10-05 | 半導体センスアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56157506A JPS5860486A (ja) | 1981-10-05 | 1981-10-05 | 半導体センスアンプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5860486A true JPS5860486A (ja) | 1983-04-09 |
| JPH0154797B2 JPH0154797B2 (ja) | 1989-11-21 |
Family
ID=15651165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56157506A Granted JPS5860486A (ja) | 1981-10-05 | 1981-10-05 | 半導体センスアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5860486A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS632193A (ja) * | 1986-06-20 | 1988-01-07 | Mitsubishi Electric Corp | センスアンプ回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52144239A (en) * | 1976-05-27 | 1977-12-01 | Mitsubishi Electric Corp | Sense circuit |
| JPS5694575A (en) * | 1979-12-27 | 1981-07-31 | Toshiba Corp | Complementary mos sense circuit |
-
1981
- 1981-10-05 JP JP56157506A patent/JPS5860486A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52144239A (en) * | 1976-05-27 | 1977-12-01 | Mitsubishi Electric Corp | Sense circuit |
| JPS5694575A (en) * | 1979-12-27 | 1981-07-31 | Toshiba Corp | Complementary mos sense circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS632193A (ja) * | 1986-06-20 | 1988-01-07 | Mitsubishi Electric Corp | センスアンプ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0154797B2 (ja) | 1989-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4042839A (en) | Low power dissipation combined enhancement depletion switching driver circuit | |
| JPH11163644A5 (ja) | ||
| US6759876B2 (en) | Semiconductor integrated circuit | |
| KR960039603A (ko) | 전위-전류 변환기 | |
| US5095230A (en) | Data output circuit of semiconductor device | |
| JPH01296491A (ja) | 基準電圧発生回路 | |
| KR890013769A (ko) | 중간전위생성회로 | |
| CN214674306U (zh) | 一种低功耗芯片的欠压保护电路 | |
| JPS6021605A (ja) | 正帰還を利用するｃｍｏｓ高利得増幅器 | |
| JPS5860486A (ja) | 半導体センスアンプ | |
| JP2944373B2 (ja) | 半導体集積回路 | |
| KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
| CN111522391A (zh) | 一种与电源电压无关的偏置电路 | |
| JP3361605B2 (ja) | 半導体集積回路装置 | |
| JPS6284487A (ja) | 差動増幅器 | |
| JPS60236190A (ja) | センス・アンプ | |
| JPH0818355A (ja) | 演算増幅器 | |
| JPH0461417A (ja) | 半導体集積回路装置 | |
| JP2932858B2 (ja) | レベル変換回路 | |
| JPS59154691A (ja) | センス増幅回路 | |
| JPS6119227A (ja) | Ｍｏｓ入力回路装置 | |
| JPS6162230A (ja) | インタ−フエ−ス回路 | |
| JPH0218606A (ja) | 定電流回路 | |
| JPH04120907A (ja) | オペアンプ回路 | |
| JPS60214611A (ja) | シングルエンド方式のｍｏｓトランジスタ差動増幅器 |