JPS586189A - 電極素子の電極形成方法および電極形成用マスク装置 - Google Patents
電極素子の電極形成方法および電極形成用マスク装置Info
- Publication number
- JPS586189A JPS586189A JP56103816A JP10381681A JPS586189A JP S586189 A JPS586189 A JP S586189A JP 56103816 A JP56103816 A JP 56103816A JP 10381681 A JP10381681 A JP 10381681A JP S586189 A JPS586189 A JP S586189A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- substrate element
- main surface
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Electrodes Of Semiconductors (AREA)
- Piezo-Electric Transducers For Audible Bands (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、電極素子の電極形成方法および電極形成用
マスク装置(関し、特に、電極形成がtVD(よシ行な
われ得るように改良された電極炒成方法およびこの方法
の実施に直接用いられるマスク装置に関する。
マスク装置(関し、特に、電極形成がtVD(よシ行な
われ得るように改良された電極炒成方法およびこの方法
の実施に直接用いられるマスク装置に関する。
箇1図はこの発明が適用される電極素子の@10電極形
成例を示す斜視図であるe @ 11jAWC示i5゜
れる電極素子1は、たとえば圧電ブザーの振動子がそo
*W1的な例である。このような電極素子lは、圧電性
磁器から成る基板エレメント2を含み、この基板エレメ
ント2は2つの主表面3.4とこの主表面3.4間を連
結する@面5とを有する。
成例を示す斜視図であるe @ 11jAWC示i5゜
れる電極素子1は、たとえば圧電ブザーの振動子がそo
*W1的な例である。このような電極素子lは、圧電性
磁器から成る基板エレメント2を含み、この基板エレメ
ント2は2つの主表面3.4とこの主表面3.4間を連
結する@面5とを有する。
図示の基板エレメント2は円板状であるが、正・芳浄、
長rjsま九はその他の形状の板であってもよい、一方
の主表面3上には、その全面くわたって11電極(隠れ
て図示されqい)が形成される。
長rjsま九はその他の形状の板であってもよい、一方
の主表面3上には、その全面くわたって11電極(隠れ
て図示されqい)が形成される。
他方O主1IIii4上には、1111図に示されるよ
うにその同縁fljAK電極が形成されrz%thN分
を残して箇2電極6がS成される。このようにして、I
II電極と1[2電極6とは、互IAに独立分離して各
上表IN3.4tlc形成される。したがって、こO@
1電極と1112電極6とに適宜ON振電圧が加えられ
ると、圧電性磁器から成る基板エレメント2は所定の振
動数で振動するととKffる。
うにその同縁fljAK電極が形成されrz%thN分
を残して箇2電極6がS成される。このようにして、I
II電極と1[2電極6とは、互IAに独立分離して各
上表IN3.4tlc形成される。したがって、こO@
1電極と1112電極6とに適宜ON振電圧が加えられ
ると、圧電性磁器から成る基板エレメント2は所定の振
動数で振動するととKffる。
なお、上述した電極素子1のように、基板エレメントの
表裏両面上(適宜電極が形成された素子を、「電極素子
」と呼ぶが、これ蝋、振動子に曜ラス、コンデンサ、サ
ーミスタクどの素子も含すれることVCaる。
表裏両面上(適宜電極が形成された素子を、「電極素子
」と呼ぶが、これ蝋、振動子に曜ラス、コンデンサ、サ
ーミスタクどの素子も含すれることVCaる。
112図は電極票千〇@20電極形成例を示す斜視図で
ある。ここに示す電極素子7も、圧電ブザーの振動子を
意図してお〉、シたがってm1lliに示す部分に相当
の要素は、同様Of:照番号tF@h、重複する説明は
省略する。この偶vIc怠ける電極形成態様の特徴とす
るところは、基板ニレメン)20図による上側の上表(
1i4に線、さらに、帰かん電極としての113電極8
がS成されていることである。113(極8は、II2
電極6Wt対して、電極が形成されない部分すなわちギ
ャップsvcよって独立分離し丸電極とされる。そして
、1112電極6および113電極8は、上表ll14
1Cお―で、その金周縁ICE電極を形成されない部分
を残している。
ある。ここに示す電極素子7も、圧電ブザーの振動子を
意図してお〉、シたがってm1lliに示す部分に相当
の要素は、同様Of:照番号tF@h、重複する説明は
省略する。この偶vIc怠ける電極形成態様の特徴とす
るところは、基板ニレメン)20図による上側の上表(
1i4に線、さらに、帰かん電極としての113電極8
がS成されていることである。113(極8は、II2
電極6Wt対して、電極が形成されない部分すなわちギ
ャップsvcよって独立分離し丸電極とされる。そして
、1112電極6および113電極8は、上表ll14
1Cお―で、その金周縁ICE電極を形成されない部分
を残している。
このような帰かん電極としての@3電極8を有する振動
子は、圧電振動を帰かん電極からNLシ出してこれを発
振n*のトランジスタのベースに与えフィードバックを
かけ自励振させようとするものである。
子は、圧電振動を帰かん電極からNLシ出してこれを発
振n*のトランジスタのベースに与えフィードバックを
かけ自励振させようとするものである。
11B図は11Bの電極形成例を示す斜視図である。
箇411は@3図の電極素子を下方から示す斜視図であ
る。この例の電極素子1Gもまた、圧電ブデーの振動子
を窓開し丸ものである。したがって、81@に示す部分
に相当の要素は、同様の参照番号を用い、重複する説明
は省略する。ここに示す例の電極形成態様の特徴とする
ところは、113図て1伺の主表面4上に、引出電極1
1がS成されることである。引出電極11は、主表面4
上において、112電極6と独立分離して形成され、そ
の丸めこの両者間(ギャップ12が形成される。@4図
(は、基板エレメント2の上表ni3が明白(図示され
、し丸がってこの主表面3の全面に形成されるIII電
極13がよく図示されている。引出電極11は、このI
ll電極13の丸めの引出電極となるもので1.シたが
って、引出電極11は基板エレメント2の側面5を介し
て主表面3Kまで砥UにでIII電極13と接続されて
いる。このような引出電極11を有するものは、@1電
極13および11!電極6の双方が、基板エレメント2
の一方の主表面側、すqわち主11面44mからだけで
電気的接続を行なえるという利点がある。
る。この例の電極素子1Gもまた、圧電ブデーの振動子
を窓開し丸ものである。したがって、81@に示す部分
に相当の要素は、同様の参照番号を用い、重複する説明
は省略する。ここに示す例の電極形成態様の特徴とする
ところは、113図て1伺の主表面4上に、引出電極1
1がS成されることである。引出電極11は、主表面4
上において、112電極6と独立分離して形成され、そ
の丸めこの両者間(ギャップ12が形成される。@4図
(は、基板エレメント2の上表ni3が明白(図示され
、し丸がってこの主表面3の全面に形成されるIII電
極13がよく図示されている。引出電極11は、このI
ll電極13の丸めの引出電極となるもので1.シたが
って、引出電極11は基板エレメント2の側面5を介し
て主表面3Kまで砥UにでIII電極13と接続されて
いる。このような引出電極11を有するものは、@1電
極13および11!電極6の双方が、基板エレメント2
の一方の主表面側、すqわち主11面44mからだけで
電気的接続を行なえるという利点がある。
上述した各側で示され九電極を形成する九めKは、従来
は、典型的には、銀ペーストを用−1これをスクリーン
で予め選ばれ九領域においての本基板エレメント2上に
m、a、その後焼付けを行なうことによって達成されて
い丸、しかしながら、このような方法を鳩iることがで
きる0は、はとんど銀に限られ、常識的に鍜以外の金員
を用いること杜できないとさえ考えられていた。特に、
上述の箇2ON(112図)および箇3の例(第3図お
よび@4図)のように成る上表面上で2以上の独立分離
された電極が形成される場合には、このスクリーンを用
いた電極形成方法lが量産性(満足で龜るものではない
とさえ考えられていた。
は、典型的には、銀ペーストを用−1これをスクリーン
で予め選ばれ九領域においての本基板エレメント2上に
m、a、その後焼付けを行なうことによって達成されて
い丸、しかしながら、このような方法を鳩iることがで
きる0は、はとんど銀に限られ、常識的に鍜以外の金員
を用いること杜できないとさえ考えられていた。特に、
上述の箇2ON(112図)および箇3の例(第3図お
よび@4図)のように成る上表面上で2以上の独立分離
された電極が形成される場合には、このスクリーンを用
いた電極形成方法lが量産性(満足で龜るものではない
とさえ考えられていた。
txお、実験室スケールで線、次のようfl方法も試み
られているが、いずれも量産性を満足するもノテハない
、すなわち、第1の方法は、レジストインクを、スクリ
ーンを用いて基板エレメント表面(鎗シ、次にニッケに
無電解めっ@tXどの金属めつ龜を行ない、このめっき
後に、レジストをはがして所定のパターンの電極を形成
する方法である。112の方法は基板エレメント全体(
対して、ニッケA/#l電解めっき等の金属めっきを行
ない、COめつl!lIKスクリーンを使ってレジスト
インクを塗)、エツチングによりメッキをとかし、所望
vi−ex−ンで肢立分離した電極を形成し、その後レ
ジスtをはがす方法である。このようq方法はいずれも
、能率性の低いことが、上述した工程から明らかであろ
う。
られているが、いずれも量産性を満足するもノテハない
、すなわち、第1の方法は、レジストインクを、スクリ
ーンを用いて基板エレメント表面(鎗シ、次にニッケに
無電解めっ@tXどの金属めつ龜を行ない、このめっき
後に、レジストをはがして所定のパターンの電極を形成
する方法である。112の方法は基板エレメント全体(
対して、ニッケA/#l電解めっき等の金属めっきを行
ない、COめつl!lIKスクリーンを使ってレジスト
インクを塗)、エツチングによりメッキをとかし、所望
vi−ex−ンで肢立分離した電極を形成し、その後レ
ジスtをはがす方法である。このようq方法はいずれも
、能率性の低いことが、上述した工程から明らかであろ
う。
そこで注目されルノカ、P V D (Physica
l Vapourl)eposit*oa)による薄膜
被着手段である。これは、スパッタリング、麿着、さら
にはスプレーを含む概念として理解される。このPVD
を用いれば、七ネVまたけニッケl&/lXJ:O安価
な金属または合金を用いることができる。
l Vapourl)eposit*oa)による薄膜
被着手段である。これは、スパッタリング、麿着、さら
にはスプレーを含む概念として理解される。このPVD
を用いれば、七ネVまたけニッケl&/lXJ:O安価
な金属または合金を用いることができる。
それゆえに、この発明の主たる目的は、PVDによる表
裏両面の電極形成を可能にした電極形成方法3よびその
実施に直接使喝する電極形li!用マスク装置を提供す
ることである。
裏両面の電極形成を可能にした電極形成方法3よびその
実施に直接使喝する電極形li!用マスク装置を提供す
ることである。
この発明によれば、rvn@珊する間、電極がS成され
るべき基板エレメントを有利に位置決め保持するマスク
装置が提供される。COマスク装置は、基板エレメント
の表面−の電極が形成されtJい部分に接触することに
よって基板エレメントを位置決め保持するとともに、基
板ニレメン)の表l1liを七の接触部分に怠^で外部
雰囲気から遮断することによってここTIcおける電極
形成を阻止し、互いに独立分離した複数個の電電形成を
電率的に進めることができる。
るべき基板エレメントを有利に位置決め保持するマスク
装置が提供される。COマスク装置は、基板エレメント
の表面−の電極が形成されtJい部分に接触することに
よって基板エレメントを位置決め保持するとともに、基
板ニレメン)の表l1liを七の接触部分に怠^で外部
雰囲気から遮断することによってここTIcおける電極
形成を阻止し、互いに独立分離した複数個の電電形成を
電率的に進めることができる。
この発明のその他の目的と特徴は以′Fに一面を#照し
て行なう樺−な説明から−m明らかとなろう。
て行なう樺−な説明から−m明らかとなろう。
以下に述べる実施例は、a4した箔1図ないし114図
に示す@1fXvhL、113の電極形成例(対応して
いる。
に示す@1fXvhL、113の電極形成例(対応して
いる。
118図は電極素子の@lの電極形成例に適用されてい
る状110この発明の電極形成用マスク装置の一実施例
の底面図である。86図は115図の線l−1に沿う断
面図である。ここに示す7スタ装置14は、基板エレメ
ント2を位置決め保持する機能と、電極が形成されるこ
とを望まない部分をマスタする機能とを備える奄のであ
る。マスタ装置!14には、基板エレメント2をその主
表面3゜4に交差する方向に一方向から受は入れる開口
15を規定する内1iiI!16を有する。この内面壁
1・によって、基板エレメント2はその主表面3゜40
砥びる方向へ変位することが禁止される。開口11Pi
K受は入れられた基板エレメント2は、内面!11&か
ら内方に延びる段1117<よって受けとめられる。す
なわち、段8117は、基板ニレメン)2の主表面4の
周縁部の少なくとも−WAvc当接し、基板エレメント
2がその主表面3.4に交差する一方方向、すqわち主
表面4の向く方向へ変位することが禁止される。@1図
に示す電極素子lでは、主表面4にお−で、1[2電極
6はこの主表面4の全周縁喝(電極が形成されtx匹部
分を残していることが必須の要件となる。し丸がって、
段部17が内面1etsの全周から一様に地びて@成さ
れたとき、上述の生麦114上Kmけるマスク手染とし
て、この険1111丁は兼ねるととになる。なお、11
1図において、たとえば1表[1i3kに形成されるI
II電極がわずかく基板エレメント20側面5(まで延
びてStされていてもよい。
る状110この発明の電極形成用マスク装置の一実施例
の底面図である。86図は115図の線l−1に沿う断
面図である。ここに示す7スタ装置14は、基板エレメ
ント2を位置決め保持する機能と、電極が形成されるこ
とを望まない部分をマスタする機能とを備える奄のであ
る。マスタ装置!14には、基板エレメント2をその主
表面3゜4に交差する方向に一方向から受は入れる開口
15を規定する内1iiI!16を有する。この内面壁
1・によって、基板エレメント2はその主表面3゜40
砥びる方向へ変位することが禁止される。開口11Pi
K受は入れられた基板エレメント2は、内面!11&か
ら内方に延びる段1117<よって受けとめられる。す
なわち、段8117は、基板ニレメン)2の主表面4の
周縁部の少なくとも−WAvc当接し、基板エレメント
2がその主表面3.4に交差する一方方向、すqわち主
表面4の向く方向へ変位することが禁止される。@1図
に示す電極素子lでは、主表面4にお−で、1[2電極
6はこの主表面4の全周縁喝(電極が形成されtx匹部
分を残していることが必須の要件となる。し丸がって、
段部17が内面1etsの全周から一様に地びて@成さ
れたとき、上述の生麦114上Kmけるマスク手染とし
て、この険1111丁は兼ねるととになる。なお、11
1図において、たとえば1表[1i3kに形成されるI
II電極がわずかく基板エレメント20側面5(まで延
びてStされていてもよい。
したがって、内面壁16の勢状は、基板エレメント2の
側面に密に接触する必要はなく、成る程度の余裕があっ
てもよい、むしろこのようa余裕は、基板エレメント2
のマスク装置14への装着ヲ容易にすることが考えられ
る。
側面に密に接触する必要はなく、成る程度の余裕があっ
てもよい、むしろこのようa余裕は、基板エレメント2
のマスク装置14への装着ヲ容易にすることが考えられ
る。
115図および86図に示すよう虻、マスク装置14虻
基板エレメント2が位置決め保持された状態で、電極形
成のために、PVD雰1気中に入れられる。そして、基
板エレメント20表IWIlcは、マスク装置14と接
触していない部分において電極となる薄膜が被着される
。そして、デVD処理を終えたあと、基板エレメント2
をマスク装置14から1iLシ出したとき、笛1図に示
すような電極素子lが得られる。
基板エレメント2が位置決め保持された状態で、電極形
成のために、PVD雰1気中に入れられる。そして、基
板エレメント20表IWIlcは、マスク装置14と接
触していない部分において電極となる薄膜が被着される
。そして、デVD処理を終えたあと、基板エレメント2
をマスク装置14から1iLシ出したとき、笛1図に示
すような電極素子lが得られる。
箇7図は電極素子の第2の電極形成例に適用されてiる
伏藤のこの発明の電極形成用マスク装置の他の実施例の
底面図である。第8図は@7図の纏璽−■に沿う断面図
である。これらの図面(お%/%t%前述した115図
および第6図に示す部分に相当の部分は同様の参照番号
を付し、重複する説明は省略する。第2図に示す@20
例では、ギャップ9が電極エレメント2の主表面4Eに
形成されて−る。シ九がって、とのrヤツプ9r:対応
する位置をマスクするために、マスク部19が、段wA
17から延びてll成される。このようなマスク部19
は、基板エレメーント2の主表面4に、(おける電極鯵
成パターンに、応じて、任意にその形状や皺を変鍜する
ことができる。なお、このマスク部19が本来のマスク
機能を達成するためには、基板エレメント2の主表面4
に対して密着していなければならない。マスク1118
が比較的細い形状であり、シたがって機械的に強度の劣
るものである(もかかわらず、を巡し良密着性を確実に
するため(、想像線で示したように、補強O丸めの鍜橋
2Qt形成してもよい、こO架橋20は、マスクwA1
9の先端と段部17との藺で、1表#4との関に間隔を
形成した状態で連結される。りお、架橋20に代えて、
他の別の治具をマスク1K19の纂8図による下方から
直接支持してもよい。
伏藤のこの発明の電極形成用マスク装置の他の実施例の
底面図である。第8図は@7図の纏璽−■に沿う断面図
である。これらの図面(お%/%t%前述した115図
および第6図に示す部分に相当の部分は同様の参照番号
を付し、重複する説明は省略する。第2図に示す@20
例では、ギャップ9が電極エレメント2の主表面4Eに
形成されて−る。シ九がって、とのrヤツプ9r:対応
する位置をマスクするために、マスク部19が、段wA
17から延びてll成される。このようなマスク部19
は、基板エレメーント2の主表面4に、(おける電極鯵
成パターンに、応じて、任意にその形状や皺を変鍜する
ことができる。なお、このマスク部19が本来のマスク
機能を達成するためには、基板エレメント2の主表面4
に対して密着していなければならない。マスク1118
が比較的細い形状であり、シたがって機械的に強度の劣
るものである(もかかわらず、を巡し良密着性を確実に
するため(、想像線で示したように、補強O丸めの鍜橋
2Qt形成してもよい、こO架橋20は、マスクwA1
9の先端と段部17との藺で、1表#4との関に間隔を
形成した状態で連結される。りお、架橋20に代えて、
他の別の治具をマスク1K19の纂8図による下方から
直接支持してもよい。
箇7図および118図に示され良状態で、?VD雰囲気
中に入れ、薄膜を被着させる。そして、?VD処理後、
基板ニレメン)2をマスタ装置1$から取り出すと、8
2図に示すような電極素子7が得られる。明らかなよう
に、ギャップ9は、マスクsll lllIcよって形
成されえことKtXる。
中に入れ、薄膜を被着させる。そして、?VD処理後、
基板ニレメン)2をマスタ装置1$から取り出すと、8
2図に示すような電極素子7が得られる。明らかなよう
に、ギャップ9は、マスクsll lllIcよって形
成されえことKtXる。
119図は電極素子01110電極l11例に適用され
ている状態のこの発明の電極S成用7スタ装置のさら(
他の実施例のl!Ili図である。1110図は811
図の線X−1に沿う断面図である。これらの図(mにお
いても、*sai禽よび箇6図に示す部分に相当の部分
はm−の参照番号を付し、重複する説明は省略する。こ
こ(示すマスク装置21は、内面!116と、fIk部
1部上7おいて、その各一部がわずかに修正される。す
なわち、内面!16は、基板ニレメン)201111面
5を一部露出させるために811122を有する。した
がって、この凹部22の存在で、開口150端縁は一部
外方へ広げられることになる。また、段1I117は、
凹部22が設けられた位置に対応する部分において、基
板エレメント2の主表面4を遮閉しないよう和される。
ている状態のこの発明の電極S成用7スタ装置のさら(
他の実施例のl!Ili図である。1110図は811
図の線X−1に沿う断面図である。これらの図(mにお
いても、*sai禽よび箇6図に示す部分に相当の部分
はm−の参照番号を付し、重複する説明は省略する。こ
こ(示すマスク装置21は、内面!116と、fIk部
1部上7おいて、その各一部がわずかに修正される。す
なわち、内面!16は、基板ニレメン)201111面
5を一部露出させるために811122を有する。した
がって、この凹部22の存在で、開口150端縁は一部
外方へ広げられることになる。また、段1I117は、
凹部22が設けられた位置に対応する部分において、基
板エレメント2の主表面4を遮閉しないよう和される。
このような凹@22の存在および段部17の形成態様に
よ)、基板エレメント2の主表面40屑縁謳付近の一部
には g出WA23が形成される。さらに、113図の
ギャップ12に対応して、マスク1124が形成される
。このマスク1I24d、基板エレメント2の主表面4
に密に接触して、この接触した部分w−お^て外部雰囲
気から遮断する。
よ)、基板エレメント2の主表面40屑縁謳付近の一部
には g出WA23が形成される。さらに、113図の
ギャップ12に対応して、マスク1124が形成される
。このマスク1I24d、基板エレメント2の主表面4
に密に接触して、この接触した部分w−お^て外部雰囲
気から遮断する。
119図オヨびl1llOaaC示を状態で、PVD雰
囲気中(入れられる。そして、このI’VD雰囲気雰囲
気−て電極となる薄膜が被着される。PVD雰−気は、
基板エレメント2011&t)マスク装置’21と接触
していfJ%Al1分すべてに実現され、したがって、
凹1122内にある露出部23および側面5の−aにま
で電極薄膜が被着される。したがって、PVDMm後に
基板エレメント2をマスタ装置21から取り出したとき
、813図および114図に示す電極素子10が得られ
る。
囲気中(入れられる。そして、このI’VD雰囲気雰囲
気−て電極となる薄膜が被着される。PVD雰−気は、
基板エレメント2011&t)マスク装置’21と接触
していfJ%Al1分すべてに実現され、したがって、
凹1122内にある露出部23および側面5の−aにま
で電極薄膜が被着される。したがって、PVDMm後に
基板エレメント2をマスタ装置21から取り出したとき
、813図および114図に示す電極素子10が得られ
る。
以上のように、この発明によれば、電極素子の表裏両面
への電極形成方法として、PVDを有利に用いることか
で龜るようCaる。したがって、工程の短縮化、工程数
の低減などが図れ、安価で良品率の高いwL礪単素子得
ることができる。また、電極材料として、高価tX銀に
眼らず、千ネルまえはニッケJR−/lJどの比較的安
価な金lIま丸は台金を有利(用いることができる。さ
ら(、この発明の電極形成用マスク装置によれは、PV
DII&珊0閲、基板エレメントを位置決め保持する機
能と、マスクする機能とO双方を達成することができ、
七の取シ扱いがきわめて簡易である。また、基板エレメ
ントを位置決めする収納部分を多数持つ電極形威喝マス
タ装置も容易に製作することができるので、一度に多数
の基板エレメントを取に扱うこと一呵能である。さら虻
、マスク装置のマスク部の浄拭や寸法ならσに数は、任
意に選ぶことができるので、種々の電極パターンを有す
る電極素子に等しく適用することかで禽る。
への電極形成方法として、PVDを有利に用いることか
で龜るようCaる。したがって、工程の短縮化、工程数
の低減などが図れ、安価で良品率の高いwL礪単素子得
ることができる。また、電極材料として、高価tX銀に
眼らず、千ネルまえはニッケJR−/lJどの比較的安
価な金lIま丸は台金を有利(用いることができる。さ
ら(、この発明の電極形成用マスク装置によれは、PV
DII&珊0閲、基板エレメントを位置決め保持する機
能と、マスクする機能とO双方を達成することができ、
七の取シ扱いがきわめて簡易である。また、基板エレメ
ントを位置決めする収納部分を多数持つ電極形威喝マス
タ装置も容易に製作することができるので、一度に多数
の基板エレメントを取に扱うこと一呵能である。さら虻
、マスク装置のマスク部の浄拭や寸法ならσに数は、任
意に選ぶことができるので、種々の電極パターンを有す
る電極素子に等しく適用することかで禽る。
gg、PVD処理を実施する(あたに、マスク装置に保
持された基板ニレメン)を、必ずしも全表mKつiで同
時に行なう必要はなく、たとえば主表面について片面ず
つ行なってもよい。
持された基板ニレメン)を、必ずしも全表mKつiで同
時に行なう必要はなく、たとえば主表面について片面ず
つ行なってもよい。
tIiI[molIIIIILrX説明1111111
はこの発明が適用される電極素子0IIIO電極拳成例
を示す斜視図である。第2図はこの発明が適用される電
極素子の1I2c)電極形成例を示す斜視図である。第
3図はこの発明が適用される電極素子の1130電極形
成例を示す斜視図である。114図は113図の電極素
子を下方から示す斜視図である。IIs図は電極素子の
IIIの電極形成例に適用されている状態のこの発明の
電極Jllffl用マスタ饅置の一実装例の底面図であ
る。111図はIIs図の線1−1に沿う断aiaiで
ある。117図は電極素子の@lの電極形成例虻適用さ
れている状態のこの発明の電極形il用マス?装置の他
の実施NO底(mEiafあ2+、ll8alはllT
図osim−wc沿う断面図である。gg図は電極素子
4り1130電極形成例に適用されている状態のこの発
明の電極形t&用マスク装置のさら【他の実施例の底面
図である。11110図は第9図の線!−4に幕う断面
図である。
はこの発明が適用される電極素子0IIIO電極拳成例
を示す斜視図である。第2図はこの発明が適用される電
極素子の1I2c)電極形成例を示す斜視図である。第
3図はこの発明が適用される電極素子の1130電極形
成例を示す斜視図である。114図は113図の電極素
子を下方から示す斜視図である。IIs図は電極素子の
IIIの電極形成例に適用されている状態のこの発明の
電極Jllffl用マスタ饅置の一実装例の底面図であ
る。111図はIIs図の線1−1に沿う断aiaiで
ある。117図は電極素子の@lの電極形成例虻適用さ
れている状態のこの発明の電極形il用マス?装置の他
の実施NO底(mEiafあ2+、ll8alはllT
図osim−wc沿う断面図である。gg図は電極素子
4り1130電極形成例に適用されている状態のこの発
明の電極形t&用マスク装置のさら【他の実施例の底面
図である。11110図は第9図の線!−4に幕う断面
図である。
図において、1.7.10は電極素子、2は電極ニレメ
ン)、3.4は主表面、5往側面、6は@x電極、8は
@3電極、―、12はギャップ、11は引出電極、13
はIII電極、14.18゜21はマスク装置、15は
開口、16は内面壁、17は段部、19.24はマスク
部、22はI!1ml!である。
ン)、3.4は主表面、5往側面、6は@x電極、8は
@3電極、―、12はギャップ、11は引出電極、13
はIII電極、14.18゜21はマスク装置、15は
開口、16は内面壁、17は段部、19.24はマスク
部、22はI!1ml!である。
第1図
第3図
第2図
/7
j
第6図
第711
第9図
c
118図
1810図
Claims (1)
- 【特許請求の範囲】 (1) 互%AK対向する2つの主表面とこの主表面
間を連結する側面とを備える基板ニレメン)上に少りく
とも2個の電極が形成され、1個の電極は七の肩IIO
電極が形成されりい部分を介して他の電極に対して独立
分離した状態である電極素子の電極lII成方法であっ
て、 一配基板エレメン)0![面上の1llla電極が形成
されtxt/%躯分く接部分て前記基板エレメントを位
置決め保持しかつ111妃基板エレメントの表面を前記
接触部分において外部雰囲気に対して遮断する丸めのマ
スク装置を用意し、 前記マスク装置K11g基板エレメントを位置決めし前
記電極が**されない部分をマスクした伏線とし、 m1i3マスク装置に位置決め保持された状態で前記基
板エレメントをPVD雰■電中に入れ、藺紀デVD@@
気内虻11%Aて酋妃基板エレメントの表InO#ji
記7スタ装置と接触して%/hな一部分に電極となる薄
暎を被着し、 filE電極薄膜が被着書れ九基板エレメンシを前記マ
スク装置から収〉出す各工程を含む、電極素子の電極拳
威方法。 +21 互いに対向する2つO主*aiとこO生麦−
間を連結する側面とを有する基板エレメント上に少なく
とも2個の電極が形成され、511a少q(とも2個の
電極に含まれる第1電極は一方生麦−の全面にわたって
形成され、−妃III電極を除く他の少なくとも1個の
lIz電極は他方生麦me@−内においてそのRsに電
極がst&されな一部分を形成しながら形成され、それ
Kよって1111111電極と蘭ff1ll!電極とは
互%/%(独立分離し良状態である、そのような電極素
子の電極をデVDKよ)形成する丸めの電極形成層マス
タ装置であって、前記基板エレメントをその主表面に交
差する方向に一方向から受は入れる開口を規定し*la
基板エレメントがその主表面の延びる方向へ変位するこ
とを禁止する内面壁と。 1記内面壁から内方へ延び前記開口内に受は入れられ九
帥紀基板エレメントの喧紀他方主表面のFll1m!の
少なくとも−11に当接しM紀基板エレメントがその主
表面に交差する一方方向へ変位することを禁止する段部
と、 前記電極が形成されない部分に接触してこの接触部分に
おりて前記基板エレメントの表面を外部雰囲気に対して
遮断するためのマスク部とを備える、電極素子の電極形
成用マスク装置。 (3)前記112電極は前記他方主表面の全周縁部には
電極が形成されfJいことを除いて1紀他方主表面の全
面く形成され、 sI紀段部は前e内面壁の全周から一様に延びて形成さ
れ、この段部は前記マスタ部を兼ねる、特許請求の範1
1@1!1項紀載のマスク装置。 14) lit紀他方主表面上には前記112電極と
は独立分離した113電極が形成され、前記@2電極お
よび113電極は前記他方主表面の全周縁部に電極を形
成されない部分を残し、 前記段部は前記内面!O全全周ら一様に地びて形成され
、この段部は前記マスタ部〇−1を兼ね、さらに 前記マスク部は前記RWAから砥び前記112電極と@
3電極との間をマスタする一分な含む、特許請求の範W
AIIt!1項紀載のマスク装置。 fil 前記他方主表面hKは―8瘍2電極とは独立
分離した引出電極が形成され、この引出電極は前記側面
を介して前記一方生麦Iliにまで延び前記@1電極に
接続され、 前記内面壁は前記@面上の引出電極の位置に対応して藺
紀開口の端縁を広げるUSを有し、前記段部は前記他方
主表面上の引出電極の位置を遮閉せず、 藺紀マスク部は@紀他方主表面上の喧紀@2電極と前記
引出電極との−をマスタする一分を含む、特許請求の範
囲@ f!1項紀載Oマスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56103816A JPS586189A (ja) | 1981-07-02 | 1981-07-02 | 電極素子の電極形成方法および電極形成用マスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56103816A JPS586189A (ja) | 1981-07-02 | 1981-07-02 | 電極素子の電極形成方法および電極形成用マスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS586189A true JPS586189A (ja) | 1983-01-13 |
Family
ID=14363927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56103816A Pending JPS586189A (ja) | 1981-07-02 | 1981-07-02 | 電極素子の電極形成方法および電極形成用マスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS586189A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63166279A (ja) * | 1986-12-26 | 1988-07-09 | Olympus Optical Co Ltd | 圧電バイモルフおよびその製造方法 |
| JPH02111083A (ja) * | 1988-10-20 | 1990-04-24 | Seiko Instr Inc | 圧電素子の製造方法 |
-
1981
- 1981-07-02 JP JP56103816A patent/JPS586189A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63166279A (ja) * | 1986-12-26 | 1988-07-09 | Olympus Optical Co Ltd | 圧電バイモルフおよびその製造方法 |
| JPH02111083A (ja) * | 1988-10-20 | 1990-04-24 | Seiko Instr Inc | 圧電素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5846441A (en) | Method for forming a patterned metallic layer in a thin film magnetic head | |
| GB1418278A (en) | Integrated circuit devices | |
| JP3720846B2 (ja) | 複数の電子多層構成部品の製造方法 | |
| JPS586189A (ja) | 電極素子の電極形成方法および電極形成用マスク装置 | |
| EP0146796A2 (en) | Process for the fabrication of thin film magnetic transducer gaps by lift-off | |
| JPS56116250A (en) | Helix type delayed wave circuit | |
| JP2627924B2 (ja) | 時計用カバーガラス | |
| JP7526287B2 (ja) | 表盤上における三次元的オブジェクトの形成 | |
| JPH0220046A (ja) | ホウロウ基板及びその製造方法 | |
| JPS60100673A (ja) | マスク蒸着による配線パタ−ンの形成方法 | |
| JPS5931770B2 (ja) | 磁気ヘツドのコアの製造方法 | |
| IE812691L (en) | Fabricating a metallic pattern on a substrate. | |
| JP2520401B2 (ja) | 装飾部品の製造方法 | |
| JP2552189B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS6044885A (ja) | 時計用文字板 | |
| JPS6116527A (ja) | 金属電極の製造方法 | |
| RU96110939A (ru) | Способ получения регулярных нитевидных кристаллов кремния | |
| JPH039292A (ja) | 時計用文字板及びその製造方法 | |
| Weiser | Cathode sputtering- Adherence of silver films on copper | |
| JPS59161023A (ja) | 素子の製造方法 | |
| JPH01154308A (ja) | 磁気ヘッドのギャップ用絶縁材の製造方法 | |
| JPS6086056A (ja) | ガラスの加飾方法 | |
| JPH02203612A (ja) | 弾性表面波素子の製造法 | |
| Bickerdyke et al. | Vapour Depositing Alloys on Reusable Collector | |
| JPS609856B2 (ja) | 非晶質薄膜形成法 |