JPS5865477A - 表示用大規模集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ブラウン管（ＣＲＴ）等の表示装置上にチャ
ンネル番号、時刻表示などの文字を表示させるだめの映
像信号を発生し、しかも、これらの表示の切り換えをす
こぶる能率的に行わせることのできる表示用大規模集積
回路に関する。

近年、テレビジョン受像機に対して各種の機能を付加す
るための取り組みがなされ、上述したように画面の特定
部分にチャンネル番号あるいは時刻などを表示すること
のできる機能をもったテレビジョン受像機が実現される
に至っている。

第１図は、たとえば１２時３６分（１２：３５）の時刻
表示がなされた場合の画面の状態とその表示原理を示す
図であり、時刻表示が第ｎ番目の走査線から開始され、
図示するように１２：３６の時刻表示が画面上に表示さ
れる。

第２図は、走査線２本と発振出力パルス（ＰＯ８Ｃ）２
パルス分で１ドツトを構成するとともに、６×７ドツト
で１文字の表示がなされ、さらに、１行をＸ文字、全体
がＹ行である表示をなすことのできる従来のＣＲＴ表示
用大規模集積回路の回路構成を示すブロック図であり、
図示するように、インバータ、ＮＡＮＤ回路ならびにコ
ンデンサで構成される発振回路部丁１ｍ進カウンタ２．
ＲＳフリッ゛プフロップ３’、１２進カウンタ４．Ｘ進
カウンタ６、数字メモリ６、ｎ進カウンタ７、ＲＳフリ
ップフロップ８，１６進カウンタ９．Ｙ進カウンタ１０
１文字発生器（リードオンリメーモリ）１１゜出力回路
１２ならびにＮＯＲゲート１３で構成されている。なお
、１４・は垂直同期信号の印加される端子、１６は水平
同期信号の印加される端子、−、１６はデ ータの入力される端子そして１７は映像回路への信号が
出力される端子である。

ところで、かかる回路構成を具備する大規模集積回路に
よる制御によって第１図で例示した表示を行わせる場合
、１行が６文字であるためＸ進カウンタ５を６進カウン
タで構成する。一方、表示行数が１行であるため、Ｙ進
カウンタ１ｏは不要となる。したがって、第２図で示し
た回路中のＹ進カウンタ１０が除かれ、１６進カウンタ
１０のオーバフロー出力端子ＯＶＦとＲＳフリップフロ
ップ８のクリア端子ＣＬＲが直結される構成となる。

以上説明した構成のＣＲＴ表示用大規模集積回路は次の
ような動作を実行する。

（１）テレビジョン受像機に表示すべきデータを端子１
６から数字メモリ６へ入力する。

？）テレビジョン受像機の１画面の開始を示す垂直同期
信号によってｎ進カウンタ７、ＲＳフリップフロップ８
ならびに１６進カウンタの全てがクリアされ、出力端子
１７から映像回路への出力が無効状態（ｄｉｓａｂｌｅ
　）とされる。

（３）垂直同期信号がなくなったのち水平同期信号が入
力されると、ｎ進カウンタ７が計数動作を実行し、水平
同期信号がｎ回入力されるとオーバフローしてＲＳフリ
ップフロップ８をセットする。

そして、とのＲＳフリップフロスプ８のセントにより垂
直方向の表示状態が成立する。

（４）水平同期信号の入力があると、ｍ進カウンタ２、
ＲＳフリップフロップ３，１２進カウンタ４な′らびに
６進カウンタ５の全てがクリアされ１．水平方向の表示
に関して初期値化がなされる。この結果、表示は無効状
態とされる。さらに、発振回路部１の発振も停止する。

（５）水平同期信号がなくなると、発振回路部１が発振
を開始し、所定の周波数の信号が出力される。

（６）発振回路部１からの出力信号はｍ進カウ／り２へ
入力され、ｍ進カウンタ２はｍ個の発振出力パルスの到
来によってオーバフローし、ＲＳフリップフロップ３が
セットされる。そして、ＲＳフリップフロップ３と８が
ともにセットされると、垂直ならびに水平の両方向で有
効状態（ｅｎａｂｌｅ）とされている部分だけの表示が
なされるところとなる。

第３図は、上記の表示がなされる場合の文字発生器１１
の出力Ａと１２進カウンタ４ならびに１６進カウンタ９
の関係を示す図である。

（ア）６進カウンタ６によってアドレスされるデータな
らびに１２進カウンタ４と１６進カウンタ９によってア
ドレスされる文字発生器１１の内容を読み出し、これを
出力回路１２．出力端子１７を経て映像回路へ出力する
。すなわち、最初の状態では、５進カウンタ６は最初の
データ１をアドレスしており、また、第３図で示すよう
に１６進カウンタ９は垂直方向７ドツトのうち最上位の
ドツトを、１２進カウンタ４は水平方向６ドツトのうち
最も左側に位置するドツトをそれぞれアドレスしている
。この時の文字発生器１１の出力には破線で示すよう文
字の出力は存在しない。

（８）１２進カウンタ４は発振回路部１からの発振出力
パルスを受けて計数動作を実行し、そのアドレスに対応
した出力を文字発生器１１から得る。

第３図で示す例では、０〜３までの期間では出力がな−
く、４〜６の期間で文字出力があり、さらに６〜ｅの期
間では出力がない。なお、１０〜１１の期間は隣接する
文字間の間隔に相当しており、この期間はデータとは関
係なく映像回路への出力はない。

（９）１２進カウンタ４がオーバフローすると６進力、
ウンタ６には１が加えられ、数字メモリ６の次のデータ
、１２　：３６の表示をなす場合には２がアドレスされ
る。以下同様にして映像信号が出力され、走査線１本分
に相当する６文字の表示信号出力が得られる。そして、
６文字分の表示信号を出力すると５進カウンタ６はオー
バフローし、文字発生器は無効状態とされ、−切の表示
信号がなくなる。

（１０）次に水平同期信号が入力されると１６進カウン
タ９には１が加えられ、上述した（５）〜（９）の動作
をくり返し、次の走査線１本分に和尚する６文字分の表
示信号を出力する。以下同様にして順次に走査がなされ
、１６進カウンタ９がオーツくフローしたところで表示
が終了する。

第４図は、以上説明してきたＣＲＴ表示、走査糾吻らび
に文字発生器１１の出力との関係を示す図であり、第４
図（ａ）で示すように、表示（１２二３６）は第ｎ番目
の走査線から第ｎ＋１３番目の走査線による走査期間で
なされる。また、第４図（ｂ）は水平同期信号（Ｈ）、
第４図（ｃ）は発振回路部１ｙｎｃ の出力（Ｏ２０）信号、第４図（ｄ）、　（ｅ）、　（
ｆ）は第ｎ番目、第ｎ＋１．第ｎ＋２番目の走査時の文
字発生器１の出力信号との関係を示すタイミングチャー
トであり、図示するように水平同期信号Ｈ８ｙｎ０がな
くなったところで発振回路部１から発振出力が出力され
、ｎ番目ならびにｎ＋１番目の走査時には、１，２，３
．６の４文字に対応するところで文字発生器１１には文
字信号出力があり、まだ、ｎ＋２番目では１２：３６の
５文字に対応するところで文字信号出力が生じ、第４図
（−）で示したように１２：３５の表示がなされる。な
お、第４図（ｂ）〜（ｆ）の出力信号による表示は映像
回路が接地レベルとなることによって画面に白色の表示
がなされるものとしている。すなわち、第２図の回路に
おいて文字発生器１１から第４図（ｄＬ　（８）、　（
ｆ）で示した高レベルｔｏ　Ｈｎの文法信号出力が発生
したとき、出力回路１２の構成臂素であるトランジスタ
が導通し、端子１７のレベルが接地レベルとなることに
よって映像回路を選択的に接地レベルとすることができ
る。ところで、文字発生器１′１の出力信号レベルが低
レベル°′Ｌ″であるときには、前記のトランジスタは
しゃ断状態となり映像回路には何等影響はなく、受信中
の画像が表示される。

さらに、文字発生器が無効状態とされている間はアドレ
スとは無関係に文字発生器はＩ、　ＪＴレベルを出力し
画面に影響を及ぼさないよう動作する。

第４図（ｑ）は垂直同期信号（ｖ　　）、同（ｈ）は水
！！７ｎＣ 平同期信号（Ｈ）、同（ｉ）ｒｉ−ｚ文字信号出力ｙｎ
ｃ （ＣＨＡＲ）の時間関係、同０）は水平同期信号（Ｈ）
、同（ｋ）は表示、同（力は文字信号出力ｓｙ％Ｃ （ＣＨＡＲ）の関係を示す図であり、Ｖ　　とＨ８ｇ７
ｎ０　　　　７ｎＣ の関係以外は、第４図（ｂ）、　（Ｃ）で示した通りで
ある。

従来のＣＲＴ表示用大規模集積回路は上記のような構成
を具備し、画面上に時刻などを表示する動性を実行する
。ところで、このような従来のＣＲＴ表示用大規模集積
回路による表示は、時間あるいはチャンネルについてな
されるものの、表０　− 示される文字数はせいぜい１０文字程度であった。

然るに、テレビジョン受像機ならびにビデオテープレコ
ーダなどの一層の高機能化が急速に進み上記１０文字程
度の表示をはるかに超える多数文字の表示を行なう必要
性が生じるに至っている。

第６図（−）、　（ｂ）はホームビデオにおけるＣＲＴ
表示の例を示したものである。第５図（ａ）はプログラ
ムを入力あるいは確認する場合の例を示している。

画面の意味は、多数あるプログラムのうちプログラム１
（ＰＲＯＧ　１）では日曜日（ＳＵＮ）に１０チヤンネ
ルを１０時４６分（ＯＮ　ＴＩＭＥ　１０：４５）から
ＶＴＲに録画を始め、１１時３０分（ＯＦＦＴＩＭＥ　
１１：３０）に録画を終了することを示している。壕だ
第６図（ｂ）はＶＴＲのテープカウンタの内容を表示し
た例であり、プログラム１（ＰＲＯＧｌ）はテープカウ
ンタ３０ｏｏから６６００の部分に録画されていること
を・示している。

以上２種類の画面について説明したが、実際にはそのほ
かビデオテープの残量表示、単なる時間表示など数種類
の表示が必要となってくる。

１１ 次に従来の方法により第６図の画面を表示すメ場合につ
いて説明する。第６図は従来の方法によるデータ・メモ
リ６の構成の一例を示しており、データ入力端子１６に
データを入力することにより、ＲＡＭ制御回路１８から
表示データ用ＲＡＭ１９への書込みアドレス、書込みデ
ータ、書込み信号を発生し、第６図（ａ）に相当するデ
ータを表示データ用ＲＡＭ１９に書込む。この時の状態
を第７図に示す。第７図には、Ｘアドレス（３）、Ｙア
ドレス（７）から成るＲＡＭのアドレスも併記しである
。

第７図のうち、°゛Ｐ”、ｔ　Ｒｎなど文字の記入され
ている部分はそれぞれに対応するコードが、また、その
他の部分には、表示を抑制するためのコードがＲＡＭに
書込まれていることを示している。

次にデータ入力端子２０．２１からＸ進カウンタ６、Ｙ
進カウンタ１ｏのデータが表示用ＲＡＭ１９に入力され
、その値に従ってＲＡＭの内容が順次出力線２２に呼出
され、文字発生器１１を介してＣＲＴ表示信号を発生す
る。ところが第６図のような従来の構成例では、１つの
画面を表示す１２／− るのに、１６×６計８０文字に相当する多数のデータを
転送することが必要となる。また前述したように機器の
高機能化に伴ない数種類の画面をひんばんに切換える必
要が出てくる。一方、機器を安価に生産するためには、
上記の制御は例えば、４ビツト１チツプマイコン程度で
行なうことが不可欠である。

このような観点から考えてみると、従来の方式を用いて
、表示画面をひんばんに切換えるためには、多数のデー
タの転送が必要とされ、処理スピードの面、あるいはそ
れに要するプログラム・ステップ数の面から非常な不都
合が生じる。

本発明はこのよう゛な不都合の排除を意図してなされた
もので、文字をＣＲＴ上に表示するにあたり、ＶＴＲテ
レビ、ビデオディスクなど一定の応用に関しては表示す
べき画面の種類は少数に限られており、しかも各画面は
ほとんどの部分が共通の基本画面で構成され、その基本
画面内の一部に可壺の必要な情報を配置することによっ
て表示がなされることに着目し、ＣＲＴ表示用大規模集
積　３ 回路内に１個または複数個の基本画面のデータを書込ん
だメモリと、このメモリによってアドレスされ上記可変
の情報に関するデータを記憶するＲＡＭを内蔵させ、Ｃ
ＲＴ表示の変更に伴なうデータ転送を必要最少限にとど
めるようにしたＣＲＴ表示用大規模集積回路を提供しよ
うとするものである。

以下に図面を参照しながら本発明について詳しく説明す
る。まず基本画面について第８図を用いて説明する。第
６図（−）はプログラムの状態を示す例であるが、第８
図の画面は、斜線を付した点線枠部分すなわち、可変部
分を除いた不変な基本部分に、プログラム内容に応じた
データに基き表示内容が変る可変部分を追加するごとに
よって得られる。この時基本部分のデータは、全データ
８０のうち６６であり、一方、プログラムによって変化
する可変部分は１４であり、基本部分のデータ数の圧倒
的に多いことが分かる。

第９図は本発明によるデータメモリ部の構成例である。

本発明による表示について説明する。まず基本画面メモ
リのデータはあらかじめ用意されており、第１０図の例
を用いて説明する。図中Ｘ。

ＹはＸアドレス、Ｙアドレスを示し、■〜■は可変部分
に相当し、この部分には可変部分のデータが記憶されて
いる可変部メモリのアドレスを指定するアドレスコード
が記憶されている。（１）〜（０）で指したのは表示さ
れるべきデータである。また基本画面メモリは１画面だ
けでもまた数種類の画面を用意し、その中の一つを基本
画面メモ復制御回路で選択しても良い。

次に可変部分のデータは、データ入力端子１６の信号に
よってＲＡＭ制御回路１８を介して可変部メモリ２６に
記憶される。この時それぞれのデータが記憶されるアド
レスはあらかじめ基本画面を用意する際に指定された位
置に対応する。このような構成にすると、特に数種類の
画面で重複して用いるデータについては基本画面に基い
て、可変部分の一定の場所を指定することが可能になる
ので可変部分で重複してデータを持つ必要がなく、非常
に効率的にＲＡＭを用いることができる。

１６ 第１１図は可変部メモリの内容の例である。図示するよ
うに可変部メモリに対するデータの準備が完了したのち
、次いで表示をなす場合について説明する。まずＸ進カ
ウンタ出力、Ｙ進カウンタ出力をデータ入力端子２０．
２１から加えることによって基本画面メモリ２４が指定
される。ＸアトＬ／　ス＝　Ｏ−４、Ｙ　７　）’　１
／　ス＝　Ｏ（７）間ハ”　ＰＲＯＧ−１７のデータが
基本画面メモリ２４から読出される。

これはデータであって可変部メモリ２６を指定するコー
ドではないのでデータ切換制御向路２６はこのデータを
そのま＼出力ａ２２へ出力する。

次にＸアドレス−６，Ｙアドレス−〇になるそ、基本面
゛面メモリ２４からは可変部メモリ２６のアドレス■を
指定するコードが出力される。このコードで直ちに可変
部メモリ２６のアドレス■が指定され、可変部メモリ２
６からはアドレス■の内容ＩＩ　１．７＋に相当するデ
ータが出力される。一方データ切換制御回路２６は、こ
の時点で基本画面メモリ２４の出力が可変部メモリ２６
を指定していることを検出し、出力線２２へは可変部メ
モリ２６の出力すなわち”１″のデータを出力するよう
に動作する。

次にＸアドレスに１がプラスされＸアドレス＝ｅ、Ｙア
ドレス−〇になると、今度は基本画面メモリからはＩ−
ＩＩ　（１文字分表示抑制）のデータが出力されるため
、データ切換制御回路２６は、可変部メモリ２６から基
本画面メモリ２４に切換わり”−”のデータが出力線２
２に出力される。

以下同様の動作が実行され、基本画面メモリ２４ならび
に可変部メモリ２６に記憶されてい不全てのデータが出
力される。すなわち、第９図で示した構成のデータメモ
リ６を用いることによ、っても、第５図体）の表示が得
られる。

ところで、上記の表示を行なうために必要なデータの転
送について考えてみると、従来の場合は８０文字のデー
タの転送が必要であったが、本発明を採用した場合には
、可変部メモリ２６の内容即ち１４文字分のデータの転
送のみでよく、データの転送量が大幅に削減している。

次に基本画面メモリ２４について説明する。基　７ 本画面メモリ２４は、ＲＡＭまたはＲＯＭで構成できる
。なお、ＲＡＭを用いる場合は電源投入時などに一括し
て基本画面メモリにデータを記入しておき、以後それを
読出し専用メモリとして用いる方法などかあシ、一方Ｒ
ＯＭを用いる場合は、それぞれの応用に必要な基本画面
データをあらかじめ書込んでおけばよい。半導体集積回
路化にあたって、ＲＯＭメモリはＲＡＭメモリに比して
半導体基板の占拠面積が数分の１であるため、複数の基
本画面メモリが必要とされる応用については基本画面メ
モリをＲＯＭで構成するならば、ＲＯＭメモリの利点を
十分に引き出すことができる。

以上説明したところから明らかなように、本発明のＣＲ
Ｔ表示用大規模集積回路は、表示データの転送を必要最
少限にとどめることができ、極めて効率的なＣＲＴ表示
を実現することができる。

【図面の簡単な説明】

゛第１図は所定の時刻表示がなされた場合の画面の状態
とその表示原理を示す図、第２図は６文字表示のための
従来のＣＲＴ表示用大規模集積回路　８ の回路構成を示す図、第３図は表示がなされる場合の文
字発生器の出力と１２進ならびに１４進カウンタの関係
を示す図、第４図（−）〜（４はＣＲＴ表示、走査線、
水平ならびに垂直同期信号９発振出力および文字発生器
の出力の関係を示す図、第６図（ａ）、　（ｂ）は表示
例を示す図、第６図は従来の方式によるデータ嗜メモリ
の構成例を示す図、第７図は従来の方式による表示用Ｒ
ＡＭのデータ例を示す図、第８図は基本画面を説明図、
第９図は本発明によるデータ・メモリの構成例を示す図
、第１０図は基本画面メモリの内容例を示す図、第１１
図は可変部メモリ内容例を示す図である。 １１　・・・文字発生器、１２＋・・・・・外付けされ
る出力回路、１４・・・・・・垂直同期信号印加端子、
１６・・・・　水平同期信号印加端子、１６・・・・・
データ入力端子、１７・・・・・信号出力端子、１８・
・・・・ＲＡＭ制御回路、１９・・・・・・表示データ
用ＲＡＭ、２ｏ・・・・・・Ｘ進カウンタ出力の加わる
端子、２１・・・・・・Ｙ進カウンタ出力の加わる端子
、２２・・・・・・データメモリ部出力線、２３・・・
・・１９ 基本画面メモリ制御回路、２４・・・・・・基本画面メ
モリ、２６・・・・・データ切換制御回路、２６・・・
・・可変部メモリ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名ＩＩ
　　図 第５図 第６図 第７図 Ｘ 第８図 品　９　区

Claims (1)

1. 【特許請求の範囲】 （１）基本画面データと可変画面データよりなる１画面
   の表示データを記憶する第１のメモリと、同第１のメモ
   リの可変画面データ゛でアドレスされる書換え可能な第
   ２のメモリと、これらを制御する制御回路とで構成され
   るデー、タメモリ部および同データメモリ部からのデー
   タ出力を表示データとして用いる回路部とを具備すると
   ともに、前記データメモリ部のデータ出力が前記第１の
   メモリから出力される基本画面データ出力と、第１のメ
   モリでアドレスされる第２のメモリから出力される可変
   画面データで構成されていることを特徴とする表示用大
   規模集積回路。 に））第１のメモリが読出し専用（ＲＯＭ）メモリで構
   成されていることを特徴とする特許請求の範囲第１項に
   記載の表示用大規模集積回路。 （３）制御回路が第１メモリ用制御回路と第２メモり制
   御用の制御回路と表示データ切換回路で構成されている
   ことを特徴とする特許請求の範囲第１項に記載の表示用
   大規模集積回路。