JPS643428B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、ブラウン管（CRT）等の表示装置
上にチヤンネル番号、時刻表示などの文字を表示
させるための映像信号を発生し、しかも、これら
の表示の切り換えをすこぶる能率的に行わせるこ
とのできる表示用大規模集積回路に関する。

近年、テレビジヨン受像機に対して各種の機能
を付加するための取り組みがなされ、上述したよ
うに画面の特定部分にチヤンネル番号あるいは時
刻などを表示することのできる機能をもつたテレ
ビジヨン受像機が実現されるに至つている。

第１図は、たとえば12時35分（12：35）の時刻
表示がなされた場合の画面の状態とその表示原理
を示す図であり、時刻表示が第ｎ番目の走査線か
ら開始され、図示するように12：35の時刻表示が
画面上に表示される。

第２図は、走査線２本と発振出力パルス
（P_OSC）２パルス分で１ドツトを構成するととも
に、５×７ドツトで１文字の表示がなされ、さら
に、１行をＸ文字、全体がＹ行である表示をなす
ことのできる従来のCRT表示用大規模集積回路
の回路構成を示すブロツク図であり、図示するよ
うに、インバータ、NAND回路ならびにコンデ
ンサで構成される発振回路部１、ｍ進カウンタ
２、RSフリツプフロツプ３、12進カウンタ４、
Ｘ進カウンタ５、表示データメモリ６、ｎ進カウ
ンタ７、RSフリツプフロツプ８、16進カウンタ
９、Ｙ進カウンタ１０、文字発生器（リードオン
リメモリ）１１、出力回路１２ならびにNORゲ
ート１３で構成されている。なお、１４は垂直同
期信号の印加される端子、１５は水平同期信号の
印加される端子、１６はデータの入力される端子
そして１７は映像回路への信号が出力される端子
である。

ところで、かかる回路構成を具備する大規模集
積回路による制御によつて第１図で例示した表示
を行わせる場合、１行が５文字であるためＸ進カ
ウンタ５を５進カウンタで構成する。一方、表示
行数が１行であるため、Ｙ進カウンタ１０は不要
となる。したがつて、第２図で示した回路中のＹ
進カウンタ１０が除かれ、16進カウンタ１０のオ
ーバフロー出力端子OVFとRSフリツプフロツプ
８のクリア端子CLRが直結される構成となる。

以上説明した構成のCRT表示用大規模集積回
路は次のような動作を実行する。

(1) テレビジヨン受像機に表示すべきデータを端
子１６から表示データメモリ６へ入力する。

(2) テレビジヨン受像機の１画面の開始を示す垂
直同期信号によつてｎ進カウンタ７、RSフリ
ツプフロツプ８ならびに16進カウンタの全てが
クリアされ、出力端子１７から映像回路への出
力が無効状態（disable）とされる。

(3) 垂直同期信号がなくなつたのち水平同期信号
が入力されると、ｎ進カウンタ７が計数動作を
実行し、水平同期信号がｎ回入力されるとオー
バフローしてRSフリツプフロツプ８をセツト
する。そして、このRSフリツプフロツプ８の
セツトにより垂直方向の表示状態が成立する。

(4) 水平同期信号の入力があると、ｍ進カウンタ
２、RSフリツプフロツプ３、12進カウンタ４
ならびに５進カウンタ５の全てがクリアされ、
水平方向の表示に関して初期値化がなされる。
この結果、表示は無効状態とされる。さらに、
発振回路部１の発振も停止する。

(5) 水平同期信号がなくなると、発振回路部１が
発振を開始し、所定の周波数の信号が出力され
る。

(6) 発振回路部１からの出力信号はｍ進カウンタ
２へ入力され、ｍ進カウンタ２はｍ個の発振出
力パルスの到来によつてオーバフローし、RS
フリツプフロツプ３がセツトされる。そして、
RSフリツプフロツプ３と８がともにセツトさ
れると、垂直ならびに水平の両方向で有効状態
（enable）とされている部分だけの表示がなさ
れるところとなる。

第３図は、上記の表示がなされる場合の文字
発生器１１の出力Ａと12進カウンタ４ならびに
16進カウンタ９の関係を示す図である。

(7) ５進カウンタ５によつてアドレスされるデー
タならびに12進カウンタ４と16進カウンタ９に
よつてアドレスされる文字発生器１１の内容を
読み出し、これを出力回路１２、出力端子１７
を経て映像回路へ出力する。すなわち、最初の
状態では、５進カウンタ５は最初のデータ１を
アドレスしており、また、第３図で示すように
16進カウンタ９は垂直方向７ドツトのうち最上
位のドツトを、12進カウンタ４は水平方向５ド
ツトのうち最も左側に位置するドツトをそれぞ
れアドレスしている。この時の文字発生器１１
の出力には破線で示すよう文字の出力は存在し
ない。

(8) 12進カウンタ４は発振回路部１からの発振出
力パルスを受けて計数動作を実行し、そのアド
レスに対応した出力を文字発生器１１から得
る。第３図で示す例では、０〜３までの期間で
は出力がなく、４〜５の期間で文字出力があ
り、さらに６〜９の期間では出力がない。な
お、10〜11の期間は隣接する文字間の間隔に相
当しており、この期間はデータとは関係なく映
像回路への出力はない。

(9) 12進カウンタ４がオーバフローすると５進カ
ウンタ５には１が加えられ、数字メモリ６の次
のデータ、12：35の表示をなす場合には２がア
ドレスされる。以下同様にして映像信号が出力
され、走査線１本分に相当する５文字の表示信
号出力が得られる。そして、５文字分の表示信
号を出力すると５進カウンタ５はオーバフロー
し、文字発生器は無効状態とされ、一切の表示
信号がなくなる。

(10) 次に水平同期信号が入力されると16進カウン
タ９には１が加えられ、上述した(5)〜(9)の動作
をくり返し、次の走査線１本分に相当する５文
字分の表示信号を出力する。以下同様にして順
次に走査がなされ、16進カウンタ９がオーバフ
ローしたところで表示が終了する。

第４図は、以上説明してきたCRT表示、走査
線ならびに文字発生器１１の出力との関係を示す
図であり、第４図ａで示すように、表示（12：
35）は第ｎ番目の走査線から第ｎ＋13番目の走査
線による走査期間でなされる。また、第４図ｂは
水平同期信号（H_syoc）、第４図ｃは発振回路部１
の出力（OSC）信号、第４図ｄ，ｅ，ｆは第ｎ
番目、第ｎ＋１、第ｎ＋２番目の走査時の文字発
生器１の出力信号との関係を示すタイミングチヤ
ートであり、図示するように水平同期信号H_syoc
がなくなつたところで発振回路部１から発振出力
が出力され、ｎ番目ならびにｎ＋１番目の走査時
には、１，２，３，５の４文字に対応するところ
で文字発生器１１には文字信号出力があり、ま
た、ｎ＋２番目では12：35の５文字に対応すると
ころで文字信号出力が生じ、第４図ａで示したよ
うに12：35の表示がなされる。なお、第４図ｂ〜
ｆの出力信号による表示は映像回路が接地レベル
となることによつて画面に白色の表示がなされる
ものとしている。すなわち、第２図の回路におい
て文字発生器１１から第４図ｄ，ｅ，ｆで示した
高レベル“Ｈ”の文字信号出力が発生したとき、
出力回路１２の構成要素であるトランジスタが導
通し、端子１７のレベルが接地レベルとなること
によつて映像回路を選択的に接地レベルとするこ
とができる。ところで、文字発生器１１の出力信
号レベルが低レベル“Ｌ”であるときには、前記
のトランジスタはしや断状態となり映像回路には
何等影響はなく、受信中の画像が表示される。さ
らに、文字発生器が無効状態とされている間はア
ドレスとは無関係に文字発生器は“Ｌ”レベルを
出力し画面に影響を及ぼさないよう動作する。

第４図ｇは垂直同期信号（V_syoc）、同ｈは水平
同期信号（H_syoc）、同ｉは文字信号出力
（CHAR）の時間関係、同ｊは水平同期信号
（H_syoc）、同ｋは表示、同ｌは文字信号出力
（CHAR）の関係を示す図であり、V_syocとH_syoc
の関係以外は第４図ｂ，ｃで示した通りである。

従来のCRT表示用大規模集積回路は上記のよ
うな構成を具備し、画面上に時刻などを表示する
動作を実行する。ところで、このような従来の
CRT表示用大規模集積回路による表示は、時間
あるいはチヤンネルについてなされるものの、表
示される文字数はせいぜい10文字程度であつた。
然るに、テレビジヨン受像機ならびにビデオテー
プレコーダなどの一層の高機能化が急速に進み上
記10文字程度の表示をはるかに超える多数文字の
表示を行なう必要性が生じるに至つてる。

第５図ａ，ｂはホームビデオにおけるCRT表
示の例を示したものである。第５図ａはプログラ
ムを入力あるいは確認する場合の例を示してい
る。画面の意味は、多数あるプログラムのうちプ
ログラム１（PROG１）では日曜日（SUN）に
10チヤンネルを10時45分（ON TIME10：45）
からVTRに録画を始め、11時30分（OFF
TIME11：30）に録画を終了することを示してい
る。また第５図ｂはVTRのテープカウンタの内
容を表示した例であり、プログラム１（PROG
１）はテープカウンタ３０００から５６００の部
分に録画されていることを示している。

以上２種類の画面について説明したが、実際に
はそのほかビデオテープの残量表示、単なる時間
表示など数種類の表示が必要となつてくる。

次に従来の方法により第５図の画面を表示する
場合について説明する。第６図は従来の方法によ
るデータ・メモリ６の構成の一例を示しており、
データ入力端子１６にデータを入力することによ
り、RAM制御回路１８から表示データ用RAM
１９への書込みアドレス、書込みデータ、書込み
信号を発生し、第５図ａに相当するデータを表示
データ用RAM１９に書込む。この時の状態を第
７図に示す。第７図には、ＸアドレスＸ、Ｙアド
レスＹから成るRAMのアドレスも併記してあ
る。第７図のうち、“Ｐ”，“Ｒ”など文字の記入
されている部分はそれぞれに対応するコードが、
また、その他の部分には、表示を抑制するための
コードがRAMに書込まれていることを示してい
る。

次にデータ入力端子２０，２１からＸ進カウン
タ５、Ｙ進カウンタ１０のデータが表示用RAM
１９に入力され、その値に従つてRAMの内容が
順次出力線２２に呼出され、文字発生器１１を介
してCRT表示信号を発生する。ところが第６図
のような従来の構成例では、１つの画面を表示す
るのに、16×５計80文字に相当する多数のデータ
を転送することが必要となる。また前述したよう
に機器の高機能化に伴ない数種類の画面をひんぱ
んに切換える必要が出てくる。一方、機器を安価
に生産するためには、上記の制御は例えば、４ビ
ツト１チツプマイコン程度で行なうことが不可欠
である。

このような観点から考えてみると、従来の方式
を用いて、表示画面をひんぱんに切換えるために
は、多数のデータの転送が必要とされ、処理スピ
ードの面、あるいはそれに要するプログラム・ス
テツプ数の面から非常な不都合が生じる。

本発明はこのような不都合の排除を意図してな
されたもので、文字をCRT上に表示するにあた
り、VTRテレビ、ビデオデイスクなど一定の応
用に関しては表示すべき画面の種類は少数に限ら
れており、しかも各画面はほとんどの部分が共通
の基本画面で構成され、その基本画面内の一部に
可変の必要な情報を配置することによつて表示が
なされることに着目し、CRT表示用大規模集積
回路内に１個または複数個の基本画面のデータを
書込んだメモリと、このメモリによつてアドレス
され上記可変の情報に関するデータを記憶する
RAMを内蔵させ、CRT表示の変更に伴なうデー
タ転送を必要最少限にとどめるようにしたCRT
表示用大規模集積回路を提供しようとするもので
ある。

以下に図面を参照しながら本発明について詳し
く説明する。まず基本画面について第８図を用い
て説明する。第５図ａはプログラムの状態を示す
例であるが、第８図の画面は、斜線を付した点線
枠部分すなわち、可変部分を除いた不変な基本部
分に、プログラム内容に応じたデータに基き表示
内容が変る可変部分を追加することによつて得ら
れる。この時基本部分のデータは、全データ８０
のうち６６であり、一方、プログラムによつて変
化する可変部分は１４であり、基本部分のデータ
数の圧倒的に多いことが分かる。

第９図は本発明によるデータメモリ部の構成例
である。本発明による表示について説明する。ま
ず基本画面メモリのデータはあらかじめ用意され
ており、第１０図の例を用いて説明する。図中
Ｘ，ＹはＸアドレス、Ｙアドレスを示し、〜
は可変部分に相当し、この部分には可変部分のデ
ータが記憶されている可変部メモリのアドレスを
指定するアドレスコードが記憶されている。１〜
０で指したのは表示されるべきデータである。ま
た基本画面メモリは１画面だけでもまた数種類の
画面を用意し、その中の一つを基本画面メモリ制
御回路で選択しても良い。

次に可変部分のデータは、データ入力端子１６
の信号によつてRAM制御回路１８を介して可変
部メモリ２６に記憶される。この時それぞれのデ
ータが記憶されるアドレスはあらかじめ基本画面
を用意する際に指定された位置に対応する。この
ような構成にすると、特に数種類の画面で重複し
て用いるデータについては基本画面に基いて、可
変部分の一定の場所を指定することが可能になる
ので可変部分で重複してデータを持つ必要がな
く、非常に効率的にRAMを用いることができ
る。

第１１図は可変部メモリの内容の例である。図
示するように可変部メモリに対するデータの準備
が完了したのち、次いで表示をなす場合について
説明する。まずＸ進カウンタ出力、Ｙ進カウンタ
出力をデータ入力端子２０，２１から加えること
によつて基本画面メモリ２４が指定される。Ｘア
ドレス＝０〜４、Ｙアドレス＝０の間は“PROG
〓”のデータが基本画面メモリ２４から読出され
る。これはデータであつて可変部メモリ２６を指
定するコードではないのでデータ切換制御回路２
５はこのデータをそのまゝ出力線２２へ出力す
る。

次にＸアドレス＝５、Ｙアドレス＝０になる
と、基本画面メモリ２４からは可変部メモリ２６
のアドレスを指定するコードが出力される。こ
のコードで直ちに可変部メモリ２６のアドレス
が指定され、可変部メモリ２６からはアドレス
の内容“１”に相当するデータが出力される。一
方データ切換制御回路２５は、この時点で基本画
面メモリ２４の出力が可変部メモリ２６を指定し
ていることを検出し、出力線２２へは可変部メモ
リ２６の出力すなわち“１”のデータを出力する
ように動作する。

次にＸアドレスに１がプラスされＸアドレス＝
６、Ｙアドレス＝０になると、今度は基本画面メ
モリからは“〓”（１文字分表示抑制）のデータ
が出力されるため、データ切換制御回路２５は、
可変部メモリ２６から基本画面メモリ２４に切換
わり“〓”のデータが出力線２２に出力される。
以下同様の動作が実行され、基本画面メモリ２４
ならびに可変部メモリ２６に記憶されている全て
のデータが出力される。すなわち、第９図で示し
た構成のデータメモリ６を用いることによつて
も、第５図ａの表示が得られる。

ところで、上記の表示を行なうために必要なデ
ータの転送について考えてみると、従来の場合は
80文字のデータの転送が必要であつたが、本発明
を採用した場合には、可変部メモリ２６の内容即
ち14文字分のデータの転送のみでよく、データの
転送量が大幅に削減している。

次に基本画面メモリ２４について説明する。基
本画面メモリ２４は、RAMまたはROMで構成
できる。なお、RAMを用いる場合は電源投入時
などに一括して基本画面メモリにデータを記入し
ておき、以後それを読出し専用メモリとして用い
る方法などがあり、一方ROMを用いる場合は、
それぞれの応用に必要な基本画面データをあらか
じめ書込んでおけばよい。半導体集積回路化にあ
たつて、ROMメモリはRAMメモリに比して半
導体基板の占拠面積が数分の１であるため、複数
の基本画面メモリが必要とされる応用については
基本画面メモリをROMで構成するならば、
ROMメモリの利点を十分に引き出すことができ
る。

以上説明したところから明らかなように、本発
明のCRT表示用大規模集積回路は、表示データ
の転送を必要最少限にとどめることができ、極め
て効率的なCRT表示を実現することができる。

【図面の簡単な説明】

第１図は所定の時刻表示がなされた場合の画面
の状態とその表示原理を示す図、第２図は５文字
表示のための従来のCRT表示用大規模集積回路
の回路構成を示す図、第３図は表示がなされる場
合の文字発生器の出力と12進ならびに14進カウン
タの関係を示す図、第４図ａ〜ｌはCRT表示、
走査線、水平ならびに垂直同期信号、発振出力お
よび文字発生器の出力の関係を示す図、第５図
ａ，ｂは表示例を示す図、第６図は従来の方式に
よるデータ・メモリの構成例を示す図、第７図は
従来の方式による表示用RAMのデータ例を示す
図、第８図は基本画面を説明図、第９図は本発明
によるデータ・メモリの構成例を示す図、第１０
図は基本画面メモリの内容例を示す図、第１１図
は可変部メモリ内容例を示す図である。 １１……文字発生器、１２……外付けされる出
力回路、１４……垂直同期信号印加端子、１５…
…水平同期信号印加端子、１６……データ入力端
子、１７……信号出力端子、１８……RAM制御
回路、１９……表示データ用RAM、２０……Ｘ
進カウンタ出力の加わる端子、２１……Ｙ進カウ
ンタ出力の加わる端子、２２……データメモリ部
出力線、２３……基本画面メモリ制御回路、２４
……基本画面メモリ、２５……データ切換制御回
路、２６……可変部メモリ。

Claims (1)

1. 【特許請求の範囲】 １ データ入力端子から第１の制御回路を介して
   入力される基本画面データと表示画面データより
   なる表示データを記憶する第１のメモリと、前記
   データ入力端子から第２の制御回路を介して入力
   される可変部分データを記憶するとともに、前記
   第１のメモリからのアドレスコード出力でアドレ
   スされる書き換え可能な第２のメモリと、前記第
   １および第２のメモリから出力される出力データ
   の切り換えを行うデータ切換制御部と、データ出
   力線と、前記第１のメモリのアドレス指定データ
   を入力するアドレス指定データ入力端子とを内蔵
   し、前記第１のメモリの出力データが、前記第２
   のメモリのアドレスコード出力であるとき前記デ
   ータ切換制御部が前記第２のメモリの出力データ
   を選択し、残余の出力データであるとき前記第１
   のメモリの出力データを選択して前記データ出力
   線にデータを出力させることを特徴とする表示用
   大規模集積回路。 ２ 第１のメモリが読出し専用（ROM）メモリ
   で構成されていることを特徴とする特許請求の範
   囲第１項に記載の表示用大規模集積回路。