JPS5866109A - 命令語処理方法 - Google Patents
命令語処理方法Info
- Publication number
- JPS5866109A JPS5866109A JP16422681A JP16422681A JPS5866109A JP S5866109 A JPS5866109 A JP S5866109A JP 16422681 A JP16422681 A JP 16422681A JP 16422681 A JP16422681 A JP 16422681A JP S5866109 A JPS5866109 A JP S5866109A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- control
- program
- branch
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Program control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Control By Computers (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はストアードプログラム方式のプログラマブルな
コントローラに係り、シーケンス％ｔｌＪｌ１Ｍ］、数
値制御、ＤＤＣ制御を混在して処理でき、且つプログラ
ム実行中にシーケンス処理命令に応じて。
コントローラに係り、シーケンス％ｔｌＪｌ１Ｍ］、数
値制御、ＤＤＣ制御を混在して処理でき、且つプログラ
ム実行中にシーケンス処理命令に応じて。
数値制御、ＤＤＣ制御のデータ値を変えて処理てキルシ
ョップコンピュータに関する。
ョップコンピュータに関する。
プログラマブルなロジックコントローラにおいても、制
御対象の実質的な制御の必要上、単に論理演智を行なう
たけでなく、簡単η数値演算機能をｔ１加したコ’７’
ＩＯ−ラが出現していた。しかしこｆじ）の数値演舞
機能付のロジックコントローラにおいでは（１）シーケ
ンスプログラムと数値演算のプログラムを別々に作成し
、各プログラムの実行は相互に割込み又は復帰をかける
必要がある。（２）ストアードプログラム方式のためプ
ログラムした時点の順序７実行ひる・この“め数値演算
２°° ：″”のｆ−１は設定値の１°・７
あり・−、ｙ−）ｒ 。
御対象の実質的な制御の必要上、単に論理演智を行なう
たけでなく、簡単η数値演算機能をｔ１加したコ’７’
ＩＯ−ラが出現していた。しかしこｆじ）の数値演舞
機能付のロジックコントローラにおいでは（１）シーケ
ンスプログラムと数値演算のプログラムを別々に作成し
、各プログラムの実行は相互に割込み又は復帰をかける
必要がある。（２）ストアードプログラム方式のためプ
ログラムした時点の順序７実行ひる・この“め数値演算
２°° ：″”のｆ−１は設定値の１°・７
あり・−、ｙ−）ｒ 。
″制御の状態に応じて変え、ｂ 員７＞：難し１・（３
）１シーケンス制御と数値演算とを混在したプログラム
を同一処理できない。等の問題点があり、プログラミン
グしにくく、又汎用性に乏しい点力鴎った。
）１シーケンス制御と数値演算とを混在したプログラム
を同一処理できない。等の問題点があり、プログラミン
グしにくく、又汎用性に乏しい点力鴎った。
本発明の目的は、ストア−１′プログラム方式の制御コ
ントロールにおいて、シーケンス制御、数値制ａ、ｎＤ
ｃ制御の混在した一連のプログラムを同一処理し、且つ
プログラム中のシーケンス制御処理にて数値制御、ＤＤ
Ｃ制御の入カヂータ値を選択処理できるプログラム処理
機構を有するンヨツプコンピュータを提体することにを
）る。
ントロールにおいて、シーケンス制御、数値制ａ、ｎＤ
ｃ制御の混在した一連のプログラムを同一処理し、且つ
プログラム中のシーケンス制御処理にて数値制御、ＤＤ
Ｃ制御の入カヂータ値を選択処理できるプログラム処理
機構を有するンヨツプコンピュータを提体することにを
）る。
本発明では、シー）７／ス制御、数値制御、ＤＩ）Ｃ制
御を混在し５六一連のプログラムを処理するプログラマ
プルコントローラにおいて、プログラム処理を゛要素処
理しシーケンス制御の０又は１の判別処理）、ブロック
処理（数値制御、ＤＤＣ制御における１つの意味のある
まとまりの単位の処理）、分岐処理（前記ブロックの接
続関係に応じて要素及び制御数値データを次ブロックに
引渡す処理）に分け、前記各処理に係わらず同一処理に
て前記各処理を行なうことを特徴としている。又前記各
処理が同一処理で行なえるため、同一な一連のプログラ
ム中のシーケンス制御処理にて実行、非実行が決定され
た数値制御、ＤＤＣ制御のブロックの入出力データを次
の処理ブロックに引渡す処理が行なえるので、実際の機
器、装置の制御に即した汎用性のある処理が行なえる。
御を混在し５六一連のプログラムを処理するプログラマ
プルコントローラにおいて、プログラム処理を゛要素処
理しシーケンス制御の０又は１の判別処理）、ブロック
処理（数値制御、ＤＤＣ制御における１つの意味のある
まとまりの単位の処理）、分岐処理（前記ブロックの接
続関係に応じて要素及び制御数値データを次ブロックに
引渡す処理）に分け、前記各処理に係わらず同一処理に
て前記各処理を行なうことを特徴としている。又前記各
処理が同一処理で行なえるため、同一な一連のプログラ
ム中のシーケンス制御処理にて実行、非実行が決定され
た数値制御、ＤＤＣ制御のブロックの入出力データを次
の処理ブロックに引渡す処理が行なえるので、実際の機
器、装置の制御に即した汎用性のある処理が行なえる。
更にシーケンス制御と数値制御、ＤＤＣ制御の処理を別
々に処理するための複雑なプログラムの切替、割込み、
復帰処理が不用になった。更に前記３基本処理により、
シーケンス制御のみの場合、数値制御、ＤＤＣ制御のみ
の場合、両者混在の場合にも処理できることを特徴とす
る。
々に処理するための複雑なプログラムの切替、割込み、
復帰処理が不用になった。更に前記３基本処理により、
シーケンス制御のみの場合、数値制御、ＤＤＣ制御のみ
の場合、両者混在の場合にも処理できることを特徴とす
る。
以下、本発明の一実施例を図面によって説明する。
第１図に本発明の一実施例の構成を示す。プログラム処
理機構３はメモリパスライン６を介してメモリ２に書か
れたシーケンス制御、数値制御、ＤＤＣ制御の単独又は
各々混在した一連のプログラムを読出し１．中央処理装
置１を介して前記各処理を行なう。また制御対象の入力
制御装置４、出力制御装置５はインタフェイスパスライ
ン７を介し、中央処理装置１と接続きれている。本発明
が従来のシーケンスロジックコントローラ、又は数値演
算機能付コントローラと相違している点は。
理機構３はメモリパスライン６を介してメモリ２に書か
れたシーケンス制御、数値制御、ＤＤＣ制御の単独又は
各々混在した一連のプログラムを読出し１．中央処理装
置１を介して前記各処理を行なう。また制御対象の入力
制御装置４、出力制御装置５はインタフェイスパスライ
ン７を介し、中央処理装置１と接続きれている。本発明
が従来のシーケンスロジックコントローラ、又は数値演
算機能付コントローラと相違している点は。
プログラム処理機構３にある。
第２図にプログラム処理機構３の構成を示す。
メモリ２上に作成されたプログラムのアドレスを示すプ
ログラムカウンタ８％その指示されたプログラムを記憶
するインストラクシ甲ンレジスタ９、プログラムの命令
語中の分岐処理コードを判別する分岐デコーダ１０．デ
コーダ１０の内容に対応した分岐処理を行カう分岐処理
機構１１、インストラクンヨンレジスタ９の命令語がシ
ーケンス制御のみか又は数値制御、ＤＤＣ制御の処理ブ
ロックをもつ命令語かを判別する要素デコーダ１２、そ
の内容に応じてシーケンス制御命令の場合にシーケンス
制御処理を行なう要素処理機構１３．要素処理機構の０
又は１のオンオフデータを判別しオンの場合インストラ
クションレジスタ９の中の数値制御、１４はＤＤＣ制御
処理命令に対応した処理ブロック１５〜１７を選択する
リンクデコーダである。
ログラムカウンタ８％その指示されたプログラムを記憶
するインストラクシ甲ンレジスタ９、プログラムの命令
語中の分岐処理コードを判別する分岐デコーダ１０．デ
コーダ１０の内容に対応した分岐処理を行カう分岐処理
機構１１、インストラクンヨンレジスタ９の命令語がシ
ーケンス制御のみか又は数値制御、ＤＤＣ制御の処理ブ
ロックをもつ命令語かを判別する要素デコーダ１２、そ
の内容に応じてシーケンス制御命令の場合にシーケンス
制御処理を行なう要素処理機構１３．要素処理機構の０
又は１のオンオフデータを判別しオンの場合インストラ
クションレジスタ９の中の数値制御、１４はＤＤＣ制御
処理命令に対応した処理ブロック１５〜１７を選択する
リンクデコーダである。
第３図に分岐処理機構１１の構成を示す。分岐デコーダ
１０により判別されたコードに対応して。
１０により判別されたコードに対応して。
前回処理された処理ブロックの出力データが記憶きれて
いる出力データレジスタ群２２の内容を今回処理される
処理ブロックの入力データを記憶する入力データレジス
タ群２】に転送スるデータゲート２３及び、出力レジス
タ群２１の有効データ数値を記憶しているレジスタの個
数を管理記憶する出力カウントし・ジスタ１９．出力カ
ウントレシ゛スタ１９の記憶内容を入力レジスタ群２】
の有効レジスタ個数を管理する入力カウントレジスタ１
８へ転送するカウントゲート２０及び分岐コードに応じ
て入力データレジスタ群２１の記憶内容を中間ツク７１
□５に転送、は逆転送す、中間 １データゲート２
４及び中間レジスタ群２５のプログラム分岐位置毎の有
効出力データレジスタの個数を管理する中間カウントレ
ジスタ群より構成される。
いる出力データレジスタ群２２の内容を今回処理される
処理ブロックの入力データを記憶する入力データレジス
タ群２】に転送スるデータゲート２３及び、出力レジス
タ群２１の有効データ数値を記憶しているレジスタの個
数を管理記憶する出力カウントし・ジスタ１９．出力カ
ウントレシ゛スタ１９の記憶内容を入力レジスタ群２】
の有効レジスタ個数を管理する入力カウントレジスタ１
８へ転送するカウントゲート２０及び分岐コードに応じ
て入力データレジスタ群２１の記憶内容を中間ツク７１
□５に転送、は逆転送す、中間 １データゲート２
４及び中間レジスタ群２５のプログラム分岐位置毎の有
効出力データレジスタの個数を管理する中間カウントレ
ジスタ群より構成される。
第４図に従来からのシーケンス制御回路の一例を示す。
本発明においても第４図のようなシーケンス制御のみの
回路を処理できる。
回路を処理できる。
第５図に数値制御、ＤＤＣ制御のみの実施例を示す。処
理ブロック２７〜４１は、前記制御の意味ある処理単位
であり、処理ブロックがまと１って１数値制御、Ｉ’）
Ｄ Ｃ制御を行なう。或いは１処理ブロツクで前記処
理ブロック２７〜４１と同一 □の処理を行なう処
理ブロックであっても良い。処理ブロック２７と処理ブ
ロック２８の関係において処理プロ・ツク２８の入力デ
ータ値に、処理ブロック２７の出力デー々仙である。よ
って処刊１ブ−ツク２８の処理にあたり、分岐処理機構
３の処理は第３図に示す構成におい忙、分岐デコーダ１
０により分岐［−」を判別後、「−」分岐に対応したカ
ラントゲ−］・２０、及びデータゲート２３を２１！通
させ処理ブロック２７の出力カウントレジスタ］９の内
容を入力カウントレジフタ１８に転送する。又出力デー
タレジスタ群２２の内容がデータゲート２３により入力
データレジスタ群２１に転送される。処理ブロック２８
は入力データレジスタ群２１の内容により数値制御、Ｄ
ＤＣ制御を行なう。処理後、処理ブロック２８は出力デ
ータ数を出力カウントレジスタ１９へ、及び出力データ
値を出力データレジスタ群２２へ転送する。
理ブロック２７〜４１は、前記制御の意味ある処理単位
であり、処理ブロックがまと１って１数値制御、Ｉ’）
Ｄ Ｃ制御を行なう。或いは１処理ブロツクで前記処
理ブロック２７〜４１と同一 □の処理を行なう処
理ブロックであっても良い。処理ブロック２７と処理ブ
ロック２８の関係において処理プロ・ツク２８の入力デ
ータ値に、処理ブロック２７の出力デー々仙である。よ
って処刊１ブ−ツク２８の処理にあたり、分岐処理機構
３の処理は第３図に示す構成におい忙、分岐デコーダ１
０により分岐［−」を判別後、「−」分岐に対応したカ
ラントゲ−］・２０、及びデータゲート２３を２１！通
させ処理ブロック２７の出力カウントレジスタ］９の内
容を入力カウントレジフタ１８に転送する。又出力デー
タレジスタ群２２の内容がデータゲート２３により入力
データレジスタ群２１に転送される。処理ブロック２８
は入力データレジスタ群２１の内容により数値制御、Ｄ
ＤＣ制御を行なう。処理後、処理ブロック２８は出力デ
ータ数を出力カウントレジスタ１９へ、及び出力データ
値を出力データレジスタ群２２へ転送する。
処理３４においては、処理ブロックの接続はないが、処
理ブロック３７が処理ブロック２９゜３３．３６の出力
結果を用いて処理を行なうので処理ブロック２９．３３
の出力データ数、出力データを処理ブロック３７に渡す
ための処理を行なう。
理ブロック３７が処理ブロック２９゜３３．３６の出力
結果を用いて処理を行なうので処理ブロック２９．３３
の出力データ数、出力データを処理ブロック３７に渡す
ための処理を行なう。
処理ブロック、又はノーケンス制御接点、コイ外聞相互
の接続は、第６図の児本分岐に分解できる。水平入力分
岐処理４４、垂直入力分岐処理４５、垂直出力分岐処理
４６ある。いずれの分岐の場合も前と基本分岐の組合せ
で合成できる。水平入力分岐処理４４は前記しである。
の接続は、第６図の児本分岐に分解できる。水平入力分
岐処理４４、垂直入力分岐処理４５、垂直出力分岐処理
４６ある。いずれの分岐の場合も前と基本分岐の組合せ
で合成できる。水平入力分岐処理４４は前記しである。
垂直入力分岐処理４５は入力カウントレジスタ１８に中
間カウントレジスタ群′２６の内容を加え、且つ中間デ
ータレジスタ群２５のレジスタの内容を中間カウントレ
ジスタ２６分だけ入力データレジスタ群２１に追加する
処理である。垂直出力分岐処理４６は入力カウントレジ
スタ１８の内容を処理分岐の位置に対応した中間カウン
トレジスタ群２５に転送し、且つ入力データレジスタ群
２１の内容を入力カウントレジフタ１８分、中間データ
レジスタ群２５に転送する。
間カウントレジスタ群′２６の内容を加え、且つ中間デ
ータレジスタ群２５のレジスタの内容を中間カウントレ
ジスタ２６分だけ入力データレジスタ群２１に追加する
処理である。垂直出力分岐処理４６は入力カウントレジ
スタ１８の内容を処理分岐の位置に対応した中間カウン
トレジスタ群２５に転送し、且つ入力データレジスタ群
２１の内容を入力カウントレジフタ１８分、中間データ
レジスタ群２５に転送する。
第７図に、シーケンス制御、数値制御、ＤＤＣ制御の混
在したプログラムの処理例を示す。処理ブロックの処理
については基本的に第５図と同一であるが、シーケンス
制御が含まれている点が異なる。ノーケンス接点１は、
分岐処理機構１１後、要素処理機構にてシーケンス制御
処理される。その結果がオンであれば処理ブロックの代
用として入力カウントレジスタ１８の内容を出力カウン
トレジスタ１９へ転送する。結果がオフの場合は出力カ
ウントレジスタ１８の内容を０とする。前記ノーケンス
処理を行なうことにより、接点Ａ４７゜接点Ｂ４９．接
点Ｃ５２のオンオフ状態により、処理ブロックＳ５３に
は処理ブロックＰ４８、処理ブロックＱ５０．処理ブロ
ックＲ５１のいずれか、又は２処理ブロツク、又は３処
理ブロツクの出力データが入力データとして入力される
。
在したプログラムの処理例を示す。処理ブロックの処理
については基本的に第５図と同一であるが、シーケンス
制御が含まれている点が異なる。ノーケンス接点１は、
分岐処理機構１１後、要素処理機構にてシーケンス制御
処理される。その結果がオンであれば処理ブロックの代
用として入力カウントレジスタ１８の内容を出力カウン
トレジスタ１９へ転送する。結果がオフの場合は出力カ
ウントレジスタ１８の内容を０とする。前記ノーケンス
処理を行なうことにより、接点Ａ４７゜接点Ｂ４９．接
点Ｃ５２のオンオフ状態により、処理ブロックＳ５３に
は処理ブロックＰ４８、処理ブロックＱ５０．処理ブロ
ックＲ５１のいずれか、又は２処理ブロツク、又は３処
理ブロツクの出力データが入力データとして入力される
。
このように、シーケ／ス制御、数値制御、ＤＤＣ制御の
混在プログラムにおいて、処理ブロックの入出力カラン
）値、及びデータ値を管理することにより、ノーケンス
接点にてオンオフされた場合にも処理ブロックが必要と
するデータ、又はシーケンス制御処理的に正当なデータ
を入力値として数伜匍！御、Ｔ’）Ｉ）Ｃ制御が行なえ
る。前記特徴よりｌ！ｉ ｆＱ ７’ ｏ ゛ツクの有
効利用が図れ、筺だシーケンス制御１ ｆ、’＋ Ａに
比較し、実際の神器、装置に即した制御プログラム処理
が行なえる効果がある。
混在プログラムにおいて、処理ブロックの入出力カラン
）値、及びデータ値を管理することにより、ノーケンス
接点にてオンオフされた場合にも処理ブロックが必要と
するデータ、又はシーケンス制御処理的に正当なデータ
を入力値として数伜匍！御、Ｔ’）Ｉ）Ｃ制御が行なえ
る。前記特徴よりｌ！ｉ ｆＱ ７’ ｏ ゛ツクの有
効利用が図れ、筺だシーケンス制御１ ｆ、’＋ Ａに
比較し、実際の神器、装置に即した制御プログラム処理
が行なえる効果がある。
第１図は本発明の構成例、第２図はプログラム処理機構
の構成例、第３図は分岐処理機構の構成例、第４図はシ
ーケンスプログラム処理例、第５図は数値制御、ＤＤＣ
制御制御プログラム処理薬６図は分岐基本分岐図、第７
図はシーケンス制御、数値制御、ＤＤＣ制御制御プログ
ラム処理薬れぞれ示す。
の構成例、第３図は分岐処理機構の構成例、第４図はシ
ーケンスプログラム処理例、第５図は数値制御、ＤＤＣ
制御制御プログラム処理薬６図は分岐基本分岐図、第７
図はシーケンス制御、数値制御、ＤＤＣ制御制御プログ
ラム処理薬れぞれ示す。
Claims (1)
- １、ストアードプログラム方式の処理方法においてシー
ケンス制御、数値制御、ＤＤＣ制御等の複数種類の命令
語が混在した一連のプログラムの各各を識別し連続的に
処理することを特徴とする命令語処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16422681A JPS5866109A (ja) | 1981-10-16 | 1981-10-16 | 命令語処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16422681A JPS5866109A (ja) | 1981-10-16 | 1981-10-16 | 命令語処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5866109A true JPS5866109A (ja) | 1983-04-20 |
Family
ID=15789063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16422681A Pending JPS5866109A (ja) | 1981-10-16 | 1981-10-16 | 命令語処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5866109A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61110204A (ja) * | 1984-11-02 | 1986-05-28 | Hitachi Ltd | 自動化装置の制御方法 |
| JPS62293305A (ja) * | 1986-06-11 | 1987-12-19 | Mitsubishi Electric Corp | Ｆａコントロ−ラのソフトウエア開発装置 |
-
1981
- 1981-10-16 JP JP16422681A patent/JPS5866109A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61110204A (ja) * | 1984-11-02 | 1986-05-28 | Hitachi Ltd | 自動化装置の制御方法 |
| JPS62293305A (ja) * | 1986-06-11 | 1987-12-19 | Mitsubishi Electric Corp | Ｆａコントロ−ラのソフトウエア開発装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3344404A (en) | Multiple mode data processing system controlled by information bits or special characters | |
| JPS5866109A (ja) | 命令語処理方法 | |
| JPS59123934A (ja) | プログラム可能な論理制御装置 | |
| JPS5856123B2 (ja) | シ−ケンス制御装置 | |
| JPS5866112A (ja) | コンピユ−タシステム | |
| JPS6341970A (ja) | マイクロコンピユ−タシステム | |
| SU849218A1 (ru) | Устройство дл отладки программ | |
| JP2657947B2 (ja) | データ処理装置 | |
| JPH04259044A (ja) | 命令トレース格納装置 | |
| JPS6145359A (ja) | 情報処理装置 | |
| JPS5914061A (ja) | メモリバンク切換回路 | |
| JPS61253503A (ja) | シ−ケンス制御装置 | |
| JPS60144874A (ja) | ベクトルデ−タ処理装置 | |
| JPS608943A (ja) | 多岐分岐制御方式 | |
| JPH0319570B2 (ja) | ||
| JPS5840618A (ja) | プロセス入出力制御方式 | |
| JPS62194545A (ja) | デ−タフロ−型計算機のプログラム書換装置 | |
| JPS63317857A (ja) | メモリアクセス回路 | |
| JPS59119412A (ja) | プログラマブルコントロ−ラ | |
| JPS6226549A (ja) | メモリ回路 | |
| JPS6227830A (ja) | 割込み制御方式 | |
| JPH02133851A (ja) | 通信制御装置 | |
| JPS63148305A (ja) | プログラマブルシ−ケンスコントロ−ラの高速演算処理方式 | |
| JPS6274135A (ja) | プログラムの動作確認システム | |
| JPH0520140U (ja) | 情報処理装置 |