JPS5868149A - 入出力インタ−フエ−スコントロ−ラ - Google Patents
入出力インタ−フエ−スコントロ−ラInfo
- Publication number
- JPS5868149A JPS5868149A JP56166749A JP16674981A JPS5868149A JP S5868149 A JPS5868149 A JP S5868149A JP 56166749 A JP56166749 A JP 56166749A JP 16674981 A JP16674981 A JP 16674981A JP S5868149 A JPS5868149 A JP S5868149A
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- input
- data memory
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本究、明はディジタル・コントロールシステムの入出力
インターフェースコントローラＫ 関−する。
インターフェースコントローラＫ 関−する。
近年、ディジタルコントロールの分Ｗｆでは、計算陵髄
にマイクロコンピュータの活用が普及しているが、これ
に伴いコントロールシステムの相成形態の多様化が進ん
でいる。入出力についても、その対象としてプロセスの
末端にまで適用され、分散した遠障の制御対象と効率よ
く入出力を行うすが望まれている。した／ｌ・って匍ｊ
御対象として汀、アクチーエータやセンサ等の直接的な
もの、各棟の操作デスクやスタンド等の表示装置や操作
パネル、あるいは記録表＋ｉＬ、また情報の埋携か必要
な他のコントローラ等々の入出力かある。テレタイプラ
イタやプリンタ等の標準的な周辺装置や特殊な専用のイ
ンターフェースをジする入出力蒸器（グ別として、これ
ら各種の入出力対象とのインターフェースは従来汎用の
グロセス入出力装置ｒｔか使われているう・、必要な入
出カケ−プル及びその配２ＪＪの観点から適合で＠ない
状況も多い。第１図Ｑゴ、入出カケ−プル削減のために
シリアル通ｆａインターフェース２，３を用いて、第１
のコントローラ１から遠隔の第２のコントローラ４へ入
出力データ全伝送しコントローラ４によって入出力対象
５に対して入出力制御を行なうものである。１だ第２図
は制御データの伝送装置所謂、リモートＩ１０の方式を
示すもので、コントローラ１の一群の人出力データを第
１．第２の伝送ステーション６及び７の間でサイクリッ
クに父侠し合い。
にマイクロコンピュータの活用が普及しているが、これ
に伴いコントロールシステムの相成形態の多様化が進ん
でいる。入出力についても、その対象としてプロセスの
末端にまで適用され、分散した遠障の制御対象と効率よ
く入出力を行うすが望まれている。した／ｌ・って匍ｊ
御対象として汀、アクチーエータやセンサ等の直接的な
もの、各棟の操作デスクやスタンド等の表示装置や操作
パネル、あるいは記録表＋ｉＬ、また情報の埋携か必要
な他のコントローラ等々の入出力かある。テレタイプラ
イタやプリンタ等の標準的な周辺装置や特殊な専用のイ
ンターフェースをジする入出力蒸器（グ別として、これ
ら各種の入出力対象とのインターフェースは従来汎用の
グロセス入出力装置ｒｔか使われているう・、必要な入
出カケ−プル及びその配２ＪＪの観点から適合で＠ない
状況も多い。第１図Ｑゴ、入出カケ−プル削減のために
シリアル通ｆａインターフェース２，３を用いて、第１
のコントローラ１から遠隔の第２のコントローラ４へ入
出力データ全伝送しコントローラ４によって入出力対象
５に対して入出力制御を行なうものである。１だ第２図
は制御データの伝送装置所謂、リモートＩ１０の方式を
示すもので、コントローラ１の一群の人出力データを第
１．第２の伝送ステーション６及び７の間でサイクリッ
クに父侠し合い。
直接の入出力対象５は伝送ステーション７と入出力を行
うものである。第１図、第２図にボす従来の方法でに、
いづれもシリアル伝送によって人出カケ−プルの削減、
伝送距離の延長を図るようにしているか、次のような欠
点かあった。
うものである。第１図、第２図にボす従来の方法でに、
いづれもシリアル伝送によって人出カケ−プルの削減、
伝送距離の延長を図るようにしているか、次のような欠
点かあった。
例えは、第１図に示す方法では、相手１ｆｔｌｌにもコ
ントローラ又は耐風Ｉ機等か必要であり、ぼた両刀の１
貨機のＣＰＵは通（ｍのための制御処理が必要で不°ｉ
速応答を要求されるものでに、各ＣＰＵへの負荷か大き
くなる。寸だ第２図に示す様なもの１゛はリモートＩん
の伝送装置り者は一般に一群のデータをサイクリックに
伝送し合う方式のものが多く、データ量の増大に比例し
て入出力の応答性か下る。
ントローラ又は耐風Ｉ機等か必要であり、ぼた両刀の１
貨機のＣＰＵは通（ｍのための制御処理が必要で不°ｉ
速応答を要求されるものでに、各ＣＰＵへの負荷か大き
くなる。寸だ第２図に示す様なもの１゛はリモートＩん
の伝送装置り者は一般に一群のデータをサイクリックに
伝送し合う方式のものが多く、データ量の増大に比例し
て入出力の応答性か下る。
また、これらに共通する欠点として、伝送その他に伴う
エラー処理に、データのイｄ頼性か要求づれるものでは
複雑化しかつ正常時の効率全悪化させる。
エラー処理に、データのイｄ頼性か要求づれるものでは
複雑化しかつ正常時の効率全悪化させる。
本発明は上記の串１′Ｐ１に鑑みなされたものて゛、デ
ィジタルコントローラに用いる高効率の入出力インター
フェースコントローラを提供することを目的とするもの
である。
ィジタルコントローラに用いる高効率の入出力インター
フェースコントローラを提供することを目的とするもの
である。
すなわら、本兄明はＣＰＵと入出力対象の優器との間で
データの受授金行なうシリアル伝送ラインの両端に畝け
られる入出力インターフェイスコントローラにおいて、
出力データ量モリの内ン）名受化し／こ相手側からフィ
ードバックされるデータを出力フィードバックデータ量
モリに格納しこの内容と上記データメモリの内容とを比
較し、っ＋−Ｌなるデータだけを相手側へ送出するもの
である。
データの受授金行なうシリアル伝送ラインの両端に畝け
られる入出力インターフェイスコントローラにおいて、
出力データ量モリの内ン）名受化し／こ相手側からフィ
ードバックされるデータを出力フィードバックデータ量
モリに格納しこの内容と上記データメモリの内容とを比
較し、っ＋−Ｌなるデータだけを相手側へ送出するもの
である。
第３図は、本発明の一実施例を示すブロック図で１θＡ
＋’：Ｉ ｆ （ノタル・コントローラ本体１＋＋１
１に実装される入出力インターフェイス・コントローラ
で該ディジタルコントローラの図示しないＣＰｔ１にバ
スｌｓｈ＞介して接続している。−刀、ＩＯＢ汀、本体
側人出力インターフェイスコントローラ１０Ａにシリア
ル伝送ライン１９゜２０’６７介してトシ層こされるリ
モート側のインターフェース・コントローラを示し、リ
モート部の入出力％ ｆｌ’にバスＪ ８ Ｂｆ介して
接伏している。
＋’：Ｉ ｆ （ノタル・コントローラ本体１＋＋１
１に実装される入出力インターフェイス・コントローラ
で該ディジタルコントローラの図示しないＣＰｔ１にバ
スｌｓｈ＞介して接続している。−刀、ＩＯＢ汀、本体
側人出力インターフェイスコントローラ１０Ａにシリア
ル伝送ライン１９゜２０’６７介してトシ層こされるリ
モート側のインターフェース・コントローラを示し、リ
モート部の入出力％ ｆｌ’にバスＪ ８ Ｂｆ介して
接伏している。
区中同−符号をイｌ与したブロックは機能的に等価で添
字Ａ、Ｔ３によって本俸９１１１とリモート１＋ｔｔｊ
とを区別している（、′；ｌで、本坏狽１１のみについ
て説明する。
字Ａ、Ｔ３によって本俸９１１１とリモート１＋ｔｔｊ
とを区別している（、′；ｌで、本坏狽１１のみについ
て説明する。
出力データ量（ＩＪ １１ Ａおよび入力データ量モリ
１２Ａｌｌ［、バス１８Ａを介してコントロー５− ラ側のＣＰＵによシそれぞれ書き込み読み出しが出来る
。入力データメモリ１２ｋには、シリアル伝送ライン２
０よりシリアル入力ボート１４Ａ秒して入力される受信
データのうち、入力データメモリ１２にのアドレスに対
応するものが格納される。２．５Ａは本体側からリモー
ト側へ田カデータに対応してリモート側よりフィードバ
ックされるデータを格納する出力フィードバックデータ
量モリであシ、シリアル入力ポート１４Ａで受信された
データのうちこのアドレスに対応するデータが格納され
る。そして１６Ａは比較走査器で出力データメモリ１１
Ａと出力フィードバックデータ量モリ１５Ａの対応する
データ相互を順次、比較走査し、その内容が一致しない
場合のみ、シリアル出力ポート１３Ａへ出力データメモ
リＪＪＡの内容を送信データとして送出する。−刀、シ
リアル出力ポートＪ、９Ａへは、入力データ量モリ１２
Ａの内容も走査出力器Ｊ７Ａによシ周期的に与えられる
。
１２Ａｌｌ［、バス１８Ａを介してコントロー５− ラ側のＣＰＵによシそれぞれ書き込み読み出しが出来る
。入力データメモリ１２ｋには、シリアル伝送ライン２
０よりシリアル入力ボート１４Ａ秒して入力される受信
データのうち、入力データメモリ１２にのアドレスに対
応するものが格納される。２．５Ａは本体側からリモー
ト側へ田カデータに対応してリモート側よりフィードバ
ックされるデータを格納する出力フィードバックデータ
量モリであシ、シリアル入力ポート１４Ａで受信された
データのうちこのアドレスに対応するデータが格納され
る。そして１６Ａは比較走査器で出力データメモリ１１
Ａと出力フィードバックデータ量モリ１５Ａの対応する
データ相互を順次、比較走査し、その内容が一致しない
場合のみ、シリアル出力ポート１３Ａへ出力データメモ
リＪＪＡの内容を送信データとして送出する。−刀、シ
リアル出力ポートＪ、９Ａへは、入力データ量モリ１２
Ａの内容も走査出力器Ｊ７Ａによシ周期的に与えられる
。
１だシリアル出力ｙｊ？ −ト１ｓｈへのこれら２棟６
− 類のデータ送信の吸水は、比較走査器１６Ａからのもの
が優先的に受は付けられる様に構成されている。捷た、
シリアル出力ポートへの送信データには、比較走査１６
ｋ及び走査出力器Ｊ７Ａのそれぞれの出力に応じて一定
長のデータ毎にアドレス情報か付加されている。
− 類のデータ送信の吸水は、比較走査器１６Ａからのもの
が優先的に受は付けられる様に構成されている。捷た、
シリアル出力ポートへの送信データには、比較走査１６
ｋ及び走査出力器Ｊ７Ａのそれぞれの出力に応じて一定
長のデータ毎にアドレス情報か付加されている。
次に即、３図の構成になるインターフェースコントロー
ラの動作について説明する。先ず本体側からリモート側
への出力動作について述べる。
ラの動作について説明する。先ず本体側からリモート側
への出力動作について述べる。
コントローラ１ｉｌｌのＣＰＵ ｌ’ｌバス１８ｋｆ経
由して出力データを出力データメモリＩＩＡＫ書き込む
。ここに書かれている一群の出力データは、出力フィー
ドバックメモリＪ５Ａの内容と常時、各々対応するデー
タ切に比較され、相違している場合は、出力データメモ
リ１１にのデータか、比較走査器１６Ａによりシリアル
出力ポート１３Ａへ出力きれる。この時出力データには
。
由して出力データを出力データメモリＩＩＡＫ書き込む
。ここに書かれている一群の出力データは、出力フィー
ドバックメモリＪ５Ａの内容と常時、各々対応するデー
タ切に比較され、相違している場合は、出力データメモ
リ１１にのデータか、比較走査器１６Ａによりシリアル
出力ポート１３Ａへ出力きれる。この時出力データには
。
例えにｉｌバイト毎に、出力データ群のうちのどのデー
タに相当するかを示すアドレス情報を付加するようにし
ている。従ってこれ全シリアル出力フィードバックデー
タメモリ１５Ａとして判定し、所足のロケーションに格
納される。以上の動作により、リモート側の入力データ
メモリ１２１３の内容は、本体側の出力データメモリ１
１Ａの内存に追従して変化することになる。
タに相当するかを示すアドレス情報を付加するようにし
ている。従ってこれ全シリアル出力フィードバックデー
タメモリ１５Ａとして判定し、所足のロケーションに格
納される。以上の動作により、リモート側の入力データ
メモリ１２１３の内容は、本体側の出力データメモリ１
１Ａの内存に追従して変化することになる。
ここで比較走査器１６にの動作は一般にシリアル伝送の
速度に比して高速とする事は容易であり、しかも出力デ
ータの内容が出力フィードパ７クデータメモリ１５Ａの
内容と相違する場合にのみ出力データメモリ１１人のデ
ータを送信するのて゛、出力データメモリ１１人の内容
の変化に対する、リモート側の入力データ・メモリ１２
Ｂの内容の応答は、従来の一括して全てのデータを送信
する方法に比べて極めて高速になる。−万、本体１１１
０ヘリモート側からデータを出力する場合も上述の説明
全同様に適合させることができる。すなわち、この場合
には、リモート側の出力データフィードバックメモリ１
５ｆ３の内存と出力データメモＩＪ １１ Ｂの内容が
比較走査され、出力データメモＩＪ Ｉ Ｊ Ｈの内容
が本体側の入力データ・メモＩＪ １２ Ａに入力され
る。
速度に比して高速とする事は容易であり、しかも出力デ
ータの内容が出力フィードパ７クデータメモリ１５Ａの
内容と相違する場合にのみ出力データメモリ１１人のデ
ータを送信するのて゛、出力データメモリ１１人の内容
の変化に対する、リモート側の入力データ・メモリ１２
Ｂの内容の応答は、従来の一括して全てのデータを送信
する方法に比べて極めて高速になる。−万、本体１１１
０ヘリモート側からデータを出力する場合も上述の説明
全同様に適合させることができる。すなわち、この場合
には、リモート側の出力データフィードバックメモリ１
５ｆ３の内存と出力データメモＩＪ １１ Ｂの内容が
比較走査され、出力データメモＩＪ Ｉ Ｊ Ｈの内容
が本体側の入力データ・メモＩＪ １２ Ａに入力され
る。
この人力データメモＩＪ １２ Ａの内容は、走査出力
器Ｊ７Ａによりシリアル出力ポート１３Ａからリモート
側へフィードバックされ、リモート側の出力データフィ
ードバックメモリ１５Ｂへ格納はれる。従って、本体側
の入力データ・メモリ１２にの内容は、リモート側の出
力データメモＩＪ Ｊ Ｉ Ｂの内容に追従して変化し
１本体側ＣＰＵは、入力データメモリ１２Ａの内容を読
むことにより、データの入力が行えることになる。
器Ｊ７Ａによりシリアル出力ポート１３Ａからリモート
側へフィードバックされ、リモート側の出力データフィ
ードバックメモリ１５Ｂへ格納はれる。従って、本体側
の入力データ・メモリ１２にの内容は、リモート側の出
力データメモＩＪ Ｊ Ｉ Ｂの内容に追従して変化し
１本体側ＣＰＵは、入力データメモリ１２Ａの内容を読
むことにより、データの入力が行えることになる。
なお、リモート側の出力データメモリｌＩＢへはバス１
８ Ｂ ”、（介して接続される入力装置の内容が入力
され、入力データメモＩＪ １２ Ｂの内容は同じく、
バス１８ｆ３’ｆ介して接続される出力装置鉦へ出力さ
れる。したがってこれらのｉｌ１分の構成は最終端の入
出力対象によυ様々に構成可能であり、たとえは最終端
の入出力対象がデータの受信機能のみを有する場合は、
リモート側の出力データメモリ１１Ｂは設けなくてもよ
い。
８ Ｂ ”、（介して接続される入力装置の内容が入力
され、入力データメモＩＪ １２ Ｂの内容は同じく、
バス１８ｆ３’ｆ介して接続される出力装置鉦へ出力さ
れる。したがってこれらのｉｌ１分の構成は最終端の入
出力対象によυ様々に構成可能であり、たとえは最終端
の入出力対象がデータの受信機能のみを有する場合は、
リモート側の出力データメモリ１１Ｂは設けなくてもよ
い。
９−
以上述べた本発明の入出力インターフェースコントロー
ラによれは、シリアル伝送を用いたことによる入出カケ
−プルの削減及びインターフェース間の距離を延長でき
る利点があり、しかも従来このようなものにおいて問題
になシがちな応答速度について著しい改善全図ることが
できる。すなわち、出力データ全出力０ｉｌｉヘフイー
ドバツクするのでこの内存との相違分だけを送信するこ
とにより応答性の数置とともに信頼性を著るしく向上す
ることができる。すなわち、出力データの変化に応じて
変化データを送信すると共に、一方受信側からのフィー
ドバックデータとの差異を検出して、目的のデータを送
るので、万−伝送系等に起因するエラーを生じた場合に
も、これを訂正するために正しいデータを集中的に送信
することになシ良好な応答性と高い信頼性か得られる。
ラによれは、シリアル伝送を用いたことによる入出カケ
−プルの削減及びインターフェース間の距離を延長でき
る利点があり、しかも従来このようなものにおいて問題
になシがちな応答速度について著しい改善全図ることが
できる。すなわち、出力データ全出力０ｉｌｉヘフイー
ドバツクするのでこの内存との相違分だけを送信するこ
とにより応答性の数置とともに信頼性を著るしく向上す
ることができる。すなわち、出力データの変化に応じて
変化データを送信すると共に、一方受信側からのフィー
ドバックデータとの差異を検出して、目的のデータを送
るので、万−伝送系等に起因するエラーを生じた場合に
も、これを訂正するために正しいデータを集中的に送信
することになシ良好な応答性と高い信頼性か得られる。
また出力データを相手軸］に受けとられている状態を常
に出力側で監視できるので、エラーチェックも容易かつ
確爽に行なうことができる。
に出力側で監視できるので、エラーチェックも容易かつ
確爽に行なうことができる。
１０−
さらに、コントローラのＣＰＵとのインターフェースの
観点からは、この入出力インターフェースコントローラ
はデータ・メモリと１・ｊｌ等に扱うことができるので
、ソフトウェアの簡明化に役立つと共に、人出力に関す
るＣＰＵの負荷軽減にも有効である。
観点からは、この入出力インターフェースコントローラ
はデータ・メモリと１・ｊｌ等に扱うことができるので
、ソフトウェアの簡明化に役立つと共に、人出力に関す
るＣＰＵの負荷軽減にも有効である。
以上詳述したように本発明は、ＣＰＵと入出力対象の機
器との間でｒ−夕の受授金行なうシリアル伝送ラインの
両端に設けられる入出力インターフェースコントローラ
において、出力データメモリの内容を受信した相手側か
らフィードバックされるデータ全出力フィードバックデ
ータメモリに格納し、この内容を上記データメモリの内
容と比較して異なるデータだけをオ目手側へ送出するの
で伝送効率金向上し良好な応答性が得ら７１．、しかも
信頼性の高い入出力インク−フェースコントローラ全提
供することができる。
器との間でｒ−夕の受授金行なうシリアル伝送ラインの
両端に設けられる入出力インターフェースコントローラ
において、出力データメモリの内容を受信した相手側か
らフィードバックされるデータ全出力フィードバックデ
ータメモリに格納し、この内容を上記データメモリの内
容と比較して異なるデータだけをオ目手側へ送出するの
で伝送効率金向上し良好な応答性が得ら７１．、しかも
信頼性の高い入出力インク−フェースコントローラ全提
供することができる。
第１区ｌ、第２図は各別の従来のデータ伝送をボす凶、
第３図は本発明の一人Ａしｌｌを示すブロック１図であ
る。 １０１．１θＢ・・・インターフェースコントローラ、
ＩＩＡ、ＩＩＢ・・・出力データメモリ、１２に、１２
Ｂ・・・入力データメモリ、１３Ａ。 １３Ｂ・・・シリアル出力ポート、１４に、１４Ｂ・・
・シリアル入力ボート、１５に、１５Ｂ・・・出力フィ
ードバックデータメモリ、１６に、１６Ｂ・・・比較走
査器、１７Ａｊ１７Ｂ・・・走査出力器。
第３図は本発明の一人Ａしｌｌを示すブロック１図であ
る。 １０１．１θＢ・・・インターフェースコントローラ、
ＩＩＡ、ＩＩＢ・・・出力データメモリ、１２に、１２
Ｂ・・・入力データメモリ、１３Ａ。 １３Ｂ・・・シリアル出力ポート、１４に、１４Ｂ・・
・シリアル入力ボート、１５に、１５Ｂ・・・出力フィ
ードバックデータメモリ、１６に、１６Ｂ・・・比較走
査器、１７Ａｊ１７Ｂ・・・走査出力器。
Claims (1)
- ＣＰＵと入出力対象の機器との間でデータの授受を行な
うシリアル伝送ラインの両端に設けられる入出力インタ
ーフェースコントローラニオいて、出力すべきデータを
格納する出力データメモリと、この出力データメモリに
対応して設けられ上記シリアル伝送ラインを介して送ら
れたデータに対応して相手側から上記シリアル伝送ライ
ンを介して周期的にフィードバックされるデータを格納
する出力フィードバックデータメモリと、相手側から上
記シリアル伝送ラインを介して送られｆｃ７Ｊ−夕を格
納する入力データメモリと、この入力データメモリの内
’８′ｆｆ：相手側へフィードバックする走査出力器と
、上記出力フィードバックデータメモリと出力データメ
モリとの内容を比較し内容の異なるデータだけを上記走
査出力器のデータ送出に優先して相手側へ送出する比較
走査器とを具備する入出力インターフェースコントロー
ラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56166749A JPS5868149A (ja) | 1981-10-19 | 1981-10-19 | 入出力インタ−フエ−スコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56166749A JPS5868149A (ja) | 1981-10-19 | 1981-10-19 | 入出力インタ−フエ−スコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5868149A true JPS5868149A (ja) | 1983-04-22 |
Family
ID=15837026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56166749A Pending JPS5868149A (ja) | 1981-10-19 | 1981-10-19 | 入出力インタ−フエ−スコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5868149A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100444990B1 (ko) * | 2001-12-29 | 2004-08-21 | 삼성전자주식회사 | 신호 처리 시스템 |
-
1981
- 1981-10-19 JP JP56166749A patent/JPS5868149A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100444990B1 (ko) * | 2001-12-29 | 2004-08-21 | 삼성전자주식회사 | 신호 처리 시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0088789B1 (en) | Multiprocessor computer system | |
| US4041472A (en) | Data processing internal communications system having plural time-shared intercommunication buses and inter-bus communication means | |
| EP0029331B1 (en) | Inter-subsystem communication system | |
| US5163156A (en) | Method for distributing messages through a mapping table which includes for each originating device a sequential list of corresponding destination devices | |
| US4675864A (en) | Serial bus system | |
| JPH10207804A (ja) | 偽装端末システムおよび偽装端末装置 | |
| US4488220A (en) | Circuit arrangement for inputting control signals into a microcomputer system | |
| US4977499A (en) | Method and apparatus for commanding operations on a computer network | |
| JPS5868149A (ja) | 入出力インタ−フエ−スコントロ−ラ | |
| JPS5860851A (ja) | デ−タ伝送方式 | |
| JP2735078B2 (ja) | 通信制御方式 | |
| JPS61171276A (ja) | フアクシミリ装置 | |
| JP2878511B2 (ja) | 帳票処理方法 | |
| JPH0389547A (ja) | ファイル転送装置 | |
| CA1234636A (en) | Method and apparatus for handling interprocessor calls in a multiprocessor system | |
| JPH0337340B2 (ja) | ||
| JP3086245B2 (ja) | 他系アクセス指定装置 | |
| JPS62186350A (ja) | 端末装置共用方式 | |
| JPH01174042A (ja) | 回線制御方式 | |
| JPH0276055A (ja) | データインターフエイス方式 | |
| JPS6212229A (ja) | 接続規制情報作成方式 | |
| JPS63232653A (ja) | 電文による端末制御方式 | |
| JPS62241056A (ja) | デ−タ受信制御方式 | |
| JPH0544053B2 (ja) | ||
| KR830004628A (ko) | 계산기 시스템간 통신방식 |