JPS5868153A - デ−タ信号検出方式 - Google Patents

デ−タ信号検出方式

Info

Publication number
JPS5868153A
JPS5868153A JP16634881A JP16634881A JPS5868153A JP S5868153 A JPS5868153 A JP S5868153A JP 16634881 A JP16634881 A JP 16634881A JP 16634881 A JP16634881 A JP 16634881A JP S5868153 A JPS5868153 A JP S5868153A
Authority
JP
Japan
Prior art keywords
data
signal
reference voltage
data signal
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16634881A
Other languages
English (en)
Other versions
JPS6136649B2 (ja
Inventor
Toshio Takekoshi
竹越 敏夫
Kazunari Yamada
一成 山田
Masao Hotta
正生 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP16634881A priority Critical patent/JPS5868153A/ja
Publication of JPS5868153A publication Critical patent/JPS5868153A/ja
Publication of JPS6136649B2 publication Critical patent/JPS6136649B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、例えd′測′X!シデータの如きデータ信
号を、電子計算機等に入力するために、アナログ・ディ
ジタル変換器(AD変換器)によってディジタル値に変
換して検出するだめのデータ信号検出方式に関するもの
である。
更に詳しく述べると、本発明は、例えばタッチパネルと
して知られる加重検知型座標入力装置に用いて好適なデ
ータ信号検出方式に関するものである。タッチパネルと
いうのは、図形を描くべき画面あるいはキーインを行な
う画面をなす平板を3点で支持し、その画面に筆記具あ
るいは指により力を加えたとき、その応力を3点の支持
点においてそ扛ぞれ分力として検出し、これら三つの分
力に−定の四側演舞を施すことによ(9筆記具あるいは
指の接触位置のi+!i面での座標位HH,yを求め、
これを電子計算機システム叫に人力する加屯検知へり座
標入力装置(詐しくに、特公昭49−34247号公報
を参照されたい)のことであ/)。本発明は、前記分力
がアナログ電圧で出力されてくるので、これをコンピュ
ータvc ityり込めるディジタル値に変換して検出
するなどのJti途にL(+いてof+商な伯刊検出方
式に関するものである。
第1図は、かかるデータ信号検出方式の本発明者等によ
る別途提案例を示すブロック図、第1A図は第1図にお
ける信刊検出器1の具体例を示す回路図、である。
第1図において、1は信相検出?(,2は差即+lr]
1路、3はアナログ時ディジタル変換z+ (A D 
象q萼?5)、4は演舞制御回路、5 n J、t:準
調節器、6はメモリ、である。昔だ第1A図においC3
8i17を固定インピーダンス、10は測定素子、11
u:i1変インピーダンス、である。
第1A図は、第1図における検出器1の一例としてホイ
ートストンブリッジ回路を用いた検出器を示す。ホイー
トストンプリクジの測定素子10(例えはストレインゲ
ージなど)の歪み等の変化による微小データ信号を取り
出すためには、測定素子10が変化していないときに可
変インピーダンス11のMuによりホイートストンブリ
ッジ回MOバランスを予めとっておく必要がある。しか
し、可変インピーダンス11を如伺に調整しても、ホイ
ートストンブリッジのバランスを完全にとりきることは
実際問題として不可能である。
このため、ホイートストンブリッジ印加電圧eOが直流
であれば、出力には測定素子10が変化していないのに
ホイートストンブリッジのアンバランスにより生じるオ
フセット電圧EPがでる。よって、測定素子10の変化
による微小データ信号電圧ESは、オフセット電圧EP
に上乗せされて出力されることになる。
はで第1図に戻り、その回路動作を説明する。
第1図において、データ信号Esのないときに、検出器
1より出力されているオフセット飴EP(−5−91( ブリッジ印加電圧が交IJIr、の場合同期整流など検
波後の出力値)と、基準調節器5による基準出力E。
とを差動回路2により差し引き演舞[7た結果の値を、
A I)変換器3に入力してAD変換(7、その結果得
られるディジタル値をオフ−ヒツト・データとして演算
制御回路4を経てメモリ6に、+旧、へする。
次に、オフセットに11(畳さ71だデータイ、4−け
(Es十E p )が、前述したのと同様に、基檗調節
器5の出力E。と−緒に差動回路2に人カメれ、ぞの差
し引き演算の結果がAD変換器3によりAD変換され、
ディジタル値として演算制i’11回路4に入力式れる
。そこでこの演舞制御回路4にて、先Vこメモリ6に記
憶されていた値(”P  F:n)を、今回入力された
@1 (ES + Ep −En)  よりバ)し引く
ことにより、頁のデータ信号″Esを(突出することが
できる。甘た、演算制御回路4は常に、データイト1号
のない時のオフセット餉と)に準d周節器5からの基準
出力との差(Ep−Eo)又tまオフセット11ηに重
畳したデータ信号(12[、−1川じ8)と基準調節器
5からの基準出力En との差(”S + I!:11
  En) ノ6− 大きさを監視し、それらがAD変換器3の入力節1用(
変換可T1月な範囲)内にあるか百かをチェックしてい
る。さらに、前述のチェックにより、AD変換器3へ入
力さnる値の大きさが変換可能範囲外になる直前の餉V
C壕で大さくなった時は、演算制御回路4より基準調節
器5に対し、そこから出力される基準電圧を強制的に変
える制御信号を出し、基Iv!調節器5より出力される
出力′直圧E。の大きさを変えてやり、その結果、差動
同時2の出力がAD変換器3の変1奥可能範囲内に納せ
る様にする。
第2図は、第1図における基準調節器5、差動1回路2
の具体的回路例を示すと共に、演碑制側1回路4として
マイクロコンピュータ7を用いた場合の11】1路例を
示す回路図である。すなわち基IM、調節器として、複
数個の固定インピーダンス8とり侯スイッチ9(S1〜
sn)から成る[01路を1月いておす、マイクロコン
ピュータ13からの副側]指令にヨリ、スイッチ81〜
Snの中の一つを選ぶこトニより、基準出力として、E
1〜EnO中の=一つを選んで出力することができる。
回路動作は第1図について述べたy9fと同一であるか
ら、イの詣、明は省略する。
はて、上述した如き、本発明者等の別途提案にかかるデ
ータイぽ相検出方式については、次のような欠点がある
。すなわち、用途とじて、タッチパネル等を考えた場合
、タッチパネルにilタイ繁に指で押して使用するもの
で、指で押すその都1と1、データイ8号を検出しなけ
ればならない。このように、データ信号を頻繁に測シ?
(検出)している!烏合には、基準電圧を、L9J!1
1換えた嚇合に、ぞハに伴って必要なオフセット・デー
タの愛用が困難なことである。
今、例えば第2図において、ぞi1寸でflJj Jl
’l l、ていた基準itt EE島をマイクロコンピ
ュータ7 ノfii制御指令によりIhv(切り換え)
ことする。すると、それ壕でのオフセット中データであ
る(Ep  En)を、(EpEl)に愛用してメモリ
6にd[:憶しておくのでなりれば、それ以降のデータ
イ+4’ Qの検出はできない。しかし、新たなオフ十
ツト争データ(EpEl)を得るためには、検出器1力
)らデータイぎ号ES が発生していないときを選んで
そのための動作を実行する必要があるが、Ail述した
如く、頻繁にデータ信号Esの発生している状況のもと
では、その時間的余裕がなく、オフセット・データの愛
用は困難になる訳である4、そこでこれ(/こ対処する
ために、基準電圧の大きざに関係する第2藺の円建イン
ピーダンス8の4ifから、切換時における谷基準屯圧
を予め計算により求めてメモリにHピ憶しておく方法も
一案として考えられるが、固足インピーダンスの製造誤
差などにより、犬@々データ検出誤差が生じる。
尚、固定インピーダンス(fNをあらかじめ測定してお
き、この値を用いることも可能であるが、固足インピー
ダンスが生fmtの多い物であるときは、そのだめの工
数が多くなり、まだ取付後固定インピーダンスを交換し
たりする事が困難となる。
この発明は、上述の如き、本発明者等の別途提案にかか
るデータ信号検出方式における問題点を除去するために
なされたものであり、従って本発明の目的は、基準電圧
を切シ換えたときに、正<、’itなオフセット・デー
タが容易に傅らねるようにしたデータ信号検出方式を提
イjUすることに4)る。
この発明の要点は、本発明者宿の別途提案Kかかるデー
タ信号検出方式において、データイ8号の検出動作開始
に先立ち、イd号検ffJ ’I:4の出力をオフにし
た秋態で、基準電圧発生源から発生”] in″、なす
べての大きさの基準PFlロトを順次発生させ、核基準
電圧毎のアナログ・ディジタル変換1的をメモリに記憶
した後、データ信号の検出動作を開始し、演算制御回路
による前記基準電圧の一+l K fli制御が行なわ
れたとき、メモリに記憶されている前N+−: /lI
<準電圧毎の変換領データを月jいて、当該)ん準電圧
に71応して8鰹なオフセット・データをイ・1成して
月1いるようにした点にある。
次に図を参照して本発明の一実施例を駅、明する。
第3図は本発明の一冥施1+IIを示すブロック図であ
る。同図において1は検出器、2d差動[「11路、3
はAD変換器、4は演算制御回路、5は基準調節器、6
はメモリ、である。
第3図に才、・いて、データ信号P2sの検出動作を開
始する前に、演算制御回路4よシ制御伯号を出しスイッ
チS。を0Fli”シ、その状態で基準調節器5からの
出力E。を差動帥1路2を経てAD変換器3によりAD
変換した値を演舞制御回路4を経てメモリ6にH[1憶
する。次に演算制御回路4からそれ−までの基準電圧E
nを強制的に変える制御信号を基準調節器5に向けて出
し、そのときの基準調節器5からの基準出力(新たな基
準′電圧、例えばEx)を同様に差動回路2を経てAD
変換器3によりAD変換し、演算制御回路4 ticて
(Et−En)に相当するディジタル値を演nVこより
求め、前百1の基準電圧Enを強制的に変える制御信号
に対応した基準変化量データとして、メモI)6に記憶
しておく。同様に、別の基準電圧を強制的に変える制御
信号とそれに対応する基準変化量データについてもAD
変換イ1uをメモリ6に記憶しておく。
次に、演算制御回路4より制御信号を出しスイッチSo
 をONL、検出器1からのデータ信号Esのないとき
のオフセット電圧EPと基準調節器5からの出力電圧E
lとについ゛(差!lIυ回路2において差し引き演算
を行なつ/こ汝、得らfしたI’t’、のイ1uをAD
変換器3によりAD変換してR1られるディジタル値を
演算割切1回路4を経てメモり6にオフセット・データ
として記憶する。データイ+iM検出時には、オフセッ
ト値E1)に重畳したデータ1ハ号(Es十EP)fl
″i、基準調節器5の出力E。と−緒に差動回路2に入
力され、その差の領がAD変換器3によりAD変換さ扛
、その結果イ11られ/こディジタル値が、演算制御回
路4にで、先にメモリ6に記憶はれていたオフセット・
データを差し引かtすることにより、真のデータ毎月゛
ES が検出きれる。
また、演算開側順1路4に常に、データ化j−i、j’
 E sのないときのオフセット値El)と基準i7.
1節器5の出力Enとの差(Ep  En )、父に」
オフセット値EP に重畳したデータ信瀉(12s+ 
Fall )と基準調節器出力九との差(Es+r+;
、−grl)が、A I)変換器3の入力範囲(オーバ
フローしないで変換可能な範囲)同VCあるか盃かをチ
ェックしている。
ざらに、前述のチェックにより、AI〕変換器3への入
力信号のレベルが入力範囲外になる直前の埴になったと
きは、演算制御回路4より基準調節器5に基準電圧En
を強制的に変える割切1信号を出し、基準調節器5によ
る出力電圧Enを他の値、例えばElに変えて、入力信
号レベルが入力範囲内になる様にする。同時に、メモリ
6に記憶されているオフセット・データを、Ml記の基
準電圧Enを強制的に変える制御信号に対応した基準変
化縫データにて補正を行ない、新た々基準調節器5 I
Lよる出力電圧E1に対応するオフセット・データとし
てメモリ6に記憶しておく。
以上によシ、基準電圧変更後、それに対応するオフセッ
ト・データを@接木めることができなくても、メモリに
前もって記憶しである基準変化量データを用いて新たな
オフセット・データを作成し、用いることができる。′
1.た基準変化量データはすべて測定により求めたもの
であるから、データ信号の検出誤差も小さくすることが
できる。
第4凶は、第3図における基準調節器5、差動回路2、
の其体的回路例を示すと共に、演算制御回路11として
マイクロコンピュータ7を月1いた場合の回路例を示す
回路図である。すなわち基準調節器として、複数個の固
定インピーダンス8と切換スイッチ9(S1〜sn)か
ら成る回路を用いておシ、マイクロコンピュータ7から
の制御指令により、スイッチS1〜Snの中の一つを選
ぶことによシ、基準出力として、E1〜Enの中の一つ
を選んで出力することができる。回路!助作は第3図に
ついて述べた所と同一であるから、その藺、明は省略す
る。
尚、別の実施例としては、第3Niたは第4図において
、スイッチSo を検出器1への供i ’Plt源側に
設けたものを考えることができるが、こむ、でも良いこ
とは明らかである。
本発明によれば、データ信号をA I)変換して検出す
る際の縫子化誤差を太きくすることなく、簡単で安価な
回路を用いてADf換器1の入力範囲を拡大することが
できると同時に、データ信号の検出(取得)が頻繁に行
なわれる場合にも、オフセットとの比較の基準となる基
準電の大きさを強開開に変えたとき生じるデータ検出誤
差をなくすことができるというA用意がある。
4 (凶器の簡単な詣、明 第1図は本発明者等の別途提案にかかるデータ信号検出
方式を示すブロック図、第1A図は第1図における検出
器lの具体例を示す回路図、第2図は第1図における基
準調節器5と差動回路2の具体例を示した第1図と同様
な回路図、第3図に本発明の一実施例を示すブロック図
、第4図は第3図における基準調節器5と差動回路2の
具体例を示した第3図と同様な(ロ)略図、である。
符号説明 ■・・信号検出器、2・・・差動回路、3・・・AD変
換器、4・・・演舅制御回路、5・・・ノks調節器、
6・・・メモリ、7・・・マイクロコンピュータ、8・
・・固定インピーダンス、9・・スイッチ、10・・・
測定素子、11・・可変インピーダンス。
代理人 弁理士 並 木 昭 夫 15−

Claims (1)

    【特許請求の範囲】
  1. 1)データ信号がオフセット値に重畳さnた形で検出さ
    れる信号検出器と、可変基準電圧を発生する基準電圧発
    生源と、前記信号検出器からの検出出力と基準電圧発生
    源からの成る基準電圧を比較してその差動信号を出力す
    る差動回路と、該差動回路からの差動信号をディジタル
    値に変換して出力するアナログ・ディジタル変換器と、
    該変換出力であるディジタル値を入力される演算制御回
    路と、前記変換出力であるディジタル値を記憶するメモ
    リと、分有して成り、先ずデータ信号を零として前記信
    号検出器からオフセット値を検出し、該オフセット値と
    …1記基準電圧発生源からの基準電圧を比較し、その差
    動信号をディジタル(+kに変換して前記メモリにオフ
    セット・データとして記憶させた後、データ信号を発生
    さぞて前記信号検出器からデータ信号とオフセット値の
    重畳信号を検出し、該重畳信号とtIfM己基準′「イ
    圧発生源からの基準電圧を比較し、その差動信−号をデ
    ィジタルflNに変換して重畳信号データとした後、前
    ハ1′2θt ’A、 ilj制御回路において、ff
    rJ記メモツメモリさjlているオンセット・データを
    読み出して11(畳信″けデータから減算し、その結果
    をデータ信号のディジタル値として出力するようにする
    と共に、1iif it : 演′9−制御回路が前記
    差動回路からの差動毎月の大小を吟味しており、該差動
    信号の大きさが前記アナログ・ディジタル変換器におけ
    る変換ij]能範囲内にAl1−止らなくなったと判断
    したとき、前dU2基準′C111二月−発生源へ指令
    を送出してそこから発生されるノ、い*、箪o=の大き
    さを可変制御することにより、AIIR+:差切信ぢが
    常にiJ記変換可能範囲内に納捷るようにしたデータ信
    ぢ°検出方式において、データ(#i Mの検111動
    作開始に先立ち、前記信号検出器の出力をオフにした秋
    態で、前記基準電圧発生源から発生riJ’ fil:
    なすべての大きさの基準ηイ、圧を順次発生ざゼ、該基
    準電圧毎のアナログ・ディジタル変換IrLを前記メモ
    リに記憶した後、データ信号の検出il1作全開始]〜
    、前d己演i制偵j回路による前記基準電圧のh」変制
    御が行なわtlだとき、メモリに記憶されている前記基
    準電圧毎の変換値データを用いて、当該基準電H−に対
    応し2て必要な前、iピオフセット・データを作成して
    用いるようにしたことを特徴とするデータ信号検出方式
JP16634881A 1981-10-20 1981-10-20 デ−タ信号検出方式 Granted JPS5868153A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16634881A JPS5868153A (ja) 1981-10-20 1981-10-20 デ−タ信号検出方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16634881A JPS5868153A (ja) 1981-10-20 1981-10-20 デ−タ信号検出方式

Publications (2)

Publication Number Publication Date
JPS5868153A true JPS5868153A (ja) 1983-04-22
JPS6136649B2 JPS6136649B2 (ja) 1986-08-19

Family

ID=15829706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16634881A Granted JPS5868153A (ja) 1981-10-20 1981-10-20 デ−タ信号検出方式

Country Status (1)

Country Link
JP (1) JPS5868153A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62192848A (ja) * 1986-02-20 1987-08-24 Brother Ind Ltd アナログ入力ポ−トを備えた中央処理制御回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62192848A (ja) * 1986-02-20 1987-08-24 Brother Ind Ltd アナログ入力ポ−トを備えた中央処理制御回路

Also Published As

Publication number Publication date
JPS6136649B2 (ja) 1986-08-19

Similar Documents

Publication Publication Date Title
JP3312626B2 (ja) ロードセル型重量測定装置
CN101231310B (zh) 具有改进的自动模式工作的电压测量仪器和方法
US4816745A (en) Method and arrangement for measuring the resistance ratio in a resistance half-bridge
JP3221368B2 (ja) 抵抗膜方式タブレット及びその制御方法並びにその方法を実現するためのプログラムを記録した記録媒体
JPS5868153A (ja) デ−タ信号検出方式
WO2021082905A1 (zh) 双电源转换开关触头转换时间采集测定方法及其装置
JPH09505143A (ja) 位相測定装置
JP4996992B2 (ja) インピーダンス測定装置
JPS6213687B2 (ja)
TWI327732B (en) Memory device and related testing method
JPH01239473A (ja) 電子式電力量計
JPS6136648B2 (ja)
JPH07253841A (ja) 操作パネル
JPS5833530Y2 (ja) 測定値補正方式
JP2546005B2 (ja) A/d変換装置
JPH0514196A (ja) 自己診断機能付入力回路
JPH02148102A (ja) 制御装置
JP2516065Y2 (ja) テープの反射マーカ検出装置
JPS6097429A (ja) 入力装置
JPH04267419A (ja) パネル装置
JPH08271555A (ja) 配電線モニタリング装置
JPH0157366B2 (ja)
JP2001012939A (ja) 計測装置
JPS6133531Y2 (ja)
JPS6151229A (ja) 座標入力装置