JPS5868366A

JPS5868366A - 画像記録装置

Info

Publication number: JPS5868366A
Application number: JP56167602A
Authority: JP
Inventors: Jitsuhisa Hayashimoto; 林元　日古; Toshiaki Karita; 狩田　寿昭; Matahei Kotani; 小谷　又平; Hiroshi Sasaki; 宏佐々木
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1981-10-19
Filing date: 1981-10-19
Publication date: 1983-04-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明はファクシミリ装置の記録装置等１こ有効な画像
記録装置の制御に関するものである。

例えば、ファクシミリ装置における言己録装置番こおい
ては副走査密度（垂直方向の標準線密度）（ま３８５ド
ツト／ＷＩＩ１１と７．７ド・７ト／ｍと番こ決められ
ており、そのため、一般の７アクシミ１）装置で（まそ
れらのいずれかに副走査密度が固定化されて（また（通
常３．８５ドツト／ｍ）。

従って、従来装置では記録密度が限られたものとなり、
前記通常の装置（３，８５ドツ）　／　ｒｒｔｎ　）で
は精密度の原稿等については伝送できないという不都合
が生じていた。

本発明はこのような問題を解決するものであり、いずれ
の密度も記録できる画像記録装置を提供するものである
。

即ち、本発明の装置によればこの記録系として前記副走
査密度７．７ドツト／ｌｌｌｌ１１に対応するところの
記録素子（約０．１３ｍ／ドツト）を縦方向に配列し、
この精密度（７，７ドツト／咽）の記録と前記記録素子
の２ドツト分を１ブロツクとして記録する粗密度（副走
査密度（３８５ドツト／調）の記録とが行い得る記録装
置と成したものである。

以下、本発明の画像記録装置を備えたファクシミリ装置
について説明する。

第１図はファクシミリ装置の画像記録部を抜きだしたブ
ロック図である。

第１図において、１はＮＣＵと呼ばれる回線制御装置で
あり、公衆回線をモデム２へ接続制御する。前記モデム
２は相手局より伝埠されるアナログ情報よりデジタル情
報に変換して画像処理装置３へ供給する。

前記画像処理装置３はＣＣＩＴＴ勧告に決められた手順
に従って処理が成される。また、該処理装置３は相手局
から伝送される画情報が精密度（以下これをファイン情
報と称す）であるか粗密度（以下これをスタンダード情
報と称す）であるかが、相手局からの制御情報又は受信
局の操作スイッチに基づいて判定し、フラッグ８を制御
する。

この場合、ファイン情報であるとフラッグ８から［Ｆ］
小出力れまたスタンダード情報であると■出力される。

４は伝送されて来た画情報を記憶するメモリであり、１
６ライン分の情報を２ブロック分記憶できる容量を有し
ている。

５は記録制御回路であり、クロック発生回路６からの同
期信号に従って縦方向３２ビツトの画情報を記録装置７
ヘシリアールに出力する。なお、該記録制御回路５の詳
細は第２図に具体的に示している。

前記クロック発生回路６は複数の同期信号を上記した画
像処理装置８及びラインメモリ４へ供給している。

ここで上紐した画像処理装置３の処理動作について少し
説明すると、ＣＣＩＴＴ勧告における画情報の伝送は、
先ず画情報の伝送の前に相手局との同期をとり＼そして
この同期信号（６Ｈｚ）に基づいて画情報を１ラインご
と伝送する。一方、受信局は前記同期信号に従って１ラ
インごと順次ラインメモリ４へ記憶される。該ラインメ
モリ４は上述した如く、１６ラインの容量（１ラインー
１７２８ビット）を有するメモリブロック２ブロック備
えてデニアルバッファ方式に使用される。

また、上記した記録装置７は縦方向に３２ビツトの記録
素子を備えた記録ヘッド（サーマルヘッド）をライン方
向に移動させながら記録しく主走査）、ライン記録が完
了するとヘッドが復帰する間に記録紙を縦方向に移動さ
せる（副走査）。

この記録装置７の詳細を第４図に示しており、この第４
図について説明する。１８はサーマルヘッド２３を固定
するキャリッジであり、側板１０゜１１に支持される案
内シャフト１２．１３に移動自在に取付けられている。

このキャリッジ１８は主走査を行わせるパルスモータに
連係され、このパルスモータによって案内シャツ）１２
．１３上を往復移動される。

前記主走査を行うパルスモータは後述する主走査パルス
信号によって定速で往路移動（右移動）されまた復路移
動（左移動）時には前記主走査パルス信号より速い（２
倍の速度）復帰パルスによって高速度で復帰される。

前記キャリッジ１８上にはサーマルヘッドの駆動回路（
第３図参照）を備えた回路基板１９が搭載され、また羊
ヤリッジ１８の先端に傾斜をもって起立した部分１８に
サーマルヘッド２３がビス２４．２４によって取付けら
れている。

そして、このサーマルヘッド２３はフレキシブルケーブ
ル２２によりコネクタ２１を介して基板１９へ接続して
いる。このため、前記サーマルヘッド２３はビス２４を
外ずしてフレキシブルケーブル２２をコネクタ２１より
取外ずすことによりキャリッジ１８から簡単に離脱でき
る。また、前記基板１９はフラットケーブル２５を介し
て記録制御回路５に接続している。

前記フラットケーブル２５は柔軟性を有しており、一旦
キャリッジ１８に固定具３１で固定した後に基板１９に
接続されている。このフラットケーブル２５における信
号線の数は、キャリッジ１８の安定走行（定速度）のた
めには極力少ない方が好ましい。従って、駆動信号はシ
リアルにキャリッジ１８の駆動回路（回路基板１９）に
供給され、そして基板１９の回路によってパラレルに変
換されてサーマルヘッド２３へ供給している。この点の
構成については後述する第３図の回路構成でより明瞭と
なっている。

２６は側板１０，１１に固定され、サーマルヘッド２３
と対向するところの背面板である。

１５．１６は記録紙案内ローラてあり、側板１０゜１１
に回転自在に支持されると共に一端は伝達機構部３０に
より、副走査のパルスモータに連結されており、記録紙
を上方へ移動させる。このため、ローラ１５には回転自
在な押えローラ１４が圧接されまたローラ１６にはレバ
ー２８によってローラ１６より離れるように移動される
軸２７に回転自在に支持される押えローラ１７がスプリ
ング２９によって圧接されている。

従って、記録紙は記録装置の後部ロール紙より先端が引
出されてローラ１５．１４に挟持され、然る後背面板２
６とサーマルヘッド２３の間を通過してローラ１６と１
７に挾持されて送出される。

前記シたサーマルヘッド２３の構成は第５図でより明瞭
に示されている。

第５図において、サーマルヘッド２３は基板４６（放熱
体）にサーマルチップ４７が接着されており、このチッ
プ４７の左側には発熱体４０（抵抗体Ｒ１，Ｒ２・・・
Ｒ３２）が設けられている。この抵抗体Ｒ１，Ｒ２・・
・Ｒ３２の配置構成は第６図に示す如く、約０．１８閣
の間隔つまり精密度の記録に対応するところの３２ドツ
ト構成となっている。

前記発熱体４０（抵抗体ＲＩ＋Ｒ２・・・Ｒ３２）の他
端はチップ４７の一端側へ接点として導出され、この接
点はフレキシブルケーブル２２の一端に固定具４３によ
って接続している。

前述の説明で触れたサーマルヘッドの駆動回路について
第３図と共に説明すると、該回路はキャリッジ１８に搭
載された回路基板１９に構成されている。

この抵抗体ＲＩ＋Ｒ２・・・Ｒ８２の一端は電源＋Ｖが
印加されており、他端にはＡグループとＢグループの対
を成した駆動回路群に接続されている。

前記ＡグループとしてはＧＡＩ−ＧＡ３２のナントゲー
トが構成され、これらのゲー）ＧＡ、〜ＧＡ８２の一方
の入力にはシフトレジスタ５０の各対応するビット出力
が接続され、他方の入力には記録制御回路５からの駆動
パルスＳＴＲ，が入力されている。前記シフトレジスタ
５０は回路５からの記録データＩＮ、がシフトクロック
信号ＨＣＬによってシフト動作されながら順次記憶され
る。

他方、ＢグループとしてはＧＢ、〜ＧＢ３２のナントゲ
ートか構成され、これらのゲー）　ＧＢ、〜ＧＢ３２の
一方の入力にはシフトレジスタ５１の各対応するビット
出力が接続され、他方の入力には記録制御回路５から出
力される温度補正パルス５ＴＲ２が入力されている。前
記シフトレジスタ５１は記録制御回路５からの補正デー
タＩＮ２がシフトクロツタ信号ＨＣＬによってシフト動
作されながら順次記憶される。この駆動パルスＳＴＲ，
は約０．４ｍｓ幅のパルスでありまた５ＴＲ２は約０．
６ｍｓ幅のパルスである。

前記Ｂグループで構成される補正回路は、サーマルつま
り感熱記録であるため、前のデータの有無によって発熱
体の温度上昇時間が異なり、その発熱体の温度を一定に
して記録濃度を一定とするために補正を行うものである
。

次に本発明の特徴的構成を明瞭に示すところの記録制御
回路５の具体的構成を第２図と共に詳細に説明する。

６１は１７ビツトで構成されるシフトレジスタであり、
１６ビツト目の出力端子６１ａと１７ビツト目の出力端
子６１ｂとを有している。

前記シフトレジスタ６１はラインメモリ４の１６ビツト
からなる１コラムの記録データが順次供給されて記憶さ
れると共に該シフトレジスタ６１がらのデータは１７ビ
ツトで構成されているバッファレジスタ６３へ転送され
る。

また、シフトレジスタ６１はオアゲート１０９から供給
されるクロック信号に従って出力６１ａおよび出力６１
ｂよりシフト出力する。なお、該シフトレジスタ６１の
１６ビツト目と１７ビツト目はラインメモリ４より同一
のデータが記憶される。

１０１〜１０４のアンドゲート群にはこの一方の入力と
して上記シフトレジスタ６１の各ビットの出力となって
おり、この他方の入力には１コラム前の記録データを記
憶するバッファレジスタ６３の各ビット出力がインバー
タ１０５〜１０８を介して入力される。

前記アンドゲート群１０１〜１０４の出力は１７ビット
で構成されるもう１つのシフトレジスタ６４の各対応ビ
ットに記憶導入される。。

従って、前記シフトレジスタ６４には１コラム前の記録
データつまりバッファレジスタ６３からの出力が“０”
であってかつシフトレジスタ６Ｉのデータが“１′２の
場合には１“１　＋＋を記憶し、温度補正データが記憶
される。このシフトレジスタ６４はシフトレジスタ６１
と同一の構成である。

このシフトレジスタ６４はオアゲート１０９から供給さ
れるクロック信号に従って出力６４ａおよび６４ｂより
シフト出力される。

上記シフトレジスタ６１のシフト出力６１ｂは先のフラ
ッグ８（第１図参照）がファイン情報［Ｆ］の時に有効
となるアンドゲート１１５に入力する。

このアンドゲート１１５の出力はオアゲート１１７を介
して出力ＩＮ、として導出され、第４図に示した様にフ
ラットケーブル２５を経てシフトレジスタ５０（第３図
）に導入される。

他方、シフトレジスタ６４のシフト出力６４ｂはファイ
ン情報［Ｆ］の時に有効となるアンドゲート１１８に入
力し、またシフト出力６４ａはスタンダード情報０の時
に有効となるアンドゲート１１２に入力し、これらゲー
ト１１３と１１２の出力はオアゲート１１４を介して出
力ＩＮ２として導出され、フラットケーブル２５を経て
シフトレジスタ５１（第８図）に導入される。

６６ｆｔ基準クロック発生回路であり、上記シフトレジ
スタ６１．６４，５０．５１に印加するための分周回路
６７と、キャリッジ１８（第４図参照）を主走査方向に
移動させるためのパルスモータの駆動パルスを発生する
分周回路６９と、記録紙を上方の副走査方向に移動させ
るパルスモータの駆動パルスを発生する分周回路７１と
、各ラインの伝送の同期信号を発生する分周回路７ｏと
に供給している。

前記した分周回路６７．６９，７０．７１はカウンタで
構成されており、分周回路６７は更に１ビツトのフリッ
プ７０ツブ６８に供給して２倍周期のパルスを発生する
。

また、キャリッジ１８の主走査のための分周回路６９は
約１．３ｍｓ幅のパルスをアンドゲート１２６に供給す
る出力と、この１４程度の周期パルスをアンドゲート１
３０へ供給する出力とを有すると共にこの後者のパルス
はキャリッジ１８を復帰させる際のパルスモータの駆動
パルスである。

分周回路７１はパルス数を計数するカウンタ７２に供給
し、３２個のパルスを計数すると“０”出力となるａ端
子と１６個のパルスを計数すると“℃”出力するｂ端子
とを備えている。

更に、分周回路７０は伝送の同期信号を発生するが、画
像伝送前に送受信局と同期が取られて６Ｈｚの同期信号
が定常的に発生する。

７４は７進カウンタであり、インバータ１２２よりの出
力“ピとフリップフロップ（Ｆ／Ｆ　）　７８のセット
出力とにより有効となるアンドゲート１２５からのパル
ス（フリップフロップ６８の出力）をカウントする。

前記カウンタ７４は７カウントするとアンドゲート１２
６よりリセットされるまで“１”出力を続ける。このカ
ウンタ７４が“１”出力すると、アンドゲート１２１そ
してアンドゲート１１３゜１１６が有効となる。

前記アンドゲート１２１がらの出力は、ファイン情報時
に有効となるアントゲ−日１０へ供給されそしてオアゲ
ート１０９よりシフト動作のクロック信号を出力する。

また、上述したアンドゲート１２５のパルスは７進カウ
ンタ７４以外に、スタンダード情報時に有効となるアン
ドゲート１１１！＝７１イン情報時に有効となるアンド
ゲート１１８に供給しており、ゲート１１１の出方はオ
アゲート１０９よりシフトクロック信号を出方しまたア
ンドゲート１１８の出力はオアゲート１２０を介して第
３図に示したシフトレジスタ５０゜５１のシフトクロッ
クＨＣＬとして出方する。

一方、アンドゲート１２４のパルス即ち、フリップフロ
ップ６８のパルスの１４周期のパルスはスタンダード情
報時に有効となるアンドゲート１１９を介して上記シフ
トクロックＨＣＬとして出力する。

７５は前記シフトクロックＨＣＬを計数する３２進カウ
ンタであり、３２進をカウントすると“１”出力して駆
動パルスＳＴＲ，を発生する第１のタイマ８０（０，４
ｍ５）と補正パルス５ＴＲ２を発生する第２のタイマ８
１（０，６ｍ５）を起動する。これらのパルスＳＴＲ，
と５ＴＲ２はフラットケーブル２５（第４図参照）を介
して第８図の駆動回路に供給される。

また、３２進カウンタ７５の出力は１示していないが、
ラインメモリ４の１コラム分のデータをシフトレジスタ
６１へ転送する起動信号ともなる。

上述した伝送の同期信号（６Ｈｚ）を発生する分周回路
７０の出力はアンドゲート１２９へ供給され、このゲー
ト１２９の他方入力として処理回路から１６ラインの記
憶を完了した時に出力される信号２００の信号が供給さ
れている。このゲート１２９の出力でフリップフロップ
（Ｆ／Ｆ）７３をセットさせる。なお、前記信号２００
の信号は同期信号の１７個目の前に出力するのが好まし
い。

前記フリップフロップ（Ｆ／Ｆ）　７　Ｂのセット出力
はアントゲ−）＋２６を有効になして主走査のだめの分
周回路６９からの主走査パルスを出力し、カウンタ７４
及び７５をリセットすると共にオアゲート１２８を介し
て主走査パルスモータへ駆動パルスを供給する。

また、前記主走査パルスはｎ進カウンタ７６へ供給して
いる。このｎ進カウンタ７６はパルスモータの定速度に
淳するまでの立上りを補償するカウンタであり、ｎ進を
カウントすると１１１”出力を続はアンドゲート１２７
を有効にする。アンドゲート１２７の出力はフリップフ
ロップ７８をセットし、クロック発生のアンドゲート１
２４，１２５を有効とする。さらに、前記アンドゲート
１２７の出力はオアゲート１８１を介して主走査ライン
カウンタ７７に供給されている。

前記の主走査ラインカウンタ７７はパルスを計数して＋
７２８（Ａ４サイズの記録幅に相当する）を計数すると
“１”出力するａ端子と、１７２８＋ｎ（上記ｎ進カウ
ンタ７６のｎと略同じ）を計数すると“１”出力するｂ
端子とを有し、これらの出力は“１”出力を続ける。

前記ａ端子の出力はフリップフロップ（Ｆ／Ｆ）７８を
リセットし続けると共にまたパルスモータの停止制御信
号となる。ｂ端子の出力はカウンタ７６をリセットしま
たフリップ７０ツブ（Ｆ／Ｆ）７９を反転させる。この
Ｆ／Ｆ７９はキャリ・ノジ１８の走行方向の指示信号と
なり、セット時には右方向の移動を指示する。

前記フリップフロップ（Ｆ／Ｆ　）　７９のセット出力
の立上り時にカウンタ７７とＦ／Ｆ７８をリセットする
と共に処理回路３へ主走査記録を完了したことを指示し
、ラインメモリ４からシフトレジスタ６１へのデータ転
送を停止する。

さらにこのＦ／Ｆ７９のセット出力はアンドゲート１８
７を有効になし、アンドゲート１３４又はアンドゲート
１３５からの副走査パルスを副走査パルスモータへ供給
している。

次に本発明装置の制御動作（第２図）を第８図、第９図
及び第１０図に示すタイムチャートを参照して説明する
。

これは精密度の記録であって第１図に示すフラッグ８が
セットされ、ファイン情報を示す［Ｆ］が出力される。

そして、送信局より同期信号に従って画情報が伝送され
、この画情報は第２図に示すラインメモリ４に１６ライ
ン分記憶される。

この１７ライン目の画情報の同期信号のが伝送される前
に、画像処理回路３より信号２００が発生し、アンドゲ
ート１２９を開いてＦ／Ｆ７Ｂをセットする。また、前
記ラインメモリ４から第１コラムの記録データ１６ビツ
トがシフトレジスタ６１に転送される。この時、１６ビ
ツト目と１７ビツト目は同一のデータが記憶されること
に留意願いたい。

前記シフトレジスタ６１に導入されたデータは先ずアン
ドゲート１０１〜１０４へ導出される。初期においては
バッファレジスタ６３が全てリセットされている状態に
あることから、シフトレジスタ６４にはシフトレジスタ
６１と同一のデータが記憶される。この動作の後に、シ
フトレジスタ６１のデータはシフトレジスタ６３に転送
される。

ここで第８図の■か上記した同期信号を示し、■が記憶
完了を示す信号２００であって同期信号■の前に信号２
００が発生している。

また、第８図の■は分周回路６７の信号、■は分周回路
６８の信号、■は分周回路６９の信号（主走査パルス）
をそれぞれ示し、■は隣７３及び■はＦ／Ｆ７８の出力
を示すものである。更に［Ｆ］の領域がファイン情報時
の各種信号波形をまた０の領域がスタンダード情報時の
各種信号波形を示す。

一方、上述したようにアンドゲート１２９か開くことに
よって該ゲート１２９を介する同期信号によりＦ／Ｆ７
Ｂがセットされ、これによりアンドゲート１２６が有効
となる。

これにより主走査パルス（第８図■）がゲート１２６か
ら出力され、この主走査パルスはカウンタ７４と７５を
リセットすると共にオアゲート＋２８を介して主走査パ
ルスモータに駆動パルスを供給する。更に該主走査パル
スはｎ進カウンタ７６に供給され、該カウンタ７６はこ
れをカウントする。

前記ｎ進カウンタ７６がｎ進カウントすると、アンドゲ
ート１２７が開き、Ｆ／Ｆ７８をセットすると共にカウ
ンタ７７にも供給される。前記Ｆ／Ｆ７８のセット出力
でアンドゲート１２５が有効となり、Ｆ／Ｆ　６８から
の２倍周期のパルスが該ゲート１２５から７進カウンタ
７４に供給されると共にアンドゲートＩ　１８及ヒ、ｔ
アゲート１２０を介してシフトクロックＨＣＬを出力す
る。このシフトクロックＨｃＬは３２進カウンタ７５に
供給されると共に第３図に示したシフトレジスタ５０と
５１に供給される。

また、前記カウンタ７４は７進カウントするまでは“０
”出力しており、したがってアンドゲート１１３と１１
６が閉じたままとなっており、記録データＩＮ、と補正
データＩＮ２は出力されない。これがため、先のシフト
レジスタ５０゜５１は７ビツト　“０”シフトされる（
第９図のＳＡＩ参照）。

他方、前記のカウンタ７４が７進をカウントすると、ア
ンドゲート１２１が有効となると共にアンドゲート１１
３及び１１６を有効とする。

前記アンドゲート１２１が開くことによってアンドゲー
ト１１０とオアゲート１０９を介してシフトクロックＨ
ＣＬの８個目からのパルスがシフトレジスタ６１と６４
へ供給される。そして、アンドゲート１１３と１１６に
はシフトレジスタ６４の６４ｂとシフトレジスタ６１の
６１ｂの各々の出力が供給され、これが記録データＩＮ
、と補正データＩＮ２としてシフトレジスタ５１と５０
に夫々供給される。

従って、シフトレジスタ５０．５１には順次記録データ
と補正データがシフトして記憶される。

上記のように順次シフトされ、カウンタ７５が３２進を
カウントすると“１”出力する。

この時、シフトレジスタ５０（５１）は第９図から明ら
かなように、ＳＡ９〜ＳＡ　２５の１７ビツトが“１”
となっている。つまりＩ６ライン（１６ドツト）のデー
タに対して１７ライン（１７ドツト）の記録データが設
定される。

第９図の５Ａｌ−３Ａ２６の信号は第３図におけるシフ
トレジスタ５０の各ビットの状態を示し、この例ではデ
ータとして全部点で出力“１パの状態を示している。

前記カウンタ７５の“１”出力によってアンドゲート１
２４及び１２５が閉成すると共にタイマー８０．８１が
駆動されてＧＡＩ−ＧＡ３２にＳＴＲ，がまたＧＢ、〜
ＧＢ、―こは５ＴＲ２が供給される。このＳＴＲ，と５
ＴＲ２の供給されている間、各ゲートが開き、発熱体Ｒ
１〜Ｒ３２が通電されて記録されることになる。

また、ＧＢＩ−ＧＢ８２にはＳＴＲ、より長い幅のパル
ス５ＴＲ２が供給されているため、シフトレジスタ５１
が“！”記憶する対応のビットは長く通電されて補正が
行われる。

また、前記カウンタ７５の“■”出力は処理回路３へ供
給され、次のコラムをシフトレジスタロ１に転送させ、
上記の動作を主走査パルスごとに繰返される。

上記の動作を繰返して主走査ライン全ての記録が終了す
ると、カウンタ７７のａ端子より“１”出力し、Ｆ／Ｆ
７８をリセットする。このため、アンドゲート１２４と
１２５が閉じる。また、前記ａ端子の出力で主走査パル
スモータは停止制御される。その後、カウンタ７７のｂ
端子より“１　、ｎ出力されると、カウンタ７６をリセ
ットしまたＦ／Ｆ７９を反転してセットし、該セット出
力によりＦ／Ｆ７Ｂをリセットさせてアンドゲート１２
６を閉じ、主走査パルスの出力を停止する。

一方、Ｆ／Ｆ７９のセット出力でアンドゲート１３０及
び１３７が有効となり、このアンドゲート１３０の開成
で分周回路６９より出力される主走査パルス周期より短
い復帰パルスを主走査パルスモータに供給し、高速度で
キャリ・ンジを復帰させる。

また、前記ゲート１３７の開成で副走査パルスモータに
１６ライン分の紙送りを行わせる。

ここで注意することは、記録は１７ラインであるために
、次の１６ラインの記録の先頭ラインと当該１７ライン
目の記録位置は重複することである。

これは記録位置を重ねることにより、副走査ラインのピ
ッチむらを補正するためである。

また、このファイン情報時には第９図からも明瞭なよう
に３２ビツトの中の中央の１６ドツト（１７ドツト）つ
まり５Ａ２５〜ＳＡ９を使用していることにも注意され
たい。これは記録ヘッドの中央部が記録紙に密接してい
ることから安定した画像が得られるからであり、またフ
ァクシミリの場合、画像読取装置も備えており、この場
合には記録ヘッドを有するキャリッジに読取の光学系を
一緒に備える。このために、同期信号は同一のものを使
用することから、精密度を読取る時に光学系のレンズは
中央部が最も平坦となって安定した読取り出力が得られ
るからである（２）　　スタンダード情報の場合これは粗密度の記録であつ−て竿１図のフラッグ８がリ
セットされてスタンダード情報を示す■が出力される。

この粗密度の記録も上記精密度（ファイン情報）の場合
と略同様の動作が成されるが、特にクロック信号ＨＣＬ
がファイン情報時の坏周期のクロック信号となる点が異
なる。

即ち、第２図において、スタンダード情報を示す信号■
によってアントゲ−ｒ　１１１，１１２゜１１５及び１
１９が有効となり、アンドゲート１２４から出力される
１／２周期のクロック信号がオアゲート１２０を介して
ＨＣＬとしてシフトレジスタ５０．５１に供給される。

また、アンドゲート１２５から出力されるシフトクロッ
クＨＣＬの２倍の周期のクロック信号がアンドゲート１
１１からオアゲート１０９を介してシフトレジスタ６１
　、６４に供給される。

前記シフトレジスタ６１の１６ビツト目の出力６１ａは
アンドゲート１１５．オアゲート１１７を介してＩＮＩ
信号としてシフトレジスタ５０にクロック信号に基づい
てシフト入力される。

また、シフトレジスタ６４の１６ビツト出力６４ａはア
ンドゲート１１２．オアゲート１１４を介してＩＮ２信
号としてシフトレジスタ５１にクロック信号に基づいて
シフト入力される。

この様にシフトレジスタ５０．５１のクロック信号はシ
フトレジスタ６１．６４のクロック信号の１個に対して
２個のパルスが供給されるため、シフトレジスタ６１．
６４の１ビツトに対して２ビツトのデータがシフトレジ
スタ５０゜５１に記憶される。

第１０図はこの時の第３図におけるシフトレジスタ５０
の各ビットの状態を示し、この例は画情報の１４ビツト
と１６ビツトだけが１′′の場合を示している。

そして、第２図におけるカウンタ７５が３２進を力襲と
！すると、前記電１０図に示すよらに５Ａ２７．５Ａ２
８及び５Ａ８１１ｓＡ８２が１”１″となる。

この様にして精密度のビット配列を有するヘッドで粗密
度の画像が記録される。なお、上記以外は上述したファ
イン情報と同じ動作であるので詳細は省略する。

ｆ３）　にどり１１上記ファイン情報時には最後のビット（１６ビツト目）
に１７ビツト目を付加して次のラインの先頭と重複させ
たが、これとは逆に先頭ビットの前に１ビツト付加して
１つ前のラインの１６ビツト目に重複させてもよい。ま
た、第７図に示す様に、サーマルヘッドの抵抗体ＲＩ＋
Ｒ２・・・Ｒ８２の最後（又は先頭）に他のドツトより
１．５倍〜２倍の大きさの抵抗体（発熱体）を形成して
もよい。

他方、第２図におけるシフトレジスタ６４には１つ前の
コラムのデータと比較し、新たに記録するビットのみに
“１″を記録したが、逆に既に記録したビットのみに”
１゛を記憶し、り８１の出力をこれより短い０．４ｍｓ
としてもよい。

また、前記タイマ８０．８１に抵抗体の温度検出を行な
うセンサを設けてこの温度に応じてパルス幅５ＴＲＩ　
、５ＴＲ２を可変させてもよい。

以上の様に本発明の画像記録装置においては粗密度（ス
タンダード情報）と、この粗密度の少くとも２倍以上の
精密度（ファイン情報）の画像記録を行なうものにあっ
て、少なくとも精密度のドツト密度を有する記録ヘッド
を備えると共に粗密度の記録時には精密度の記録情報の
１ビツトを少なくとも記録ヘッドの２ビツト以上に対応
させて記録させることによっていずれの密度の記録をも
可能になし、従来の固定化された装置の問題点を一掃す
るものである。

以下にこの発明の実施例の特徴ある構成を列挙する。

■　少なくとも精密度のドツト密度を有する記録ヘッド
を備えると共に粗密度の記録時には精密度の記録情報の
１ビツトを少なくとも記録ヘッドの２以上に対応させて
記録させることによっていずれの記録密度に対しても記
録できるように成した画像記録装置。

■　上記■の装置にあって、少なくとも記録ヘッドのＶ
２以下の容量を有する記録データを収容する第１の記憶
手段と前記記録ヘッドの各ドツトに対応する容量を有す
る前記記録データを収容するところの第２の記憶手段を
備えると共に前記第１の記憶手段から第２の記憶手段へ
２倍以上のクロックによりシフト動作させて転送させる
ように成した画像記録装置。

■　上記■の装置にあって、粗密度の記録においては記
録ヘッドの全ドツトを使用しまた精密度の記録において
は記録手段の中央部を使用するように成した画像記録装
置。

【図面の簡単な説明】

ｇＪ１図は本発明に係るファクシミリ装置の画像記録部
を示すブロック構成図、第２図は第１図の記録制御過一
層具体的構成を示すブロック回路図、第３図は記録ヘッ
ドの駆動回路図、第４図は記録装置の構成を示す斜視図
、第５図は記録ヘッドの具体的構成を示す図、第６図は
記録ヘッドの抵抗体の配置構成を示す図、第７図は第６
図の他の実施例を示す配置構成図、第８図、第９図及び
第１０図は第２図の制御動作におけるタイムチャートで
ある。１　：ＮＣＵ、２　：モデム、３：画像処理装置。４ニラインメモリ、５：記録制御回路、６：クロツク発
生回路、７：記録装置、５０及び５１：シフトレジスタ
、６１．６３及び６４：シフトレジスタ、６６二基準ク
ロック発生回路、　６７　、６９゜７０及び７１：分周
回路、６８：フリップフロップ、７４ニア進カウンタ、
７５：３２進カウンタ。７６：ｎ進カウンタ、７７：主走査ラインカウンタ、８
０：第１のタイマ、８１：第２のタイマ。代理人　弁理士　　福　士　愛　彦

Claims

【特許請求の範囲】１、粗密度（スタンダード情報）の画像言己録と前記粗
密度の少なくとも２倍以上の精密度（ファイン情報）の
画像記録を行なう装置番こおし１て、少なくとも精密度
のド・ノド密度を有する言己録ヘッドを備えると共に粗
密度の記録時１こ【ま精密度の記録情報の１ビ・ノドを
少なくとも記録へ・シトの２ドツト以上に対応させて記
録させるように成したことを特徴とする画像記録装置。