JPS5868381A - 映像信号処理方式 - Google Patents

映像信号処理方式

Info

Publication number
JPS5868381A
JPS5868381A JP57165924A JP16592482A JPS5868381A JP S5868381 A JPS5868381 A JP S5868381A JP 57165924 A JP57165924 A JP 57165924A JP 16592482 A JP16592482 A JP 16592482A JP S5868381 A JPS5868381 A JP S5868381A
Authority
JP
Japan
Prior art keywords
signal
peaking
video signal
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57165924A
Other languages
English (en)
Other versions
JPH0454427B2 (ja
Inventor
レオポルド・アルバ−ト・ハ−ウツド
ロバ−ト・ロ−レン・シヤンレイ・ザ・セカンド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of JPS5868381A publication Critical patent/JPS5868381A/ja
Publication of JPH0454427B2 publication Critical patent/JPH0454427B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/20Circuitry for controlling amplitude response
    • H04N5/205Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の関連する技術分野〕 この発明は制御される直流レベルを有する映像信号とそ
の映像信号から引出されるピーキング成分との間に、制
御済映像信号とピーキング成分を組合せたときに生ずる
ピーキング済映像信号に歪を生成し得る無用の直流偏移
誤差を減するような所要の関係を維持する装置に関する
。  −〔従来技術〕 テレビ受像機に見られるような映像信号処理方式の応答
が、映像信号の振幅変化の勾配すなわち「峻度」を増す
ことによシ主観的に改善されることが知られているが、
これに関連して、映像信号応答はその振幅変化の直前と
直後にそれぞれ信号の「プレシュート」と「オーバーシ
ュート」全発生させて黒から白へと白から黒への振幅変
化を強調することによシ改善することができる。この結
果は普通ピーキング信号成分を発生し、これを映像信号
に加えて振幅変化が強調されたピーキング済映像信号を
生成することにより得られるが、ピーキング信号成分に
応じてこのようなピーキング済映像信号を生成する回路
構成は例えば米国特許願第255.982号明細書に記
載されている。
映像信号の直流レベルとこの映像信号と組合せるピーキ
ング成分の直流レベルとの間に所定の関係を維持するこ
とが望ましく、この組合される映像信号とピーキング成
分の直流レベル間の不整合(すなわち偏移誤差)によっ
てピーキング済映像信号の所要のグレースケール応答が
損われ、そのためにピーキング済映像信号に応じて再生
される画像の明暗転換情報内容が忠実に再生されないこ
とがある。その上このような直流レベlしの不整合はピ
ーキング済映像信号のピーキング信号に悪影響して、そ
のピーキングが所要の対称型にならず非対称になること
もある。例えば直流レベlし不整合により「プレシュー
ト」のピーキング成分より著シく大きい「オーバーシュ
ート」のピーキングとがある。
〔発明の開示〕
この発明による映像信号ピーキング兼直流制御回路網は
映像信号とこれと組合すピーキング成分の間に直流偏移
誤差の生じる機会を著しく減じるように構成され、この
ため回路成分を経済的に使用するようになっていて特に
その大部分を集積回路に構成するのに適している。
この発明の回路網は映像信号路とこの信号路からの信号
と組合せてピーキング済輝度信号を生成するピーキング
成分を発生する回路網を含むピーキング信号路を有し、
この2つの信号路の各入力にコンデンサを介して映像信
号が交流結合される。
またその両信号路の入力にはピーキング済映像信号の黒
基準レベMを所要状態に維持干るだめの制御電圧が印加
され、その入力交流結合コンデンサに蓄積される。
この発明の1特徴によれば、その回路網がクロ4 ミナ
ンス信号源を含むカラーテレビ受像機に組込まれ、ピー
キング済映像信号をクロミナンス信号と組合せてカラー
画像表示信号を生成する回路に入力結合コンデンサから
映像信号が直流結合される。
この発明の他の特徴によれば、差動増幅器がその相補出
力に相補位相のピーキング信号を生成する。また映像信
号路が交流結合された映像信号に応じて七の相補出力に
相補位相の映像信号を生成する差動増幅器を含み、この
映像信号が相補位相のピーキング成分と組合されて相補
位相のピーキング済映像信号を生ずる。
〔発明の実施例] 第1図において、信号源10からのクロミナンス信号は
クロミナンス処理回路12に印加されて色差信号R−Y
、G−Y、B−Yを生成する。
(1−815からの輝度信号はエミッタホロワトランジ
スタ18、抵抗20、交流信号結合用コンデンサ22を
介して後述の映像信号ピーキング回路を含む輝度信号処
理回路網25に供給される。回路網25からのピーキン
グ済の輝度信号は回路点Aに現れ。
利得制御増幅器30と信号結合回路網32を介してマト
リックス増ffm器35に印加される。マトリックス3
5は色差信号とピーキング済輝度信号を組合せてカラー
画像表示出力信号R%G、Bを生成する。
増幅器30は差動利得制御電圧V□、V2に応じて利”
得制御される差動増幅器で、その制御電圧は利得制御回
路網40と連動する利得制御用電位差計42の設定によ
ってその回路網40から引出される。バイアス回路網4
4はその利得制御回路網40の直流動作バイアスを設定
する働らきをする。回ニ網40はさらに直流補償電圧v
3を増幅器30に供給して、その増幅器30が電圧■0
、v2に応じて利得制御されているときその直流出力レ
ベルを実質的に一定に保つ。
利得制御回路40は米国特許願第296,865号明細
書に記載されている。
信号源15から供給されて回路点Aに現れた輝度信号は
画像ブランキング期間で分離された周期的画像期間を含
み、各ブランキング期間は水平同期パルス期間と映像信
号の黒基準レベルが生じる基準期間(すなわちいわゆる
「後部ポーチ」期間)を含んでいる。増幅器30で処理
された輝度信号の黒基準レベルは、出力ゲート回路網5
5を伴うキード比較器50.抵抗58および比較器50
の発生する出力制御電圧を蓄積する働らきをする入力交
流結合コンデンサ22を含む黒レベルクランプ回路網に
よって所要値に維持される。
比較器50はタイミング信号’VKに応動するようにキ
ーイングされ、動作時にそのとき回路点Aに生じたピー
キング済輝度信号の黒基準レベルをバイアス回路44か
ら引出された基準電圧Vnと比較する。
比較器50の出力制御電圧は輝度信号の黒基準レベルと
基準電圧VRの差を表わす。ゲート55はまたキーイン
グ信号VKに応じて輝度信号の黒レベル基準期間中導通
し、制御電圧を抵抗58と遅延線60を介して入力交流
結合コンデンサ22に送り、ここに蓄積する。この制御
電圧は比較器50で感知された黒基準レベルと基準電圧
■Rの差が小さくなるようにその黒基準レベルを変える
だめの大きさと向きを示す。この閉ループの制御動作に
より、輝度信号の黒基準レベルが所要値に保たれる。上
記比較器間する他の情報は米国特許願第296.864
号明細書に記載されている。
遅延線60は輝度信号の信号移動時間をクロミナンス信
号と同じにして、輝度信号とクロミナンス信号がマトリ
ックス35に正しい時間関係で印加されるようにする働
らきをする。この遅延線6oは約4・OMHzの輝度信
号帯埴幅に跨がる広帯域直線位相装置で、また第2図に
ついて詳細に後述するように、直流結合された差動入力
水平ピーキング回路網65と共働して水平ピーキング信
号成分を生成する。遅延線60の出力端子に直流結合さ
れた増幅器68の出力からの相補位相広帯域輝度成分は
信号組合せ回路70で回路網65からの相補位相の水平
ピーキング成分と組合される。回路点Aの波形で示され
る組合せ回路7oのピーキング演出カ輝度信号はその振
幅変化を強調するピーキングプレシュート成分Vpよと
ピーキングオーバーシュート成分”P2を含んでいる。
ピーキング信号出方供給路は輝度信号の基準期間中に比
較器50が動作して黒レベル制御電圧を発生したときピ
ーキング阻止制御電圧に応じて遮断される。このように
してピーキング信号路が遮断されると、黒レベル帰還制
御ループが安定化し、比較器がノイズを含む擬似信号に
応動して、ピーキング回路網で強調されたその擬似信号
のためその制御電圧を損うのが防がれる。この性質に関
するその他の細部は米国特許願第304,345号明細
書に記載されている。
遅延線60は直流で無視可能のインピーダンスを示し、
比較器5oから電荷蓄積コンデンサ22に直流黒レベル
制御信号を供給する働らきをする。このようにして蓄積
された黒レベル制御電圧は遅延線60を介して増幅器6
8の入力から処理回路25の広帯域輝度信号処理路に印
加されると共に、水平ピーキング回路網65の差動入力
からピーキング信号路に後述のように制御信号がピーキ
ング成分を損じないような方法で印加される。
第2図の回路の説明から、増幅器28かの広帯域輝度信
号の直流レベルと回路網65からピーキング成分の直流
レベルがこの両信号を信号組合せ回路70で組合せると
き確実に所要の値を示すという利点をこの回路構成が持
つことが判る。すなわち輝度信号の直流決定黒レベルが
制御され、その制御替 一キング成分の間に無用の直流偏移が存在する機会を著
しく少なくするようにピーキング成分と組合される。従
ってピーキングされた輝度信号中の直流誤差と再生画像
のグレースケール内容の付随誤差の生起確率が著しく低
下する。しかも信号のピーキング応答特性を歪まず直流
偏移誤差の機会を少なくすること(例えば広帯域信号と
ピーキング信号を直流偏移誤差をもって組合せたとき非
対称ピーキング応答を起すこと)により、ピーキング済
輝度信号の所要のピーキング応答(例えば対称型ピーキ
ング応答)が維持される。
上記輝度信号処理制御回路は結合コンデンサ22の出力
からマトリックス35の入力に直流結合されている。こ
の方式は入力交流結合と制御電圧蓄積に1つのコンデン
サすなわちコンデンサ22シか不要で、回路を集積回路
に構成中るとき外部端子が極めて少数しか要しない利点
がある。これについて言えば第1図の回路はコンデンサ
22、遅延線6゜および利得制御用電位差計42を除込
て容易に集積回路に構成することができる。この場合は
遅延線60の入出力端子を増幅器68とピーキング回路
網65に結合するために必要な集積回路の外部端子は2
つであり、その一方を利用してコンデンサ22ヲ集積回
路に結合する。従って上記の回路構成によると外部接続
用に利用し得る集積回路の端子の数が限定されて経済的
である。
第2図は輝度信号処理回路の詳細を示す。遅延線600
Å力に印加される広帯域輝度信号がエミッタホロワトラ
ンジスタ75、’76と抵抗78を介して(第1図のピ
ーキング回路網65を構成する)トランジスタ80.8
2を含む差動増幅器の一方の入力に供給され、その差動
増幅器の他方の入力には遅延線60の出力の遅延輝度信
号がエミッタホロワトランジスタ85.86と抵抗88
を介して供給される。このように遅延線60はトランジ
スタ8C)、82の各ベース入力の間に結合されている
。遅延線60の出力の遅延広帯域輝度信号はまたホロワ
トランジスタ85を介して(第1図の増幅器68を構成
する)トランジスタ90.92を含む差動増幅器に印加
される。この差動増幅器90.92は輝度処理回路25
の広帯域輝度信号処理路に含まれ、差動増幅器80.8
2はその回路25の水平ピーキング路に含まれる。
遅延線60は水平ピーキング回路網の振幅対周波数応答
特性のピーク振幅応答が約1・a MHzで起るように
140 n秒程度の信号遅延を与える。遅延線60の出
力はトランジスタ85の高入力インピーダンスにより成
端されているから、その特性インピーダンスに対して本
質的に成端されず、このためこの遅延線は反射率約1の
電圧反射モードで動作する。遅延線60の入力は第1図
の抵抗20によりその特性インピーダンスで成端されて
いる。
トランジスタ80のベース入力には遅延輝度信号が生成
し、トランジスタ82のベース入力には輝度信号と2回
遅延輝度信号が和として生成する。このトランジスタ8
0,82のペース電極に生じた信号のため差動増幅器8
0.82はそのトランジスタ80゜82の相補位相の各
コレクタ回路にブレシュートおヨヒオーバーシュートの
ピーキング信号成分を発生する。
トランジスタ94%95.96.97を含む回路は信号
組合せ回路70を構成する。エミッタ結合トランジスタ
94.95がトランジスタ80からピーキング成分ヲ受
け、エミッタ結合トランジスタ96.9’7がトランジ
スタ82から相補位相のピーキング成分を受ける。トラ
ンジスタ82からのピーキング成分はトランジスタ92
からの広帯域輝度信号と回路点Bで組合され、トランジ
スタ8oからのピーキング成分はトランジスタ90か−
らの広帯域輝度成分と回路点Cで組合される。従って互
いに相補位相の水平ピーキング済輝度信号が回路点B、
Cに生ずる。上述の(すなわち遅延線60と差動増幅器
80.82を含む)形式の水平ピーキング成分発生器の
動作に関する他の情報は前記米国特許願第255.98
2号明細書に開示されている。
ピーキング成分の大きさは例えばピーキング制御電圧V
pによシトランジスタ94.95.96.9’7の導通
を制御することによって制御することができる。
制御電圧Vpは視聴者が制御する手動調節式電位差計か
ら引出すことができるが、また上記米国特許願明細書記
載のようにして引出した制御電圧に応じて自動ピーキン
グ制御を行うこともできる。
第1図について述べたように、トランジスタ98゜とダ
イオード99の導通を制御することによって輝度信号の
黒レベル制御期間中ピーキング信号結合用トランジスタ
94.96をシト導通にする阻止制御電圧に応じてピー
キング信号路が遮断される。
増幅器90.92によ多処理され、信号組合せ回路点B
、Cに生じた広帯域輝度信号の黒基準レベルは、コンデ
ンサ22に蓄積された比較器50の出力制御電圧に応じ
て設定さ・れる。この黒レベル制御電圧はホロワトラン
ジスタ85ヲ介してトランジスタ900ペース入力に印
加される。
黒レベル制御電圧は4た第1および第2の対称結合路を
介してピーキング差動増幅トランジスタ80.82のベ
ース入力に印加される。第1の結合路L、第2の結合路
はエミッタホロワトランジスタ75.76と抵抗78と
遅延線60を含んで制御電圧をトランジスタ82のベー
スに結合する。これに関連して遅延線60が直流で無視
可能のインピーダンスを示すことに注目される。従って
ホロワトランジスタ75.85の直流ベース電圧は実質
的に相等しく、比較器50からの黒基準制御電圧のレベ
ルの変化を追跡する。
トランジスタ80.82の直流ベース電圧も実質的に相
等しい。差動増幅器80.82の共通モード阻止特性は
その増幅器80.82が黒レベル制御信号の変動によっ
て生ずる相等しい直流ベース電圧変化を含む共通モード
の入力信号に応動するのを防ぐ利点がある。従つ、て変
化する黒レベル制御電圧は増幅器80.82によって発
生されたピーキング成分の所要の直流値を狂わすことが
ない。この結果、ピーキング信号と輝度信号の和算によ
り得られるピーキング済輝度信号は適正な直流レベルを
有する。
これに関連してピーキング成分の直流値が零でなの回路
構成においてピーキング増幅器8o、82の共通モード
阻止、(黒レベル制御電圧の蓄積も行う利点を持つ)コ
ンデンサ22を介する入力の交流結合および遅延線60
と増幅器80.82の差動入力との間の対称結合路によ
って達せられる。
上述の黒レベル制御回路網はこの場合のように輝度処理
回路250入力回路が1対のエミッタ結合ベース入力ト
ランジスタ9o、92を含む差動増幅器を有するとき利
点が追加される。すなわちこの形式の差動増幅器はその
動作範囲の多くに亘って非線形の入力対出力信号伝達応
答特性を示し、輝度信号が非線形に処理されると再生画
像にグレースケール誤差を生ずる。この誤差は差動増幅
器にピーク・ピーク振幅変動の比較的小さい輝度信号を
印加してその黒基準直流レベルが(例えば交流結合や信
号の衝撃係数の変化によシ)移動したときでもその輝度
信号がその差動増幅器の線形動作範囲内で確実に処理さ
れるように差動増幅器を補償する等の方法で消去するこ
とができる。
比較器5oの輝度信号黒レベルクランプ動作は輝度信号
画像情報の通常予想されるピーク・ピーク変動(すなわ
ち画像の明暗変化)が差動増幅器90.92の線形動作
範囲内に留まるようにその差動増幅器の伝達特性に対し
て黒基準レベルを予想し得るように設定する働らきをす
る。これによって差動増幅器に比較的大振幅広ダイナミ
ツクレンジの信号を印加することができ、すなわち入力
輝度信号のダイナミックレンジを差動増幅器90.92
の線形動作範囲を完全に利用し得るように充分大きくす
ることができる。このようにダイナミックレンジの広い
信号を用いると信号対雑音応答がなくなるという利点も
ある。
同じ理由で上述の回路はまたピーキング用差動増幅器8
o、82の動作を線形範囲内に維持してピーキング成分
の歪を防ぐ働らきもする。
回路点B、Cに生成された相補位相の映像信号とピーキ
ング信号の各出力は第3図に示すように差動増幅器11
2,114により組合されて単相ピーキング済輝度信号
を生ずる。この相補位相信号の組合せはまた例えば電源
変動等の共通モード効果による組合されたピーキング済
映像信号中の直流偏移誤差の生ずる確率を著しく減する
のを助ける。
第3図は第1図の増幅器3oと利得制御回路網4゜の細
部を示す。図において第2図の回路点B、Cからの相補
位相のピーキング済輝度信号がこれを受けてさらに差動
型接続トランジスタ112.114にそれぞれ印加する
入力共通ベーストランジスタ100、102を含む回路
網110に印加される。トランジスタl12のコレクタ
出力回路には非平衡終端されたピーキング済輝度信号が
生成され、トランジスタ118 、抵抗121およびエ
ミッタホロワトランジスタ123を介して増幅器30に
含まれるトランジスタ13’oに供給される。
増幅器30は差動的に接続されたトランジスタ132 
、134 ヲ含ミ、)ランラスタ13oハエミツタ抵抗
138と共にそのトランジスタ132.134oy[流
源として働らいてその動作バイアス電流並びに増幅され
る輝度信号を供給する。増幅されたピーキング済輝度信
号はコレクタ負荷抵抗1390両端間に発生し、第1図
に示す輝度信号結合回路網32に供給される。増幅器の
トランジスタ132.134は後述のように利得制御回
路40から供給される差動利得制御電圧■□、■2に応
じて差動的に利得制御される。またトランジスタ134
のコレクタ出力には回路40から直流補償電圧v3が印
加され、トランジスタ132.134が利得制御されて
いるときトランジスタ134の零入力直流コレクタ電圧
電流を実質的に一定に保つ。
利得制御回路40はトランジスタ142とダイオード接
線トランジスタ144を含む差動型接続電流分割器を含
んでいる。トランジスタ142とダイオード接続トラン
ジスタ144にはそれぞれ抵抗145と電流源146お
よび抵抗148と電流源149を含む対称バイアス回路
網が付属している。電流源146の導通を利得制御電位
差計42の設定に応じて変えることにより差動利得制御
電圧■1、■2が変る。利得制御回路40のバイアスは
トランジスタ150トソのエミッタ抵抗152を含む電
流源からトランジスタ142とダイオード144に供給
される直流動作供給示すバイアス源44から引出される
安定な直流基準電圧■Rによυバイアスされる。
増幅器30の利得制御中その直流出力レベルを実質的に
一定に保つ上述の増幅器30の直流補償は、その増幅器
30の電流源130と利得制御回路40の電流源150
によシ供給されるバイアス電流が所定の関係にある(こ
の場合は相等しい)限り維持される。この関係は前述の
ように映像信号の黒基準レベルを設定する働らきもする
比較器50を含む制御ループによって維持される。
すなわち比較器50は各黒基準期間中に電流源トランジ
スタ130.150の各エミッタ抵抗138.152に
生じた直流電圧を感知比較するが、第1図および第2図
の説明から判るように、比較器5oの出力制御電圧はそ
の感知した電圧の差を表わし、この差を減するようにコ
ンデンサ22の電荷を変えるのに用いられる。このよう
にこの例では比較器50を含む制御ループが、前記米国
特許願第296.864号明細書に詳述されたように、
利得制御された増幅器30の所要の直流補償が持続する
ように電流源トランジスタ130.150から供給され
る直流バイアス電流を実質的に相等しくする働らきもす
る。
【図面の簡単な説明】
第1図はこの発明の1実施例を含むカラーテレビ受像機
の一部の部分ブロック回路図、第2図および第3図は第
1図の回路の各部の詳細回路図である。 15・・・映像信号源、22・・・コンデンサ、18,
20.22・・・入力回路、30.32.35・・・利
用回路網、50・・・制御回路網、55.58・・・制
御電圧印加手段、70・・・組合せ回路網。

Claims (1)

    【特許請求の範囲】
  1. (1)  画像期間と基準レベルを含む基準期間を有す
    るブランキング期間とを含む映像信号の信号源と、信号
    入力を有する映像信号路と、信号入力を有し、信号ピー
    キング成分を発生する手段を含むピーキング信号路と、
    上記信号源からの映像信号を上記映像信号路および上記
    ピーキング信号路の上記入力に交流結合するコンデンサ
    を含む入力回路と、上記映像信号路からの映像信号を上
    記ピーキング信号路からの上記ピーキング成分と組合せ
    てピーキング済映像信号を生成する信号組合せ回路網と
    、上記ビニキング済映像信号に応動する利用回路網と、
    上記基準期間中上記映像信号を感知して上記映像信号の
    基準レベルの感知状態に応じて出力制御電圧を発生する
    制御回路網と、上記制御電圧を上記映像信号路とピーキ
    ング信号路の入力の交流結合コンデンサに値上のコンデ
    ンサに蓄積された電荷を上記映像信号の基準レベルの所
    要状態を維持する方向に変えるような向きで印加する手
    段とを含む映像信号処理方式。
JP57165924A 1981-09-22 1982-09-21 映像信号処理方式 Granted JPS5868381A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/304,346 US4386370A (en) 1981-09-22 1981-09-22 Clamping arrangement for a video signal peaking system
US304346 1981-09-22

Publications (2)

Publication Number Publication Date
JPS5868381A true JPS5868381A (ja) 1983-04-23
JPH0454427B2 JPH0454427B2 (ja) 1992-08-31

Family

ID=23176132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57165924A Granted JPS5868381A (ja) 1981-09-22 1982-09-21 映像信号処理方式

Country Status (7)

Country Link
US (1) US4386370A (ja)
JP (1) JPS5868381A (ja)
CA (1) CA1180106A (ja)
DE (1) DE3235073C2 (ja)
FR (1) FR2513467B1 (ja)
GB (1) GB2106747B (ja)
IT (1) IT1159096B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4899221A (en) * 1986-12-15 1990-02-06 North American Philips Consumer Electronics Corp. Television signal processing apparatus including rise time normalization and noise reduction
KR20020068079A (ko) * 2000-11-13 2002-08-24 코닌클리케 필립스 일렉트로닉스 엔.브이. 비대칭 과도 신호들의 검출 및 보정
US6956621B2 (en) * 2002-06-05 2005-10-18 Broadcom Corporation High impedance digital full line video clamp
US8130290B2 (en) * 2009-06-03 2012-03-06 Himax Imaging, Inc. Black level compensation circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1002782A (en) * 1963-02-12 1965-08-25 Rank Bush Murphy Ltd Signal level control circuit arrangements
JPS5687987A (en) * 1979-12-18 1981-07-17 Matsushita Electric Ind Co Ltd Controller for picture quality

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4110790A (en) * 1977-01-19 1978-08-29 Gte Sylvania Incorporated Video processing system providing gain control, aperture control, and black level control
US4263616A (en) * 1979-12-03 1981-04-21 Zenith Radio Corporation Signal peaking method and apparatus
US4296435A (en) * 1980-08-18 1981-10-20 Zenith Radio Corporation Luminance signal processing circuit
US4316210A (en) * 1980-08-28 1982-02-16 Rca Corporation Video signal processing apparatus
US4316214A (en) * 1980-08-29 1982-02-16 Rca Corporation Keying signal generator with input control for false output immunity
US4338630A (en) * 1980-12-15 1982-07-06 Zenith Radio Corporation One-chip chroma/luma IC: D.C. coupling reduction circuit
US4351003A (en) * 1981-04-20 1982-09-21 Rca Corporation Automatic video signal peaking control

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1002782A (en) * 1963-02-12 1965-08-25 Rank Bush Murphy Ltd Signal level control circuit arrangements
JPS5687987A (en) * 1979-12-18 1981-07-17 Matsushita Electric Ind Co Ltd Controller for picture quality

Also Published As

Publication number Publication date
FR2513467B1 (fr) 1988-06-10
IT8223362A1 (it) 1984-03-21
IT8223362A0 (it) 1982-09-21
US4386370A (en) 1983-05-31
IT1159096B (it) 1987-02-25
GB2106747B (en) 1985-09-18
JPH0454427B2 (ja) 1992-08-31
DE3235073A1 (de) 1983-04-07
GB2106747A (en) 1983-04-13
DE3235073C2 (de) 1986-12-04
CA1180106A (en) 1984-12-27
FR2513467A1 (fr) 1983-03-25

Similar Documents

Publication Publication Date Title
CA1216665A (en) Non-linear dynamic coring circuit for video signals
US4030121A (en) Video crispener
US4651210A (en) Adjustable gamma controller
CA1048635A (en) Television receiver with picture level control
US4399460A (en) Video signal peaking control system with provision for automatic and manual control
JPH0560299B2 (ja)
US4386369A (en) Compensated clamping circuit in a video signal peaking system
JPS58201477A (ja) ダイナミツク・コアリング回路
US3557305A (en) Dc restoration and white clipping circuit for video recorder
CA1201801A (en) Dynamically controlled horizontal peaking system
US3925608A (en) Arrangement for signal delay, particularly for use in a vertical aperture corrector for television
JPS5868381A (ja) 映像信号処理方式
US3458652A (en) Gamma correction circuit
CA1179054A (en) Signal gain control with dc compensation
US4509080A (en) Video signal peaking system
US3839598A (en) Aperture correction circuit
KR920000980B1 (ko) 비데오 신호 피킹장치
US4388648A (en) Frequency selective DC coupled video signal control system insensitive to video signal DC components
CA1212461A (en) Signal sampling circuit
US4388647A (en) Predictably biased DC coupled video signal peaking control system
EP0271954A2 (en) Television signal processing apparatus including rise time normalization and noise reduction
JP3278076B2 (ja) クランプ回路
Harwood et al. Integrated NTSC Chrominance/Luminance Processor
JPH0444492A (ja) 画質調整回路
JPH0328875B2 (ja)