JPS5869165A - 情報読取記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は原稿情報の読取及び記録する装置に関し、特に
読取部及び記録部に工夫が施された装置に関する。

第１図は本発明に用い得る発熱体駆動回路の一例図、第
２図はその作動説明用波形図である。

発熱体ＩＨＩ〜ＩＨ３２によって−グループを形成し、
５６グループで総計１７９２個の発熱体ＩＨＩ〜５６１
’１３２があり、各々の発熱体の一端は制御素子例えば
ダイオードｌｄｌ〜１ｄ３２を１グループとする５６グ
ループ、総計１７９２個のダイオードｌｄｌ〜５６ｄ３
２に接続されている。各々のダイオードは画素情報入力
端子Ｐ１〜Ｐ３２に接続されている。発熱体ＩＨＩ〜Ｉ
Ｈ３２の他端はグループ選択信号入力端子Ｄ１に接続さ
れている。発熱体２Ｈ１〜２■３２、・・・５６Ｈ１〜
５６Ｈ３２もそれぞれ同様にグループ選択信号入力端子
Ｄ２〜Ｄ５６に接続されている。この場合筒２図の如く
デユティ１１５６で各グループが時分割駆動されて各発
熱体を駆勅、発熱させる。第２図に示すように画素情報
ＰＩ等がまばらに発生しているＤＩのときは同時に駆動
する電力はさはど要しないが、Ｄ２で３２個の発熱体を
同時に駆動する場合はかな妙の消費電力となる。

第３図はこれを解決する回路例である０図においてＰＴ
Ｇは画像情報発生器、Ｄｐａｄグループ選択信号発生器
、ＲＧＣはリングカウンタまたはＲＯＭ等で成る信号発
生器にして、同時に駆動する発熱体を例えばＨｌ、Ｈ９
、Ｈｌ　７、Ｈ２Ｓの４個のみとし、次のタイミングで
また４個例えｉｉ’Ｈ２、）１１０．１１１８、Ｈ２６
を駆動する丸めの回路である。即ちアンドグートム１〜
ム３２を設け、同時に駆動する発熱体は８個毎の４個の
みとする。このように構成すると第２図例の場合に比べ
３２個の発熱体を同時に駆動するときの電力はｌ／８と
なる。即ち第４図に示すように３２個の発熱体は８個毎
の４個が駆動されてまず４つのドツトを印字し、その次
に１ドツト隣抄の４つのドツトを印字し、これ成する。

第５図は前述の発熱体駆動回路によって記録液部を形成
するようにした例の斜視図である。

本実施例はＡ４版フルマルチ８ドツ）　／　ＩＩＢの例
である。ヒートシンクを兼ねた金属板Ｈ８の上下のほぼ
等面積の２つの領域に発熱体３２個を有する基板５６枚
が接合されており、各発熱体付基板８８１〜８８５６上
には溝３２本を各々きざんだプレー）ＪＢＩ〜ＪＢ５０
が接合されている。各々のグレートにはインク導入バイ
ア’ＯＰ１〜０Ｐ５６が接続され、各々のインク導入パ
イプはインクタンクＩＴに接続されているインク供給管
ｏｐ、Ｅｐを通じて接続されている。］）Ａ１〜ｐム５
６は制御素子アレー例えばダイオードチップで発熱体付
基板上の各リード線と接続される。凶に示すように制御
素子チップを奇数グループと偶数グループの２グループ
に分け、第１のｊ゛ツブ隣ゆに第３のチップを、第２の
チップの隣りに第４０チツプを（以下同様）を配すると
第６図に示すように８ドツ）／Ｍのドツト間隔Ｑを一様
に確保でき好ましい。

第７．８図は前述のフルマルチ記録ヘッド及び時分割駆
動回路を適用した複写機用またはファクシミリ用装置の
概略図であり、この複写機用またはファクシミリ用装置
は原稿の情報を読取るための読取部ＲＤを有する。読取
部ＲＤの上部にはガラス等より成る原稿台ＰＧが形成さ
れており、この原稿台ＰＧ上に原稿を載置する。

原稿台ＰＧの上部には原稿を固定する原稿台カバーＰＫ
が設けられている。

原稿台ＰＧの下部には、原稿を照明する光源ＢＬ、光源
ＢＬから放射した光が効果的に原稿台ＰＧを照射憤る様
設けられた反射鏡ＲＭ、多数の受光素子を直線上に配置
した自己走査型受光器ＣＳ及び、この受光器ＣＳ上に原
稿を結像させる光学レンズを會む光学ユニツ）ＬＳが受
光器ＣＳと一体的に設けられる。この光学ユニットＬＳ
と受光器ＣＳはキャリッジＣＡに固定される。キャリッ
ジＣＡｕ案内レールＲ１，８２−にでモータＭＯの駆動
により回転するネジＧにより、Ｑ方向に往動又は反Ｑ方
向に復動運動をする。また自己走査型受光器ＣＳの主走
査方向は、原稿面においてＰ方向へ順次走査するものと
する。従ってキャリッジＣへの移動により（副走盃方向
Ｑ）、原稿台ＰＧ上に載置した原稿の情報は順次受光器
ＣＳ上に結像”され、受光素子を順次紐出す（主走査）
ならば受光器ＣＳから會よ原稿をラスターＩスキャンし
た順次信号をイ：Ｉることができる。

尚、本実施例では、原稿台ＰＧが固定でキャリッジＣＡ
が移動するものであるが、反対にキャリッジＣＡが固定
で原稿台ＰＣが移動する構造でもよい。複写記録を行う
場合にはキャリッジＣＡがＱ方向へ移動しつつ原稿台の
情報をＰ方向−＼ラスタースキャンする。この時記録部
の記録紙はキャリッジ０人のＱ方向への移動速度と等し
い速度で例えば第５図の６方向へ移動しつつＲ方向へ記
録する。読取部で得た画像情報は、バッファ・メモリを
介して第５図の記録部ＰＨに送られ、銃取りと並行して
記録が行われるが、例えば一度読取ったページ情報をメ
モリにファイルした後改めて紀鍮を行ってもよい。

自己走査型受光器ＣＳは、光入力を電気信号に変える多
数の受光素子からなり、それらの信号を時系列的に処理
できる亀のである。その−例としては、例えばＣＯＤイ
メージセ／す、Ｍｏ５ｍイメージセンサ等がある。この
複写装置において、原稿台のＰ方向の巾を２１６１Ｅｌ
（＾４、短手方向とほぼ等しい）とし、受光器として１
７２８ビツトのＣＯＤリニアイメージセンサを用いる場
合を考える。出力の記録部ＰＨは信号処理の関係から１
７９２ドツ）２２４ｗ中のフルラインマルチヘッドを弔
いるものとすると、イメージセンサ及びヘッドは８ドツ
ト／ｍの解像力を得ることができる。今、ヒートシンク
板の上方にある２８個のブロックアレイ゛を奇数群、下
方にある２８個のプレツクアレイを偶数群とし、奇数群
と偶数群の上下方向のギャップ間隔をｇｓａａ、５４ラ
イ／分とする。ＣＣＤセ／すＣＳは前述した様に１７２
８ビツトのラインセンナであり、各走査ラインをスキャ
ンし、画１象情報に応じた電圧レベルを出力する。この
電圧レベルは第８図示のディジタル化回路ＡＤで、白黒
２レベルの時は二値化、階調性（ハーフ・トーン）が必
要な場合にはアナログ、ディジタル変換器等により多値
化される。簡単のため二値化を考えると、ディジタル化
回路ＡＤはＣＣＤセンサＣＳの出力電圧と基準電圧（ス
ライス・レベル）を比較するコンパレータカラ成ってお
り、入力電圧に応じてハイレベル或はローレベルの二値
信号を出力する。このディジタル化されたデータは、３
２ビツトのシフトレジスｆｉ　８　ＲＫシリアルに入力
されてパラレル変換されて出力し、以後、３２ビット単
位で処理される。シフトレジスタＳＲで並列出力された
データは一度、３２ビツトのラッチ回路Ｌ１で保持され
九後、メモリ部へ転送される。メモリ部はメモリＭ１、
メモリＭ２から成り、メモリＭ１は奇数ブロック群Ｊ　
Ｂ　１．　　Ｊ　Ｂ　３．・・・のデータを、メモリＭ
２は偶数ブロック群ＪＢ２．ＪＢ４゜・・・のデータを
ストアする。ラッチ回路Ｌ１で保持されたデータは３２
ビツト毎にメモリＭ１、メモリＭ２に交互に書き込まれ
る。メモリＭ　ｌ。

Ｍ２は例えばＲＡＭ（ランダム・アクセス・メモリ）Ｃ
ＣＤメモリ、磁気メモリ等であり、その記憶容量はメモ
リＭ１−ｉｓ３ｚビット、メモリＭ２が５６にビットで
ある。メモリＭｌ、Ｍ２は３２ビツトで１ワードを構成
しており、従ってメモリＭ１は１ワード、メモリＭ２は
１７９２ワードから成っている。また、メモリＭｌ、Ｍ
２の出力は、イネーブル信号線Ｌ４．Ｌ５がハイ−レベ
ルの時は、高インピーダンス状態、いわゆるスリーステ
ィト状態にあるものとする。

メモＩＪＭＩ、Ｍ２から選択的に読み出されたデータは
、−１ｉ３２ビツトのラッチ回路Ｌ２に保持される。こ
の時メモリＭ１とメモリＭ２の状態は、一方が書き込み
状態の時、他方は読み出し状態にあり、またラッチ回路
Ｌｌ、Ｌ２の一方がメモリＭ１のデータを保持している
時他方がメモリＭ２のデータを保持している。

従って、ラッチ回路Ｌ２は、メモリＭ１のデータとメモ
リＭ２のデータが交互に保持される。

ラッチ回警Ｌ２に保持されたデータは３２個のナンド−
ゲートＮＧ１〜ＮＧ３２に出方されるが、ナンドグー）
ＮＧＩ〜ＮＧ３２は制御回路ＣＣからのプリント指令信
号線ＬＩＯのタイミングＰＧが出力されたときトランジ
スタＴＰＩ〜’ｒｐ３２を選択的に動作させる。トラン
ジスタＴＰＩ〜ＴＰ３２のコレクタ端子は記録部ＰＨの
データ入力端子Ｐ１〜Ｐ３２に接続されている。前述第
３，４図の如き節電駆動方式を採用する場合はこのナン
ドグー）ＮＧＩ〜ＮＧ３２を第３因のアントゲ−トム１
〜ム３２と置換すれば良い。記録部ＰＨの５６個の選択
信号入力端子Ｄ１〜Ｄ５６はトランジスタＴＤＩ〜ＴＤ
５６のコレクタに接続されており、トランジスタＴＤ１
〜ＴＤ５６はデコード回路ＤＣの出力によって順次走査
制御される。デコード回路ＤＣは６ラインートウー５６
ラインのデコーダで制御回路ＣＣからの６本の信号線Ｉ
・１１で制御される。制御回路ＣＣは、以上の各要素を
制御するだめの信号を発生する回路であり、基準クロッ
クは水晶発振子で作られる。

各制御信号を第８図及び第９，１０図のタイミングチャ
ートにて説明する。ｃｃｎには駆動パルスとして信号ｉ
Ｌ１にて、例えばライン走査開始のスタートパルスφス
、出力アンプのリセットクロックφＲ及びＣＣＤ内のシ
フトレジスタのための２相シフトクロックφ１．φ２（
不図示）が与えられる。第９図（１）のスタートパルス
φＸのパルス間隔は一走査ラインの走査時間に対応し、
この間に（２）のリセットクロックφＲが・１７２８個
ＣＣから出力される。リセットクロックφＲはＣＯＤの
ビットに対応した信号で、リセットクロックφ−Ｒがロ
ーレベル状態にある時、ＣＣＤから画像情報が出力され
るものとする。

従って、制御回路ＣＣからシフトレジスタ８様にリセッ
トクロックφＲと同周期でリセットクロックφＲがロー
レベルの時立上る転送信号ＳＣＫが与えられる。

制御回路ＣＣ内では、この転送信号ＳＣＫを計数し３２
ビツト毎にラッチ回路Ｌ１及びラッチ回路Ｌ２にロード
クロックＬ　ＣＫ　１．　ＬＣＫ２を１５号線Ｌ３．Ｌ
９にて与える。ラッチ回路Ｌ１に与えられるロードクロ
ックＬＣＫ１は、第９図（４）に示される様に３２パル
スのシフトクロック８ＣＫが発せられた後、立上る。

一方、メモリＭｌ、Ｍ２を選択するメモリイネーブル信
号ＫＮＢは、第９図（５）の如く、ラッチ回路Ｌ１のロ
ードクロックＬＣＫ１が立上った後、ローレベルになレ
メモリを動作可能の状態にする。このメモリイネーブル
信号ＥＮＢがローレベルに保持されている間に、ラッチ
回路Ｌ２に与えられるロードクロックＬＣＫ２は立上ら
なければならない。

メモリＭｌ、Ｍ２の書き込み、読出しを制御するリード
ライト信号Ｒ／Ｗは、第９図（８）に示す様に、ＣＣＤ
リセット（η号φにの３２）くルス毎にレベルが変化す
る４６号であって、第１０図の如く、−走査ライン間に
２８回レベルが変わる。前述した様に、メモリＭｌ、Ｍ
２の優モ込み、読出し動作は逆にするから、メモリＭ　
２に信号線Ｌ７で与える（ｇ号ａ／Ｗが図のようである
時、メモリＭ１にはインバータＩにより反転した信号が
信号線Ｌ８で与えられる。

ナントゲートＮＧ１〜ＮＧ３２に４える信号ＰＧは、発
熱体への通電タイミング、通電時間を決める信号で、第
９図（７）の如く、ラッチ回路Ｌ２のロードクロックＬ
ＣＫ２の後に信号線Ｌ１０にて与えられる。この信号Ｐ
Ｇもリセットク四ツクφＲ３２パルス毎に発生する。

前述のような駆動方式を用いる場合、ＣＣ内のリングカ
ウンタまたはＲＯＭ等によりとのＰＧ倍信号さらに時分
割にして前述のアンドグー）Ａｌ〜ｌコムに印加すれば
良い。デコード回路ＤＣに入力されるバイナリ信号は、
−走査ライン中に５６進するもので、ｃｃＤのリセット
信号φＲを３２パルス計数する毎に１つカウントアツプ
する５６進カウンタの出力である。従って５６個のトラ
ンジスタＴＤＩ〜ＴＤ５０はリセット信号φ１３２パル
ス毎に１つずつ順次オンして第１図のＤ１〜Ｄ５６の順
次選択駆動パルスを発生して発熱体を発熱させる。ここ
で、第８図の動作について第９，１ｏ図に従って更に詳
しく述べると、まずＣＣＤスタートパルスφス発生後、
リードライト信号Ｒ／Ｗの第１サイクルの後半のローレ
ベル時（ハイレペルノ時は、前の走査ラインの最後の２
ブロツクに対応するメモリの書き込み、読出しを行って
いる）に奇数ブロックロム１０発熱体群のためのデータ
を８Ｒ，ＬｌからメモリＭ１に書き込みを行う０次のＩ
ｓ２サイクルの前半にて、第１サイクルで書き込んだメ
モリＭ１のデータをラッチＬ２に読み出すと共に、第２
ブロツクＤム２のためのデータをメモリＭ２に！き込む
。更に第２サイクルの後半で第３ブロツクＤム３のため
のデータをメモリＭ１に書き込み、また縞２ブ胃ツクＤ
Ａ２のデータをラッチＬ２に読み出す。

以後同様の操作をくり返し、奇数ブロック群の最後のブ
ロックＤＡ５５のための読出し及び偶数ブロック群の最
後のプ四ツクＤム５６のための読出し及び書き込みＬＳ
ＣＣＤが次の走をラインを走査している時に行う、ここ
でメモリＭ１は前述した様に１ワードＸ３２ビツトのメ
モリであり、書き込んだデータは次のサイクリで読み出
されるのに対して、メモＩＪ　Ｍ　２においては、書き
込んだデータが読み出されるのは、６４走査行（１７９
２リードライトサイクル）後に行なわれる。すなわち偶
数ブロック群に与えられるデータは現任ＣＣＤで読み取
っているデータの６４走査行前のデータである。これは
、前述した様に奇数ブロック群と偶数ブロック群間に６
４ライン（８龍）に相当する間隔がおるためである。

このために、メモリＭ２に対しては、アドレスの選択が
必賛となる。

第１１図は、メモリＭ２のアドレスの概要な示した図で
、アドレスデコード回路Ｍ２ＡはメモリＭ２内に、ブロ
ックカウンタＢＣ，ラインカウンタＬＣは制御回路ＣＣ
内に構成されている。

メモリＭ２は記憶容１１５６にビットで、その内容は３
２ビツトで１ワード（１ブロツク）を構成し、２８ワ一
ド単位を１ライン（８９６ビツト）と呼ぶこととし、全
部で６４ラインで構成されている。

ブロックカウンタＢｅは２８進のカウンタであり、入力
クロックはリードライト信号ｎ　／　Ｗの立下りで動作
するものとする。ブロックカウンタＢＣの計数の様子は
第１０図に示しである。

ライン・カウンタＬＣは６４進のカウンタであり、ブロ
ック・カウンタＢＣの桁−ヒり出力（キャリイ）信号線
１２を入力クロックとして計数する。ブロックカウンタ
ＢＣの出力線７３．ラインカウンタＬＣの出力線１４は
第８図のアドレス選択ＭＬ６に相当する信号−であり、
アドレスデコード回路Ｍ２Ａでデコードされてメモリを
選択する。メモリＭ２内では、ｎライン、ｍブロック目
のアドレスにηき込み゛した後、プロノクカウ／りＢＣ
の出力が１増加しｎライン、（ｍ＋１）ブロック目のア
ドレスを読み出しくこれで１リードライトサイクル終了
）１次のリードライトサイクルでｎライン＊（ｍ＋ｘ）
ブロック目のアドレスに書き込みを行う。ここで閣が２
８になると、０に戻り、次のラインをアクセスし、また
篩が６４になると０２インに戻る。

第１２図は原稿ＧＫの画像情報の様子及び各ラッチ１．
各メモリ内のデータ推移の様子を示す図である。

今時側Ｔ１にて、ラッチ回路Ｌ１にロードされた３２ビ
ツトのデータＡ１は時刻Ｔ２にてメモリＭ１に書きこま
れる。ｔた時刻Ｔ２において、データＡ１に続く３２ビ
ツトのチータム２はラッチＬ１にロードされる０時刻Ｔ
”３において、メモリＭ１のデータＡ１はラッテＬ１に
転送され、ラッチＬ１のデータム２はメモリＭ２にスト
アされると共にラッテＬ１には次のデータＡ３がロード
される。時刻Ｔ４においてラッチＬ２にはデータＸ２が
ロードされ、メモリＭ１にはラッチＬ１のデータＡ３が
書き込まれ、ランチＬ１にはデータＡ４がロードされる
。以後同様の動作をくりかえす。ここでデータＸ２゜Ｘ
４ａ現在のＣＯＤのスキャン位置＾１．Ａ２・・・より
６４ライン前に読みとって、メモリＭ２にストアされて
いた情報である。

第１３図は前述までの動作を分り易く説明するためのフ
ローチャートである。

第１４図は他の実施例による読取部ＲＤ及び記録部ＰＨ
の配置例を示す図である。自己走査型受光器は前述の如
く光入力を電気信号に変える多数の受光素子からなり、
それらの信号を時系列的に処遅できるものであや、第１
４図の実施例においては、５１２ビツトのＣＣＤセンサ
ＣＣＤ１〜ＣＣＤ４の４個から成っており、１個のセン
サの有効受光部の長さしは１２．８ｍ（２５μ×５１２
ビツト）である。

このＣＣＤセンサにてＭ７図原稿台のＰ方向の１１を２
０５ｕとし、これをカバーするために、１、 は、ＩＭ少倍率４倍のレンズ光学系を用いればよい、こ
の場合、へカセ／すの解偉度は全部で２０４８ビツトの
セ／すで受光するのであるから１０ドツト／　ｍａにな
る。

従って、記録部ＰＨも１０ドツ）７ｗ即ち、１ｍあたり
１０個の発熱体から構成される。

記録部ＰＨは前述の様にヒートシンク板■Ｓの上下に交
互に設けられており、この上下のブロックによってフル
ライン・マルチ記録ヘッドを形成１、例えば２０４８個
のインクジェット・ノズルは４個のプ日ツクＴＪＢＩ〜
ＴＪＢ４から成っており、各ブロックは５１２個の発熱
体から成っている。図に示す様に、ヒートシンク板Ｈ８
の下に設置したブロック、（第１ブロックＴＪＢＩ、第
３ブロツクＴＪＢ３）と上に設置したブロック（第２ブ
ロツクＴＪＢ２、第４ブロツクＴＪＢ４）の上下方向の
オリアイスのギャップ間隔は、２８ｓＩ１１即ち２８０
ラインこの様な記録ヘッドに対して前例のようにセンサ
を横一列に配置して（又は２０４８ビツトのジインセン
サを用いて）複写装置を構成するならば、オリアイスの
ギャグ間隔に相当する画像情報、即ち２８０にビット分
のメそりを持たなければならない。ちなみに第５図の例
においては５６にビット分の第２メモリＭ２を必要とす
ることは前述の退勢である。

しかし、本実施例は第１４図の如くヘッド配置に対応し
たセンサ配置をとるととＫよや、メモリの不要な簡単な
システム構成となる。即ち第１４図に示した読取部ＲＤ
の様な配置をとり、図中Ｑ方向へＣＣＤＣＣセンサを走
査し、その情報にて記録部ＰＨを駆動すればよい。ここ
で第１４図中、ＣＣＤセンサＣＣＤ２，４とｃｃＤＩ、
３の上下間隔りは記録部ＰＨのプルツク第１５図は、第
１４図の記録部ＰＨの駆動回路を示す図である。ＩＨ１
〜４Ｈ５１２は発熱体、ｌｄｌ〜４ｄ５１２はクロス・
トーク防止用ダイオードである。発熱体Ｈは全部で２０
４８個あり、これらは５１２個から成るブロック４個（
第１４図第１ブロツクＴＪＢＩ〜ｇ４ブロックＴＪＢ４
）から成りたって−る。各ブロック５１２個の発熱体は
、３２個ずつ１／１６のデユティの時分割配線を構成し
ている。従って第１ブロツクＴＪＢＩに着目すると、３
２！（７）ｉｌｉ像データ入力端子ＰＩＩ−ＰＩ３２と
１６個の選択信号入力端子Ｄ１〜Ｄ１６を時分割駆動す
ることにより、５１２個の発熱体ＩＨ１〜ＩＨ５１２を
時分割ドライブする。従って全体の構成はこの第１ブロ
ツクＴＪＢＩと全く同じ構成・で同一の駆動方法から成
る４つのブロックから成っているものである。

第１６図はこの実施例を駆動するブロック図である１図
においてＣＣＤセンサＣＣＤＩ〜ＣＣＤ４、二値化回路
ムＤ１〜ＡＤ４、シフトレジスタ８１１〜ＳＲ４、ラッ
チ回路り人１〜Ｌ＾４については、第１４図の４プｐツ
クに対応して全く同じ構成及び動作であるので、１ブロ
ツクに対応する回路のみ説明する。

ＣＣＤセンサＣＣＤＩは前述したように５１２ビツトの
ラインセンサであり、１／４　走査ラインをスキャンし
、画像情報に応じた電圧レベルを出力する。この電圧レ
ベルは、二値化回路ＡＤ１で、白黒に応じて二値化され
る。

二値化回路は、ＣＣＤセンサの出力電圧と基準′磁圧（
スライス・レベル）を比較するコンパレータから成って
おり、入力アナログ電圧をスライスレベルと大小比較し
、二値信号を出力する。もし、複写記録において階調性
（ハーフ・トーン）が必要な場合には、アナログ・ディ
ジタル変換器等により、多値化される。

二値化回路ムＤ１でディジタル化されたデータは３２ビ
ツトのシフトレジスタＳＲＩに入力されて、クリアル・
パラレル変換され、以後３２ビット単位で並列出力処理
される。シフトレジスタ８Ｒ１の出力データは３２ビツ
トのうツチ回路しム１で保持される。ラッチ回路Ｌム１
に保持されたデータは３２個のナンド・ゲートＮＩＬ〜
Ｎｌ３２にてプリント指令信号ＰＧとタイミングをとっ
た後、トランジスタＴＩＩ〜Ｔｌ３２を選択的に動作さ
せる。トランジスタＴｌｌ〜Ｔｌ３２は、３２個のＮ−
Ｐ−Ｎ）ランジスタからなり、夫々のコレクタ端子は画
傷データ入力端子ＰＩＩ〜ＰＩ３２に接続されている。

一方１６個の選択信号入力端子Ｄ１〜Ｄ１６は１６個の
Ｐ−Ｎ−Ｐ）ランジスタＴＤＩ〜ＴＤ１６めコレクタに
接続されている。このトランジスタ回路ＴＤＩ〜ＴＤ１
６はデコード回路ＤＣの出力によって順次走査制御され
る。デコード回路ＤＣは４ラインートウー１６ラインの
デコーダで、制御回路ＣＣからの信号で順次ＴＤ１から
ＴＤＩ　６の１ライン目から１６ライン目まで選択され
る。

制御回路ＣＣはＣＯＤの駆動クロック、シフトレジスタ
のシフトクロック、ラッチ回路のり四ツク、ゲート回路
のタイミングクロック、デコード回路の選択信号等を発
生する回路で、これらの基準クロックは水晶振動子で作
られる。

各制御信゛号を第１６図及び第１７図のタイミングチャ
ートにて説明する。ＣＣＤ１〜ＣＣＤ４には駆動パルス
として信号線Ｌ１にて、例えにライン走査開始のスター
トパルスφＸ（第１７図（１）　”）　、出力アンプの
リセットクロックφＲ（第１７図（２））及びシフトレ
ジスタ部の２相のシフトクロックφ１．φ２（不因示）
が制御回路ＣＣより与えられる。スタートパルスφＸの
パルス「−隔は一走査ラインの走査時間に対応し、この
間にリセットクロックφＲが５１２パルスＣＣから発せ
られる。リセットクロックφＲＦｉＣＣＤのビットに対
応した信号で、リセットクロックφＲがローレベル状態
にある時、ＣＣＤから画像情報が出力されるものとする
。

従って、制御回路ＣＣからシフトレジスタＳ８１を制御
する信号線Ｌ２には、第１７図（３）で示す様にリセッ
トクロックφＲと同周期でリセットクロックφＲがロー
レベルの時、立上る転送信号ＳＣＫが与えられる。

制御回路ＣＣ内では、仁の転送信号８ＣＫを計数し３２
ビツト毎にラッチ回路ＬＡＩ〜ＬＡ４にｐ−ドクロツク
を信号線Ｌ３にて与える。ラッチ回路ＬＡＩ〜ＬＡ４に
寿えられるロードクロック（信号線Ｌ３）は第１７図（
４）に示される様に３２パルスのシフトクロック（第１
７図（３）の５ＣＫ）が発せられた後、立上る。

ゲート回路ＮＩＩ〜ＮＩＶ３２に与えられる１つの信号
は発熱体への通電タイミング、通電時間を決める信号Ｐ
Ｇで、第１７図（５）の如く、ラッチ回路ＬＡＩ〜ＬＡ
４のロードクロック（第１７図（４）のＬＣＫ）の後に
信号線Ｌｌｌにて与えられる。この信号ＰＧもリセット
クロックφ一方、デコード回路ＤＣに入力されるバイナ
リ信号は、−走査ライン中に１６進するもので、ＣＯＤ
のリセット信号φＲを３２パルス計数する毎に１つカウ
ントアツプする１６進カウンタの出力である。従って１
６個のトランジスタＴＤ１〜ＴＤ１６はリセット信号φ
Ｒ３２パルス毎に１つずつ順次オンしていく。（第２図
Ｄ１〜Ｄ１６参照） 本実施例においては先の例に比べてメモリが大幅に節約
でき、極めて好ましい。

またこの場合、製作精度が許せば、ＣＣＤ１〜ＣＣＤ４
及びＴＪＢＩ〜？ＪＢ４を一直線上に配列しても前述の
効果は同様に期待できる。

しかも故障等の発生の場合、ＣＣＤ１−ＣＣＤ４、ＴＪ
ＢＩ−ＴＪＢ４は個々に分離可能であるから好便である
。また個々に製作した方が面精度等の向上にも役立つ。

ｍ１８，１９図は本発明の他の実施例で、この場合も記
録部ＰＨ及びＣＣＤ読取部ＲＤの幾何的な配置は前の例
と同じである。この例ではマトリクス配線の本数を減ら
したこと及びデータ処理回路を４個のＣＯＤに対して兼
用したことにより、構成が非常に簡単になる。即ち第１
６図のデータ処理回路は４個のＣＯＤの情報を並列的に
処理していたのに比べ、１ｇ１９図のデータ処理回路は
直列時分割的に処理するものである。

まず第１８図にて、駆動回路構成を説明すると、発熱体
ＩＨＩ〜４■４４８は１７９２個あり、それらの各々に
対してクロス・トーク防と用のダイオードが接続されて
いる。１７９２個の発熱体は４ブロツクからなり、各プ
Ｖツク６１４個の走査信号入力端子Ｄ１〜Ｄ１４をもっ
ている。また発熱体の他端は３２本おきに結線され、３
２個の画像データ入力端子Ｐ１〜Ｐ３２に接続されてい
る。

第１９図の４個のＣＣＤ、Ｃ８Ｉ〜Ｃ８４の出力は４ラ
インートウー１ラインのアナログデータセレクタＤＳに
入力される。アナログデータセレクタＤＳは一走査ライ
ン（原稿台上で２０５１１１１長）の１／４ごとにＣＣ
Ｄ１〜ＣＣＤ４の入力を切り換え、４個のＣＣＤの入力
を順につなぎ合わせて一走査ラインを形成する。４個の
ＣＣＤの入力のべ択は制御回路ＣＣの制御信号線Ｌ１２
の信号で順次行われる。

以抜の処理祉が１例と同じで、二値化回路ムＤ、３２ビ
ツトのシフトレジスタＳＲ，３２ピットのランチ回路Ｌ
Ａ、３２個のナンドグー）　ＮＧＩ〜ＮＧ３２、トラン
ジスタ丁Ｐ１〜ＴＰ３２をへて画像データ入力端子ＰＩ
−Ｐ３２に接続される。テコード回路ＤＣは、この場合
には６ラインートウー５６ラインのデコーダが用いられ
る。

この実施例においては、回路が簡単になるが、Ｒ’＋１
の例に比べて、記録時間が４倍になると言う点かあるが
、サーマルインクジェットの応答周波数を考えれは問題
にならない。

第２０図は記録ヘッドの他の例の部分断面の模式図であ
る。テーパーを持った金属板Ｈ層上され液室Ｗｌ、Ｗ２
が金属板Ｈ８の両面に作られる。

一方の液室Ｗ１のオリフィスＯ１から吐出される記録液
滴の吐出方向は■１であ抄、他方の液室Ｗ２のオリフィ
ス０２から吐出される記録′ｆ＆滴の吐出方向は１２で
あり、被記録部材ＰＰの同−ＭＤＰ上に向かう。

ここでＧｌ、Ｇ２を例えば第１４図の如くジグザグ構成
にしても、上下の位置ずれは発生せず、したがって第１
４図のセンサＣＳもジグザグ配列は不要で、市販のワン
ツインセンナを用いることができる。

またデータ処理回路も第１９図の如き簡易な回路を使用
することができ好ましい。

第２１図は発熱体の構成の他の例を示し、簡易に安価に
製作でき、また実装密度も向上する例である。すなわち
発熱体抵抗層Ｈの上部に図示の如く選択電極Ｐ１〜Ｐ６
等を配置し、発熱部ＩＨ２，３Ｈ２，３Ｈ４，５ｉ１４
，５Ｈ６を形成する。例えばＩＯ２を選択するにはＰＩ
。

Ｐ２に選択的に駆動パルスを印加すれば良い。

Ｐ５とＰ４を選択すれば５Ｈ４が発熱する。選択回路を
このように構成するのは容易である。

この構成によればＨ層のエツチングが不要となり極めて
簡易になる。もちろん必要に応じて所定部をエツチング
してもかまわない。

【図面の簡単な説明】

第１図は本発明に用い得る発熱体駆動回路の一例図、笛
２図はその作動説明波形図、第３図は他の回路何区、第
４図はその作動説明用波形図、第５図は本発明の一例の
記録部斜視図、第６図はその正面図、第７図は原稿読取
部の概観図、第８図は本発明の一例のブロック図、第９
゜１０図はその作動説明用波形図、第１１図はメモリの
一部詳細図、第１２図は読取り時のメモリ内容の移動の
様子を示す図、第１３図は全体の作動説明用フローチャ
ート図、第１４図は読取部と記録部の他の構成何区、第
１５図はその駆動回路何区、第１６図はその全体ブロッ
ク図、第１７図はその作動説明用波形図、第１８図は他
の駆動回路何区、第１９図はその全体ブロック図、第２
０図は記録部の他の何区、第２１図は記録部の更に他の
何区である。 窮１５図

Claims (1)

【特許請求の範囲】
1. 原稿の送シ方向に互いにずれて配置された複数の情報読
   取部と記録用紙の送シ方向に互いにずれて配置された複
   数の記録部とを備えたことを特徴とする情報読取記録装
   置。