JPH0648840B2 - 走査装置 - Google Patents
走査装置Info
- Publication number
- JPH0648840B2 JPH0648840B2 JP62060640A JP6064087A JPH0648840B2 JP H0648840 B2 JPH0648840 B2 JP H0648840B2 JP 62060640 A JP62060640 A JP 62060640A JP 6064087 A JP6064087 A JP 6064087A JP H0648840 B2 JPH0648840 B2 JP H0648840B2
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- conversion element
- scanning direction
- recording
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Facsimile Scanning Arrangements (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明は、たとえばファクシミリ等において画像の記
録または読取を行うための走査装置に関する。
録または読取を行うための走査装置に関する。
従来の技術 第６図は、たとえばファクシミリにおいて画像の記録を
行うために実施されている走査方法の従来例を示す。
行うために実施されている走査方法の従来例を示す。
同図に示す走査方法では、画素の記録を行う変換素子が
副走査方向Ｙに個配列された走査子を使い、この走査
子Ａの位置を主走査方向Ｘに１画素幅ｐのピッチで移動
させながら各ピッチごとに変換素子に画素の記録を行わ
せる。
副走査方向Ｙに個配列された走査子を使い、この走査
子Ａの位置を主走査方向Ｘに１画素幅ｐのピッチで移動
させながら各ピッチごとに変換素子に画素の記録を行わ
せる。
これにより、各移動ピッチごとに個ずつの画素が記録
される。主走査方向Ｘの画素数がｎ個ならば、その主走
査方向Ｘの走査を１回行うごとに×ｎの画素Ｐ１１〜
Ｐ１，Ｐ１２〜Ｐ２，Ｐ１３〜Ｐ３，…，Ｐ１
ｎ−１〜Ｐｎ−１，Ｐ１ｎ〜Ｐｎが記録される。つ
まり、主走査方向Ｘの走査を１回行うごとにライン分
の画像が記録される。したがって、主走査方向Ｘの走査
を１回行うごとに、記録媒体の位置を副走査方向Ｙに
ライン分移動させることを繰り返すことによって、二次
元の画像を記録して行くことができる。
される。主走査方向Ｘの画素数がｎ個ならば、その主走
査方向Ｘの走査を１回行うごとに×ｎの画素Ｐ１１〜
Ｐ１，Ｐ１２〜Ｐ２，Ｐ１３〜Ｐ３，…，Ｐ１
ｎ−１〜Ｐｎ−１，Ｐ１ｎ〜Ｐｎが記録される。つ
まり、主走査方向Ｘの走査を１回行うごとにライン分
の画像が記録される。したがって、主走査方向Ｘの走査
を１回行うごとに、記録媒体の位置を副走査方向Ｙに
ライン分移動させることを繰り返すことによって、二次
元の画像を記録して行くことができる。
発明が解決しようとする問題点 しかし、かかる構成によれば、主走査方向Ｘの解像度お
よび走査速度を高めることが難しいという問題点があっ
た。
よび走査速度を高めることが難しいという問題点があっ
た。
上述の問題は以下の理由で生じる。
すなわち、主走査方向Ｘの解像度は走査子の移動精度に
依存する。解像度を高めるためには、画素の記録または
読取りを密に行わせる必要がある。このためには、走査
子Ａの主走査方向Ｘの移動ピッチを小さくしなければな
らない。ところが、移動ピッチを小さくすることは、走
査子Ａを駆動する機構の精度によって制限される。たと
えば、この種の駆動機構にはリニアモータが使われてい
るが、このリニアモータで可能な最小移動ピッチはせい
ぜい１００μｍ程度である。したがって、これ以上の高
解像度を得ることは困難である。なお、移動ピッチを小
さくするだけならば、たとえばロータリー式のステッピ
ングモータなどを使えば可能になるが、その代わりに、
移動速度は著しく低下し、機構は非常に複雑になるな
ど、別の問題が生じる。
依存する。解像度を高めるためには、画素の記録または
読取りを密に行わせる必要がある。このためには、走査
子Ａの主走査方向Ｘの移動ピッチを小さくしなければな
らない。ところが、移動ピッチを小さくすることは、走
査子Ａを駆動する機構の精度によって制限される。たと
えば、この種の駆動機構にはリニアモータが使われてい
るが、このリニアモータで可能な最小移動ピッチはせい
ぜい１００μｍ程度である。したがって、これ以上の高
解像度を得ることは困難である。なお、移動ピッチを小
さくするだけならば、たとえばロータリー式のステッピ
ングモータなどを使えば可能になるが、その代わりに、
移動速度は著しく低下し、機構は非常に複雑になるな
ど、別の問題が生じる。
また、走査速度を高めるためには、副走査方向Ｙに配列
する変換素子の数を多くして、走査子Ａが主走査方向
Ｘを１回移動するごとに走査されるライン数を多くす
ることが考えられる。しかし、この種の走査方法では、
画素信号の入出力順序と画素の記録または読取りの順序
とが異なる。たとえば、第６図に示した例では、画素の
記録はＰ１１〜Ｐ１，Ｐ１２〜Ｐ２，…，Ｐ１ｎ〜
Ｐｎの順で行われるが、画素信号の入力はＰ１１〜Ｐ
ｎ，Ｐ２１〜Ｐ２ｎ，…，Ｐ１〜Ｐｎの順で行わ
れる。このため、その順序の入れ替えのために、一度に
走査されるライン数に主走査方向Ｘの画素数ｎを乗じ
た数（×ｎ）の記憶容量をもつバッファメモリが必要
となる。したがって、走査速度を高めるために副走査方
向Ｙに配列される変換素子数を多くすると、上記バッ
ファメモリの容量を大幅に増大させなければならなくな
る、という困難がともなう。
する変換素子の数を多くして、走査子Ａが主走査方向
Ｘを１回移動するごとに走査されるライン数を多くす
ることが考えられる。しかし、この種の走査方法では、
画素信号の入出力順序と画素の記録または読取りの順序
とが異なる。たとえば、第６図に示した例では、画素の
記録はＰ１１〜Ｐ１，Ｐ１２〜Ｐ２，…，Ｐ１ｎ〜
Ｐｎの順で行われるが、画素信号の入力はＰ１１〜Ｐ
ｎ，Ｐ２１〜Ｐ２ｎ，…，Ｐ１〜Ｐｎの順で行わ
れる。このため、その順序の入れ替えのために、一度に
走査されるライン数に主走査方向Ｘの画素数ｎを乗じ
た数（×ｎ）の記憶容量をもつバッファメモリが必要
となる。したがって、走査速度を高めるために副走査方
向Ｙに配列される変換素子数を多くすると、上記バッ
ファメモリの容量を大幅に増大させなければならなくな
る、という困難がともなう。
そのほか、上述の問題を解決する手段として、多数の変
換素子を副走査方向Ｙと主走査方向Ｘにマトリックス状
に密に配列することが考えられる。しかし、この方法で
は、たとえば熱記録素子などでは、個々の素子からそれ
ぞれに引き出されるリード配線のスペースが確保しにく
くなるといった問題が生じる。
換素子を副走査方向Ｙと主走査方向Ｘにマトリックス状
に密に配列することが考えられる。しかし、この方法で
は、たとえば熱記録素子などでは、個々の素子からそれ
ぞれに引き出されるリード配線のスペースが確保しにく
くなるといった問題が生じる。
この発明は、上述の問題点に鑑みてなされたもので、機
構の複雑化やバッファメモリの容量増などの困難をとも
なうことなく、また変換素子の種類を限定されることな
く、解像度および走査速度の向上を可能にする走査装置
を提供することを目的とする。
構の複雑化やバッファメモリの容量増などの困難をとも
なうことなく、また変換素子の種類を限定されることな
く、解像度および走査速度の向上を可能にする走査装置
を提供することを目的とする。
問題点を解決するための手段 この発明は上述の問題点を解決するため、画素の記録ま
たは読取りを行う変換素子を副走査方向にＫ個（Ｋは１
以上の整数）配列してなる変換素子群がＭ列（Ｍは２以
上の整数）設けられる一方、主走査方向にＭ画素分の幅
をもつ領域が主走査方向にＮ面（ＮはＭ以上の整数）連
続して形成され、このＮ面の中の任意のＭ面の領域内に
上記変換素子群が１列ずつ振分けられて配置されている
とともに、各領域内における変換素子群の主走査方向へ
の配置位置が領域ごとに異ならせられている走査子を使
用し、この走査子をＭ画素幅のピッチで主走査方向に相
対移動させながら各ピッチごとに上記Ｍ列の変換素子群
に画素の記録または読取りを行わせるという構成を備え
たものである。
たは読取りを行う変換素子を副走査方向にＫ個（Ｋは１
以上の整数）配列してなる変換素子群がＭ列（Ｍは２以
上の整数）設けられる一方、主走査方向にＭ画素分の幅
をもつ領域が主走査方向にＮ面（ＮはＭ以上の整数）連
続して形成され、このＮ面の中の任意のＭ面の領域内に
上記変換素子群が１列ずつ振分けられて配置されている
とともに、各領域内における変換素子群の主走査方向へ
の配置位置が領域ごとに異ならせられている走査子を使
用し、この走査子をＭ画素幅のピッチで主走査方向に相
対移動させながら各ピッチごとに上記Ｍ列の変換素子群
に画素の記録または読取りを行わせるという構成を備え
たものである。
作用 この発明は上述の構成によって、記録または読取りの密
度を低下させずに、走査子の移動ピッチだけを複数画素
幅に拡大することができる。これによって、機構の複雑
化をともなうことなく、解像度を高めることが簡単に行
えるようになる。これとともに、移動ピッチが大きくな
ることによって、走査速度も高められるようになる。
度を低下させずに、走査子の移動ピッチだけを複数画素
幅に拡大することができる。これによって、機構の複雑
化をともなうことなく、解像度を高めることが簡単に行
えるようになる。これとともに、移動ピッチが大きくな
ることによって、走査速度も高められるようになる。
また、上記の方法によれば、副走査方向に配列される変
換素子の数を増やさなくても解像度と走査速度を高める
ことができるので、画素信号の入出力順と画素の記録ま
たは読取りの順を入れ替えるためのバッファメモリの容
量を増設しなくても済む。
換素子の数を増やさなくても解像度と走査速度を高める
ことができるので、画素信号の入出力順と画素の記録ま
たは読取りの順を入れ替えるためのバッファメモリの容
量を増設しなくても済む。
さらに、上述の構成によれば、少なくとも３列以上の変
換素子群が互いに隣接して並ぶことは避けられる。した
がって、たとえば熱記録素子などにおいて、個々の素子
からそれぞれに引き出される配線のスペースも容易に確
保することができる。
換素子群が互いに隣接して並ぶことは避けられる。した
がって、たとえば熱記録素子などにおいて、個々の素子
からそれぞれに引き出される配線のスペースも容易に確
保することができる。
以上のようにして、機構の複雑化やバッファメモリの容
量増などの困難をともなうことなく、また変換素子の種
類を限定されることなく、解像度および走査速度を高め
ることが可能になる。
量増などの困難をともなうことなく、また変換素子の種
類を限定されることなく、解像度および走査速度を高め
ることが可能になる。
実施例 第１図(a)(b)はこの発明の一実施例による走査装置の概
要を示す。
要を示す。
同図(a)はファクシミリ等の画像記録部に使われる走査
子Ａを示す。図中の実線で示す小円はそれぞれ変換素子
Ｃを示し、破線で示す小円はそれぞれ１画素分のスペー
スを示す。
子Ａを示す。図中の実線で示す小円はそれぞれ変換素子
Ｃを示し、破線で示す小円はそれぞれ１画素分のスペー
スを示す。
走査子Ａには、画素の記録を行う変換素子Ｃが、次のよ
うに配設されている。
うに配設されている。
すなわち、画素の記録または読取りを行う変換素子Ｃが
副走査方向ＹにＫ個（Ｋは１以上の整数）配列されてな
る変換素子群Ｂ１，Ｂ２がＭ列（Ｍは２以上の整数）設
けられる一方、主走査方向ＸにＭ画素分の幅をもつ領域
Ｒ１，Ｒ２が主走査方向ＸにＮ面（ＮはＭ以上の整数）
連続して形成されている。このＮ面の中の任意のＭ面の
領域Ｒ１，Ｒ２内に上記変換素子群Ｂ１，Ｂ２が１列ず
つ振分けられて配置されている。これとともに、各領域
Ｒ１，Ｒ２内における変換素子群Ｂ１，Ｂ２の主走査方
向Ｘへの配置位置が領域Ｒ１，Ｒ２ごとに異ならせられ
ている。なお、変換素子Ｃとしては、たとえば熱記録素
子が使用される。
副走査方向ＹにＫ個（Ｋは１以上の整数）配列されてな
る変換素子群Ｂ１，Ｂ２がＭ列（Ｍは２以上の整数）設
けられる一方、主走査方向ＸにＭ画素分の幅をもつ領域
Ｒ１，Ｒ２が主走査方向ＸにＮ面（ＮはＭ以上の整数）
連続して形成されている。このＮ面の中の任意のＭ面の
領域Ｒ１，Ｒ２内に上記変換素子群Ｂ１，Ｂ２が１列ず
つ振分けられて配置されている。これとともに、各領域
Ｒ１，Ｒ２内における変換素子群Ｂ１，Ｂ２の主走査方
向Ｘへの配置位置が領域Ｒ１，Ｒ２ごとに異ならせられ
ている。なお、変換素子Ｃとしては、たとえば熱記録素
子が使用される。
以上のような走査子ＡをＭ画素幅のピッチで主走査方向
Ｘに相対移動させながら各ピッチごとに上記Ｍ列の変換
素子群Ｍ１，Ｂ２に画素の記録または読取りを行わせ
る。
Ｘに相対移動させながら各ピッチごとに上記Ｍ列の変換
素子群Ｍ１，Ｂ２に画素の記録または読取りを行わせ
る。
ここで、この実施例ではＫが３，Ｍが２，Ｎが２にそれ
ぞれ設定されている。したがって、各変換素子群Ｂ１，
Ｂ２はそれぞれ３個ずつの変換素子Ｃが副走査方向Ｙに
配列されている（Ｋ＝３）。この変換素子群Ｂ１，Ｂ２
は２列設けられている（Ｍ＝２）。領域Ｒ１，Ｒ２は２
面設けられている（Ｎ＝２）。各領域Ｂ１，Ｂ２はそれ
ぞれ２画素分の幅２ｐをもっている（Ｍ＝２）。
ぞれ設定されている。したがって、各変換素子群Ｂ１，
Ｂ２はそれぞれ３個ずつの変換素子Ｃが副走査方向Ｙに
配列されている（Ｋ＝３）。この変換素子群Ｂ１，Ｂ２
は２列設けられている（Ｍ＝２）。領域Ｒ１，Ｒ２は２
面設けられている（Ｎ＝２）。各領域Ｂ１，Ｂ２はそれ
ぞれ２画素分の幅２ｐをもっている（Ｍ＝２）。
また、第１列目の変換素子群Ｂ１は第１の領域Ｒ１内の
第１列目に配置されている。第２の変換素子群Ｂ２は、
第１の領域Ｒ１内における変換素子群Ｂ１の配置位置と
は異なる位置、すなわち第２の領域Ｒ２内の第２列目に
配置されている。
第１列目に配置されている。第２の変換素子群Ｂ２は、
第１の領域Ｒ１内における変換素子群Ｂ１の配置位置と
は異なる位置、すなわち第２の領域Ｒ２内の第２列目に
配置されている。
同図(b)は上記走査子Ａによる走査動作を時刻Ｔ１，Ｔ
２，Ｔ３，Ｔ４，…の順に分けて示す。各時刻Ｔ１，Ｔ
２，Ｔ３，Ｔ４，…の時間間隔はそれぞれ、上記走査子
Ａの移動が１回行われるごとの時間間隔に相当してい
る。また、図中の実線で示す小円は各変換素子Ｃの実位
置を示し、破線で示す小円は各変換素子Ｃによる記録の
跡を示す。
２，Ｔ３，Ｔ４，…の順に分けて示す。各時刻Ｔ１，Ｔ
２，Ｔ３，Ｔ４，…の時間間隔はそれぞれ、上記走査子
Ａの移動が１回行われるごとの時間間隔に相当してい
る。また、図中の実線で示す小円は各変換素子Ｃの実位
置を示し、破線で示す小円は各変換素子Ｃによる記録の
跡を示す。
同図(b)において、時刻Ｔ１のときには、第２領域Ｒ２
内の変換素子群Ｂ２が２列目の記録位置にて記録を行
う。このとき、第１領域Ｒ１内の変換素子群Ｂ１は列外
に位置している。
内の変換素子群Ｂ２が２列目の記録位置にて記録を行
う。このとき、第１領域Ｒ１内の変換素子群Ｂ１は列外
に位置している。
時刻がＴ１からＴ２に経過する間に走査子Ａは１回移動
させられる。この１回の移動によって、走査子Ａは主走
査方向Ｘに２画素幅２ｐだけ移動させられる。
させられる。この１回の移動によって、走査子Ａは主走
査方向Ｘに２画素幅２ｐだけ移動させられる。
時刻Ｔ２になると、第１領域Ｒ１内の変換素子群Ｂ１が
第１列目の記録位置にて記録を行う。これと同時に、第
２領域Ｒ２内の変換素子群Ｂ２が、前回（Ｔ１）の記録
位置よりも２画素幅２ｐ先の４列目の記録位置にて記録
を行う。
第１列目の記録位置にて記録を行う。これと同時に、第
２領域Ｒ２内の変換素子群Ｂ２が、前回（Ｔ１）の記録
位置よりも２画素幅２ｐ先の４列目の記録位置にて記録
を行う。
時刻Ｔ３になると、第１領域Ｒ１内の変換素子群Ｂ１が
前回（Ｔ２）の記録位置よりも２画素幅２ｐ先の３列目
の記録位置にて記録を行う。これと同時に、第２領域Ｒ
２内の変換素子群Ｂ２が、前回（Ｔ２）の記録位置より
も２画素幅２ｐ先の６列目の記録位置にて記録を行う。
前回（Ｔ２）の記録位置よりも２画素幅２ｐ先の３列目
の記録位置にて記録を行う。これと同時に、第２領域Ｒ
２内の変換素子群Ｂ２が、前回（Ｔ２）の記録位置より
も２画素幅２ｐ先の６列目の記録位置にて記録を行う。
さらに、時刻Ｔ４になると、前回と同様に、各領域Ｒ
１，Ｒ２内の変換素子群Ｂ１とＢ２はそれぞれ、前回よ
りも２画素幅２ｐ先の５列目と８列目の記録位置にて記
録を行う。
１，Ｒ２内の変換素子群Ｂ１とＢ２はそれぞれ、前回よ
りも２画素幅２ｐ先の５列目と８列目の記録位置にて記
録を行う。
このように、走査子Ａの方は１回に２画素幅２ｐのピッ
チで移動させられるが、記録の方は結果的に１画素幅ず
つ詰めて行われる。つまり、記録密度を低下させずに、
走査子Ａの移動ピッチだけが１画素幅の間隔から２画素
分の幅に拡大されている。これによって、機構の複雑化
をともなうことなく、解像度を高めることが簡単に行え
るようになる。これとともに、移動ピッチが拡大される
ことによって、走査速度も高められるようになる。
チで移動させられるが、記録の方は結果的に１画素幅ず
つ詰めて行われる。つまり、記録密度を低下させずに、
走査子Ａの移動ピッチだけが１画素幅の間隔から２画素
分の幅に拡大されている。これによって、機構の複雑化
をともなうことなく、解像度を高めることが簡単に行え
るようになる。これとともに、移動ピッチが拡大される
ことによって、走査速度も高められるようになる。
また、上述の構成によれば、副走査方向Ｙに配列される
変換素子Ｃの数を増やさなくても解像度と走査速度を高
めることができるので、画素信号の入出力順と画素の記
録順を入れ替えるためのバッファメモリの容量を増設し
なくても済む。
変換素子Ｃの数を増やさなくても解像度と走査速度を高
めることができるので、画素信号の入出力順と画素の記
録順を入れ替えるためのバッファメモリの容量を増設し
なくても済む。
さらに、上述の構成によれば、それぞれにＭ画素分の幅
をもつＭ面の領域Ｒ１，Ｒ２内に上記変換素子群Ｂ１，
Ｂ２が１列ずつ振分けられて配置されるので、少なくと
も３列以上の変換素子群が互いに隣接して並ぶことは避
けられる。したがって、たとえば熱記録素子などにおい
ては、個々の素子からそれぞれに引き出される配線のス
ペースも容易に確保することができる。
をもつＭ面の領域Ｒ１，Ｒ２内に上記変換素子群Ｂ１，
Ｂ２が１列ずつ振分けられて配置されるので、少なくと
も３列以上の変換素子群が互いに隣接して並ぶことは避
けられる。したがって、たとえば熱記録素子などにおい
ては、個々の素子からそれぞれに引き出される配線のス
ペースも容易に確保することができる。
以上のようにして、機構の複雑化やバッファメモリの容
量増などの困難をともなうことなく、また変換素子Ｃの
種類を限定されることなく、解像度および走査速度を高
めることが可能になる。
量増などの困難をともなうことなく、また変換素子Ｃの
種類を限定されることなく、解像度および走査速度を高
めることが可能になる。
第２図(a)(b)はこの発明の第２の実施例による走査装置
の概要を示す。
の概要を示す。
上述した実施例の場合と同様、同図(a)は走査子Ａを示
し、同図(b)はその走査子Ａによる走査動作を時刻Ｔ
１，Ｔ２，Ｔ３，…の順に分けて示す。
し、同図(b)はその走査子Ａによる走査動作を時刻Ｔ
１，Ｔ２，Ｔ３，…の順に分けて示す。
上述した実施例との相違点を示すと、この第２の実施例
では、上記ＭとＮが３に設定されている。したがって、
領域Ｒ１，Ｒ２，Ｒ３は３面設けられている。各領域Ｒ
１，Ｒ２，Ｒ３内における変換素子群Ｂ１，Ｂ２，Ｂ３
の配置位置は、上述の実施例と同様、領域ごとにそれぞ
れ異なっている。すなわち、最初の変換素子群Ｂ１は領
域Ｒ１の第１列目、次の変換素子群Ｂ２は領域Ｒ２の第
２列目、３番目の変換素子群Ｂ３は領域Ｒ３の第３列目
に配置されている。これにともない、走査子Ａの移動は
３画素幅３ｐのピッチで行われる。
では、上記ＭとＮが３に設定されている。したがって、
領域Ｒ１，Ｒ２，Ｒ３は３面設けられている。各領域Ｒ
１，Ｒ２，Ｒ３内における変換素子群Ｂ１，Ｂ２，Ｂ３
の配置位置は、上述の実施例と同様、領域ごとにそれぞ
れ異なっている。すなわち、最初の変換素子群Ｂ１は領
域Ｒ１の第１列目、次の変換素子群Ｂ２は領域Ｒ２の第
２列目、３番目の変換素子群Ｂ３は領域Ｒ３の第３列目
に配置されている。これにともない、走査子Ａの移動は
３画素幅３ｐのピッチで行われる。
第３図(a)(b)はこの発明の第３の実施例による走査装置
の概要を示す。
の概要を示す。
同図においても、(a)は走査子Ａを示し、(b)はその走査
子Ａによる走査動作を時刻Ｔ１，Ｔ２，Ｔ３，…の順に
分けて示す。
子Ａによる走査動作を時刻Ｔ１，Ｔ２，Ｔ３，…の順に
分けて示す。
この第３の実施例では、上記ＭとＮは第２の実施例と同
じ（Ｍ＝３，Ｎ＝３）であるが、各領域Ｒ１，Ｒ２，Ｒ
３内における変換素子群Ｂ１，Ｂ２，Ｂ３の配置状態が
異なっている。すなわち、この実施例では、最初の変換
素子群Ｂ１は領域Ｒ１の第２列目、次の変換素子群Ｂ２
は領域Ｒ２の第１列目、３番目の変換素子群Ｂ３は領域
Ｒ３の第３列目に配置されている。このような配置状態
でも、走査子Ａを３画素幅３ｐのピッチで移動させなが
ら、１画素幅ずつの密度で記録を行うことができる。
じ（Ｍ＝３，Ｎ＝３）であるが、各領域Ｒ１，Ｒ２，Ｒ
３内における変換素子群Ｂ１，Ｂ２，Ｂ３の配置状態が
異なっている。すなわち、この実施例では、最初の変換
素子群Ｂ１は領域Ｒ１の第２列目、次の変換素子群Ｂ２
は領域Ｒ２の第１列目、３番目の変換素子群Ｂ３は領域
Ｒ３の第３列目に配置されている。このような配置状態
でも、走査子Ａを３画素幅３ｐのピッチで移動させなが
ら、１画素幅ずつの密度で記録を行うことができる。
第４図(a)(b)はこの発明の第４の実施例による走査装置
の概要を示す。
の概要を示す。
同図においても、(a)は走査子Ａを示し、(b)はその走査
子Ａによる走査動作を時刻Ｔ１，Ｔ２，Ｔ３，…の順に
分けて示す。
子Ａによる走査動作を時刻Ｔ１，Ｔ２，Ｔ３，…の順に
分けて示す。
この第４の実施例では、最初の変換素子群Ｂ１は領域Ｒ
１の第３列目、次の変換素子群Ｂ２は領域Ｒ２の第１列
目、３番目の変換素子群Ｂ３は領域Ｒ３の第２列目に配
置されている。この場合も、走査子Ａを３画素幅３ｐの
ピッチで移動させながら、１画素幅ずつの密度で記録を
行うことができる。
１の第３列目、次の変換素子群Ｂ２は領域Ｒ２の第１列
目、３番目の変換素子群Ｂ３は領域Ｒ３の第２列目に配
置されている。この場合も、走査子Ａを３画素幅３ｐの
ピッチで移動させながら、１画素幅ずつの密度で記録を
行うことができる。
第５図(a)(b)はこの発明の第５の実施例による走査装置
の概要を示す。
の概要を示す。
同図において、(a)は走査子Ａを示し、(b)はその走査子
Ａによる走査動作を時刻Ｔ１，Ｔ２，Ｔ３，Ｔ４，…の
順に分けて示す。
Ａによる走査動作を時刻Ｔ１，Ｔ２，Ｔ３，Ｔ４，…の
順に分けて示す。
この第５の実施例では、上記Ｍは３に設定されている
が、上記Ｎはそれよりも多い４に設定されている。した
がって、領域Ｒ１，Ｒ２，Ｒ３，Ｒ４は４面設けられて
いる。この４面の中から任意に選ばれた３面の領域Ｒ
１，Ｒ２，Ｒ４に変換素子群Ｂ１，Ｂ２，Ｂ３が１列ず
つ振分けられて配置されている。すなわち、第１番目の
領域Ｒ１の第１列目、第２番目の領域Ｒ２の第２列目、
第４番目の領域Ｒ４の第３列目にそれぞれ変換素子群Ｂ
１，Ｂ２，Ｂ３が振分けられて配置されているが、第３
の領域Ｒ３は空席のままとなっている。
が、上記Ｎはそれよりも多い４に設定されている。した
がって、領域Ｒ１，Ｒ２，Ｒ３，Ｒ４は４面設けられて
いる。この４面の中から任意に選ばれた３面の領域Ｒ
１，Ｒ２，Ｒ４に変換素子群Ｂ１，Ｂ２，Ｂ３が１列ず
つ振分けられて配置されている。すなわち、第１番目の
領域Ｒ１の第１列目、第２番目の領域Ｒ２の第２列目、
第４番目の領域Ｒ４の第３列目にそれぞれ変換素子群Ｂ
１，Ｂ２，Ｂ３が振分けられて配置されているが、第３
の領域Ｒ３は空席のままとなっている。
一方、走査子Ａの移動は３画素幅３ｐのピッチで行われ
る。
る。
このような配置状態でも、走査子Ａを３画素幅３ｐのピ
ッチで移動させながら、１画素幅ずつの密度で記録を行
うことができる。
ッチで移動させながら、１画素幅ずつの密度で記録を行
うことができる。
なお、上述した実施例では、変換素子Ｃが感熱素子など
の記録素子であったが、たとえばフォトダイオードある
いはＣＣＤ（電荷結合素子）などの読取素子とした場合
にも同様の効果が得られる。
の記録素子であったが、たとえばフォトダイオードある
いはＣＣＤ（電荷結合素子）などの読取素子とした場合
にも同様の効果が得られる。
発明の効果 以上の説明から明らかなように、この発明は、走査子に
Ｍ画素分（Ｍは２以上の整数）の幅をもつ領域を主走査
方向にＮ面（ＮはＭ以上の整数）連続して配列し、この
Ｎ面の中の任意のＭ面の領域内に変換素子群を１列ずつ
振分けて配置するとともに、各領域内における変換素子
群の主走査方向への配置位置を領域ごとに異ならせて配
置し、このような変換素子の配置構成をもつ走査子をＭ
画素幅のピッチで主走査方向に相対移動させながら各ピ
ッチごとに上記Ｍ列の変換素子群に画素の記録または読
取りを行わせることにより、記録または読取りの密度を
低下させずに、走査子の移動ピッチだけを複数画素幅に
拡大することができ、これによって、機構の複雑化やバ
ッファメモリの容量増などの困難をともなうことなく、
また変換素子の種類を限定されることなく、解像度およ
び走査速度を高めることが可能になるという効果を有す
るものである。
Ｍ画素分（Ｍは２以上の整数）の幅をもつ領域を主走査
方向にＮ面（ＮはＭ以上の整数）連続して配列し、この
Ｎ面の中の任意のＭ面の領域内に変換素子群を１列ずつ
振分けて配置するとともに、各領域内における変換素子
群の主走査方向への配置位置を領域ごとに異ならせて配
置し、このような変換素子の配置構成をもつ走査子をＭ
画素幅のピッチで主走査方向に相対移動させながら各ピ
ッチごとに上記Ｍ列の変換素子群に画素の記録または読
取りを行わせることにより、記録または読取りの密度を
低下させずに、走査子の移動ピッチだけを複数画素幅に
拡大することができ、これによって、機構の複雑化やバ
ッファメモリの容量増などの困難をともなうことなく、
また変換素子の種類を限定されることなく、解像度およ
び走査速度を高めることが可能になるという効果を有す
るものである。
第１図(a)(b)はこの発明の一実施例による走査装置の概
要を示す平面図、第２図(a)(b)はこの発明の第２の実施
例による走査装置の概要を示す平面図、第３図(a)(b)は
この発明の第３の実施例による走査装置の概要を示す平
面図、第４図(a)(b)はこの発明の第４の実施例による走
査装置の概要を示す平面図、第５図(a)(b)はこの発明の
第５の実施例による走査装置の概要を示す平面図、第６
図は従来の走査方法の概要を示す平面図である。 Ａ……走査子、Ｂ１，Ｂ２，Ｂ３……変換素子群、Ｃ…
…記録または読出しを行う変換素子、Ｘ……主走査方
向、Ｙ……副走査方向、ｐ……１画素幅、Ｒ１，Ｒ２，
Ｒ３，Ｒ４……領域、Ｔ１，Ｔ２，Ｔ３，Ｔ４……時
刻。
要を示す平面図、第２図(a)(b)はこの発明の第２の実施
例による走査装置の概要を示す平面図、第３図(a)(b)は
この発明の第３の実施例による走査装置の概要を示す平
面図、第４図(a)(b)はこの発明の第４の実施例による走
査装置の概要を示す平面図、第５図(a)(b)はこの発明の
第５の実施例による走査装置の概要を示す平面図、第６
図は従来の走査方法の概要を示す平面図である。 Ａ……走査子、Ｂ１，Ｂ２，Ｂ３……変換素子群、Ｃ…
…記録または読出しを行う変換素子、Ｘ……主走査方
向、Ｙ……副走査方向、ｐ……１画素幅、Ｒ１，Ｒ２，
Ｒ３，Ｒ４……領域、Ｔ１，Ｔ２，Ｔ３，Ｔ４……時
刻。
Claims (1)
- 【請求項１】画素の記録または読み取りを行う変換素子
を副走査方向にＫ個（Ｋは１以上の整数）配列してなる
変換素子群がＭ列（Ｍは２以上の整数）設けられ、且つ
主走査方向にＭ画素分の幅を持つ領域が主走査方向にＮ
面（ＮはＭ以上の整数）連続して配列され、このＮ面の
中の任意のＭ面の領域内に前記変換素子群が１列ずつ振
り分けられて配置されているとともに、各領域内におけ
る変換素子群の主走査方向への配置位置が領域毎に異な
らせた走査子と、この走査子をＭ画素幅のピッチで主走
査方向に相対移動させる駆動機構手段とを有することを
特徴とする走査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62060640A JPH0648840B2 (ja) | 1987-03-16 | 1987-03-16 | 走査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62060640A JPH0648840B2 (ja) | 1987-03-16 | 1987-03-16 | 走査装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7141511A Division JP2863461B2 (ja) | 1995-06-08 | 1995-06-08 | 走査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63227171A JPS63227171A (ja) | 1988-09-21 |
| JPH0648840B2 true JPH0648840B2 (ja) | 1994-06-22 |
Family
ID=13148119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62060640A Expired - Lifetime JPH0648840B2 (ja) | 1987-03-16 | 1987-03-16 | 走査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0648840B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0731144U (ja) * | 1993-11-09 | 1995-06-13 | 光陽精機株式会社 | 空き缶選別器 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0468755A (ja) * | 1990-07-05 | 1992-03-04 | Fujitsu Ltd | 光ラインセンサの読取り方法 |
| US7005506B2 (en) | 1999-02-23 | 2006-02-28 | Neumueller Waldemar | Method for preparing an albumin isolate from a substance containing albumin |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59162055A (ja) * | 1983-03-04 | 1984-09-12 | Canon Inc | カラ−プリンタ |
| JPS61273071A (ja) * | 1985-05-28 | 1986-12-03 | Nec Corp | サ−マルプリンタの印字制御回路 |
-
1987
- 1987-03-16 JP JP62060640A patent/JPH0648840B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0731144U (ja) * | 1993-11-09 | 1995-06-13 | 光陽精機株式会社 | 空き缶選別器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63227171A (ja) | 1988-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4251822A (en) | Recording head | |
| US4336556A (en) | Solid-state image pick-up device | |
| GB1489433A (en) | Method for dot matrix recording | |
| US4204230A (en) | High resolution input scanner using a two dimensional detector array | |
| US4900130A (en) | Method of scanning | |
| GB1566826A (en) | Printing or other recording apparatus | |
| US5920063A (en) | Image sensing device, linear sensor for use in the image sensing device, and method of driving the linear sensor | |
| US4322733A (en) | Heat sensitive recording head drive device | |
| JPH0440059A (ja) | ラインイメージセンサー及びカラーラインイメージセンサー | |
| JPH0648840B2 (ja) | 走査装置 | |
| JPS6351101B2 (ja) | ||
| JP2863461B2 (ja) | 走査装置 | |
| JPH0652921B2 (ja) | 走査装置 | |
| JPH01238384A (ja) | 固体撮像装置 | |
| KR940020307A (ko) | 준고정헤드 영상신호 기록 및 재생장치 | |
| JPS59172888A (ja) | 固体撮像装置 | |
| JPS58116174A (ja) | 感熱記録装置 | |
| JPS6217431B2 (ja) | ||
| JPH0226173A (ja) | 画像読取装置 | |
| JPS588664A (ja) | マルチサイズ印刷装置 | |
| JPS5869165A (ja) | 情報読取記録装置 | |
| JPS6327913B2 (ja) | ||
| JPS5850857A (ja) | 情報読取記録装置 | |
| JPS596666A (ja) | 読取方式 | |
| JPH02248152A (ja) | 密着型イメージセンサ |