JPS5870624A - 自動選局装置 - Google Patents
自動選局装置Info
- Publication number
- JPS5870624A JPS5870624A JP16972981A JP16972981A JPS5870624A JP S5870624 A JPS5870624 A JP S5870624A JP 16972981 A JP16972981 A JP 16972981A JP 16972981 A JP16972981 A JP 16972981A JP S5870624 A JPS5870624 A JP S5870624A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- frequency
- intermediate frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003079 width control Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 9
- 230000003111 delayed effect Effects 0.000 description 5
- 101000927268 Hyas araneus Arasin 1 Proteins 0.000 description 2
- 235000003625 Acrocomia mexicana Nutrition 0.000 description 1
- 244000202285 Acrocomia mexicana Species 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 235000014347 soups Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/18—Automatic scanning over a band of frequencies
- H03J7/20—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element
- H03J7/28—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element using counters or frequency dividers
- H03J7/285—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＰＬＬシンｔサイザ万式等の自動選局装置に
係り、特に、自動選局の停止に関する。
係り、特に、自動選局の停止に関する。
一般に、ＡＭ受信ＩＮにおいては、アンテナの同調回路
及び中間周波数回路の迦択度から５０〜４３ＫＨｚ以内
の近接周板−は弁別することができず、ＦＭ受信機にお
い″′Ｃ％同様に帯域ミューティング回路の特性上１０
０〜１５ＱＫＨｚ以内の近接周波数は弁別することが困
難である。しかるに、自動選局を行なう場合は、ＡＭの
チャンネルセパＶ−Ｖｗンは９ＫＨｚないし１０ＫＨ２
ｉであり、サラに、ロングラスープ（Ｌｗ）帯域ではＩ
ＫＨｚｊＣ？フプの自動選局を要求される場合がある。
及び中間周波数回路の迦択度から５０〜４３ＫＨｚ以内
の近接周板−は弁別することができず、ＦＭ受信機にお
い″′Ｃ％同様に帯域ミューティング回路の特性上１０
０〜１５ＱＫＨｚ以内の近接周波数は弁別することが困
難である。しかるに、自動選局を行なう場合は、ＡＭの
チャンネルセパＶ−Ｖｗンは９ＫＨｚないし１０ＫＨ２
ｉであり、サラに、ロングラスープ（Ｌｗ）帯域ではＩ
ＫＨｚｊＣ？フプの自動選局を要求される場合がある。
又％ＦＭにおいても、ヨーロッパでｕ ２５ Ｋ Ｈｚ
’＆ＶｓＬ、、５０に１１’Ａのチャンネルセパソーシ
ーンが要求される。
’＆ＶｓＬ、、５０に１１’Ａのチャンネルセパソーシ
ーンが要求される。
従って、これらの要求を満たすためＫは、ＡＭあるいは
ＦＭの中間周波数を計数し、中間周波数が所定の値にな
ったことを示す信号を自動選局の停止信号として利用す
る方法が考えられる。しかしながら、中間周波数信号は
、ＦＭでは周波数変調されて訃１．ＡＭでは擾巾変調さ
れているため、計数時間が短いと計数誤差が大きくなっ
てしまう。
ＦＭの中間周波数を計数し、中間周波数が所定の値にな
ったことを示す信号を自動選局の停止信号として利用す
る方法が考えられる。しかしながら、中間周波数信号は
、ＦＭでは周波数変調されて訃１．ＡＭでは擾巾変調さ
れているため、計数時間が短いと計数誤差が大きくなっ
てしまう。
＠１図は、ＦＭ放送叡の場合（周波数偏移は１００％変
調で±７５ＫＨｚ ）の計数周期と計数誤差の闘係を示
すグツ７であり、例えば、１００Ｈ２で１００％変調さ
れている場合に計数誤差を１ＱＫＨｚ以内に収めるため
Ｋは、２周期以上計数しなくてはならないことを示して
いる。即ち、計数時間としては１／１ （ｌ ｏｘ２＝
２０ｍ％以上計数しなくてはならない。このために必要
な計数回路は、ＦＭの中間周波数が１０．７ＭＨｚであ
るから、２９ｍ５ｅｃでは、１０．７ＭＨ２Ｘ２ Ｑｍ
ｓ＝２゛１４Ｘ１０ 即ち、約１８ビツトの７リフプ
７０フプが必要となる。同様に、ＡＭにおいても中間周
波数が４５０ＫＨｚであるから、２Ｑｍｓｅｃでは４５
０ＫＨｚｘ２０ｍｓ＝９Ｘ１０ Ｄ’ｂ、約１′４ピ
ツＦの７リツプ７０ツブが必要となる。このように、中
間局計数を計数する方法は、必要とする素子数が多すぎ
て笑際に回路を構成するには好１しくない。
調で±７５ＫＨｚ ）の計数周期と計数誤差の闘係を示
すグツ７であり、例えば、１００Ｈ２で１００％変調さ
れている場合に計数誤差を１ＱＫＨｚ以内に収めるため
Ｋは、２周期以上計数しなくてはならないことを示して
いる。即ち、計数時間としては１／１ （ｌ ｏｘ２＝
２０ｍ％以上計数しなくてはならない。このために必要
な計数回路は、ＦＭの中間周波数が１０．７ＭＨｚであ
るから、２９ｍ５ｅｃでは、１０．７ＭＨ２Ｘ２ Ｑｍ
ｓ＝２゛１４Ｘ１０ 即ち、約１８ビツトの７リフプ
７０フプが必要となる。同様に、ＡＭにおいても中間周
波数が４５０ＫＨｚであるから、２Ｑｍｓｅｃでは４５
０ＫＨｚｘ２０ｍｓ＝９Ｘ１０ Ｄ’ｂ、約１′４ピ
ツＦの７リツプ７０ツブが必要となる。このように、中
間局計数を計数する方法は、必要とする素子数が多すぎ
て笑際に回路を構成するには好１しくない。
本発明は、斯る（Ｋ鑑み、計数することなく精度良く自
動選局を停止させる新規な自動選局装置を提供するもの
である。
動選局を停止させる新規な自動選局装置を提供するもの
である。
以下１本発明を一面を参照しながら説明する。
第２図は本発明の要部である中間周歌数検出回路の実施
例を示す回路図であり、（１）はデータ入力端子Ｄ１に
入力信号工Ｎ１として受信機の中間周波数信号工Ｆが印
加され、クロック入力端子ＯＬ１に入力信号ＩＮ２とし
て基準局ｆｆ数信号が印加されるディレイドタイプフリ
ッ１７０フ１（以下Ｄ−ＦＦと呼ぶ）ｉ３＋Ｆｉクロッ
ク入力端子ＣＬ２及びＣｕ２に印加されるクロックパル
スＯＬにて動作する２つのＤ−ＦＦ（３１及び（４）よ
り構成され。
例を示す回路図であり、（１）はデータ入力端子Ｄ１に
入力信号工Ｎ１として受信機の中間周波数信号工Ｆが印
加され、クロック入力端子ＯＬ１に入力信号ＩＮ２とし
て基準局ｆｆ数信号が印加されるディレイドタイプフリ
ッ１７０フ１（以下Ｄ−ＦＦと呼ぶ）ｉ３＋Ｆｉクロッ
ク入力端子ＣＬ２及びＣｕ２に印加されるクロックパル
スＯＬにて動作する２つのＤ−ＦＦ（３１及び（４）よ
り構成され。
Ｄ−ＦＦ（３）のデータ入力端子Ｄ２ＫＤ−ＦＦ（１）
のＱ１出力が入力されるシ７トレジヌタ、りはＤ −Ｆ
Ｆ（３）のＱセ出力及びＤ−ＦＦ（４１の′？Ｑ５出力
を人力するＮＡＮＤゲート（６）とバッフ１としてのイ
ンバータ（７）より構成され、Ｓ／、７トＶジスタ儲）
の内容が所定の状鴨になったことを検出する検出回路で
あり、零ｑ７８施例ではシフトレジスタ儲）の内容が「
１．０」となっている状態でインバータ（７）の出力Ｐ
がｒＨ」となる。インバータ（７）は一端が電源電圧ｖ
ＤＤＫＩＲ続されｆｔ−Ｐ ４−ａｐンネ／％／ＭＯ８
）フンジスタ（８）と一端が接地されたＮチャンネ／Ｌ
／ＭＯｓトランｙヌ＃（９）より構成されている。さら
にαＯは抵抗及びコンデンサよシ構成され、検出回路φ
１の出力Ｐを入力する積分回路、（１ｍ＞は積分回路の
出力Ｗ、圧Ｖを一端に人力し他端に基準電圧７丁を入力
する電圧比較器である。
のＱ１出力が入力されるシ７トレジヌタ、りはＤ −Ｆ
Ｆ（３）のＱセ出力及びＤ−ＦＦ（４１の′？Ｑ５出力
を人力するＮＡＮＤゲート（６）とバッフ１としてのイ
ンバータ（７）より構成され、Ｓ／、７トＶジスタ儲）
の内容が所定の状鴨になったことを検出する検出回路で
あり、零ｑ７８施例ではシフトレジスタ儲）の内容が「
１．０」となっている状態でインバータ（７）の出力Ｐ
がｒＨ」となる。インバータ（７）は一端が電源電圧ｖ
ＤＤＫＩＲ続されｆｔ−Ｐ ４−ａｐンネ／％／ＭＯ８
）フンジスタ（８）と一端が接地されたＮチャンネ／Ｌ
／ＭＯｓトランｙヌ＃（９）より構成されている。さら
にαＯは抵抗及びコンデンサよシ構成され、検出回路φ
１の出力Ｐを入力する積分回路、（１ｍ＞は積分回路の
出力Ｗ、圧Ｖを一端に人力し他端に基準電圧７丁を入力
する電圧比較器である。
ところで−第２図のＤ−ＦＦ（１）において、人力信号
工Ｎ１の７１１ｆｆ数ｆ １＋と出力Ｑ１の周波数ｆＱ
との関係は、入力倍号工Ｎ２の周波数をｆｏとすれば、
８５図のように、 ｆ ＱＩｆｉｆ ａ＝Ｎｘｆｃ （
Ｎ：整数）で０で、ｆＤ＝＝２邑立工ｆｏで最大周波数
ｆＱ／２となり、ｆｏの増加に伴−ｆＱが単調増加又は
単ｉｌＩ！ｉＩ減少する特性を有する。即ち、単調増加
部に注目すれば、＃Ｊｉ！を数ｆｐの周波数Ｎ×ｆｃか
らの隔りが出力周波数−とじて得られる。従って、基準
周波数（言号工Ｎ２ （ｆｃ ）として、ＡＭの正同調
時の中間局ｆｆ数値である４ ５０ＫＨｚのクロックパ
ルスを用いれば、第４図に示すように、前述した中間周
波回路の選択度から弁別できる４０ＫＨｚ程度以内の置
囲では、中間周波数と４５０ＫＨｚとの周ｆｆ数差、つ
ま夛、中間周波数信号工ＦＯ４５０ＫＨｚからの隔’Ｉ
ｆ）ｆＢ−７）ＥＤ−ＦＦ’ （１１の出力周波数ｆＱ
として得られる。首い換えｔＬｔｆ、Ｄ−ＦＦ（１）か
らＨ，中ｉａＮ４ｍ数信号ノ４５ＱＫＢｚからの隔りに
応じ九周期のパルヌ信号が第５Ｍ）〜（／１のタイミン
グチ々−トに示すように出力される。
工Ｎ１の７１１ｆｆ数ｆ １＋と出力Ｑ１の周波数ｆＱ
との関係は、入力倍号工Ｎ２の周波数をｆｏとすれば、
８５図のように、 ｆ ＱＩｆｉｆ ａ＝Ｎｘｆｃ （
Ｎ：整数）で０で、ｆＤ＝＝２邑立工ｆｏで最大周波数
ｆＱ／２となり、ｆｏの増加に伴−ｆＱが単調増加又は
単ｉｌＩ！ｉＩ減少する特性を有する。即ち、単調増加
部に注目すれば、＃Ｊｉ！を数ｆｐの周波数Ｎ×ｆｃか
らの隔りが出力周波数−とじて得られる。従って、基準
周波数（言号工Ｎ２ （ｆｃ ）として、ＡＭの正同調
時の中間局ｆｆ数値である４ ５０ＫＨｚのクロックパ
ルスを用いれば、第４図に示すように、前述した中間周
波回路の選択度から弁別できる４０ＫＨｚ程度以内の置
囲では、中間周波数と４５０ＫＨｚとの周ｆｆ数差、つ
ま夛、中間周波数信号工ＦＯ４５０ＫＨｚからの隔’Ｉ
ｆ）ｆＢ−７）ＥＤ−ＦＦ’ （１１の出力周波数ｆＱ
として得られる。首い換えｔＬｔｆ、Ｄ−ＦＦ（１）か
らＨ，中ｉａＮ４ｍ数信号ノ４５ＱＫＢｚからの隔りに
応じ九周期のパルヌ信号が第５Ｍ）〜（／１のタイミン
グチ々−トに示すように出力される。
次に、￥７トＶジスタｑ）及び検出回路りの動作を第６
図のタイミングチャートロ）〜（す）を参照しながら説
明する。
図のタイミングチャートロ）〜（す）を参照しながら説
明する。
Ｄ −Ｆ Ｆ （１）から出力Ｑ、ｔとして！６！ｌ’
）Ｋ示すような信号が出力されたとすると、シフトレジ
ヌタＱＩ中のＤ二ＦＦ（３）の出力Ｑ２は第６図ｅ９の
ように出力Ｑ１をクロックパルスＯＬに従って遅延させ
た信号となり、Ｄ −Ｆ Ｆ （４）の出力Ｑ３は第６
図に）のように出力ＱＬ１をクロックパルスＯＬの１周
期分だけ遅延させた信号となる。検出回路（りはらπ述
の如くシ７トレジヌタ（、！１の内容がｒｌ、ＯＪとな
ったとき出力を発生するので、出力ＰとしてはＩ！６図
（ホ）に示すように、出力Ｑ１と一同一同期でパルス巾
がクロックパルスＣＬの１周期分の巾を有する信号が出
力されることとなる。尚、第６図（へ）及び（イ）はＩ
Ｐ！６図幹）とは異なる周波数のＱ１出力を示し、第６
因（））及び（す）は各々の場合の検出回路（５１の出
力Ｐを示す。
）Ｋ示すような信号が出力されたとすると、シフトレジ
ヌタＱＩ中のＤ二ＦＦ（３）の出力Ｑ２は第６図ｅ９の
ように出力Ｑ１をクロックパルスＯＬに従って遅延させ
た信号となり、Ｄ −Ｆ Ｆ （４）の出力Ｑ３は第６
図に）のように出力ＱＬ１をクロックパルスＯＬの１周
期分だけ遅延させた信号となる。検出回路（りはらπ述
の如くシ７トレジヌタ（、！１の内容がｒｌ、ＯＪとな
ったとき出力を発生するので、出力ＰとしてはＩ！６図
（ホ）に示すように、出力Ｑ１と一同一同期でパルス巾
がクロックパルスＣＬの１周期分の巾を有する信号が出
力されることとなる。尚、第６図（へ）及び（イ）はＩ
Ｐ！６図幹）とは異なる周波数のＱ１出力を示し、第６
因（））及び（す）は各々の場合の検出回路（５１の出
力Ｐを示す。
このよう４Ｃ−Ｄ−ＦＦ（１）のＱ、１出力のパルス巾
は、シフトレジヌタ侶）及び検出回路りくより、クロッ
クパルスＣＬに応じた一定のパ／Ｉ／ヌ巾に制御される
。川ｌち、横出回ｗ！ｒ唖）からは中間周波数信号工Ｆ
の４５０ＫＨｚからの隔９に応じた周期を有し、且つ、
クロフクパ／ｌ／スＣ’ＬＫ応じた一定のパルレス巾を
有するパルス列が出力される。そして、これらの一定の
バＩレス巾を有するパルス列（第６図６１１． （ト）
、（す）参照）が積分回路ａＧで平滑されるので、出力
ｔＥＥｖとして中間局ｆＩ数信号工Ｆの４５ＱＫＨｚか
らの隔りに応じた！ＳＦ電圧が出力される。そして、こ
の電圧Ｖが電圧比較器■に入力され基準電圧ＶＴと比幀
される。
は、シフトレジヌタ侶）及び検出回路りくより、クロッ
クパルスＣＬに応じた一定のパ／Ｉ／ヌ巾に制御される
。川ｌち、横出回ｗ！ｒ唖）からは中間周波数信号工Ｆ
の４５０ＫＨｚからの隔９に応じた周期を有し、且つ、
クロフクパ／ｌ／スＣ’ＬＫ応じた一定のパルレス巾を
有するパルス列が出力される。そして、これらの一定の
バＩレス巾を有するパルス列（第６図６１１． （ト）
、（す）参照）が積分回路ａＧで平滑されるので、出力
ｔＥＥｖとして中間局ｆＩ数信号工Ｆの４５ＱＫＨｚか
らの隔りに応じた！ＳＦ電圧が出力される。そして、こ
の電圧Ｖが電圧比較器■に入力され基準電圧ＶＴと比幀
される。
ここで、検出回路＋５１の出力Ｐのパルス巾はクロック
パルスＯＬに基づいて決定されるので、クロノクバμス
ＣＬの周波数を変化させることにより、中間周波数信号
の４５ＱＫＨｚからの隔りに対応する出力電圧Ｖの大き
さを変化させることができる。
パルスＯＬに基づいて決定されるので、クロノクバμス
ＣＬの周波数を変化させることにより、中間周波数信号
の４５ＱＫＨｚからの隔りに対応する出力電圧Ｖの大き
さを変化させることができる。
第７図は、中間周波数信号の４５０ＫＨｚからの隔ＤＣ
ｆＤ−ｆｏ）と出力電圧■との関係を示す因であり、図
中ケ）、（イ）、咬）はクロックパルスＣＬが各々、５
０ＫＨｚ、Ｉ ＱＫＨｚ、２ＫＨｚの場合を示す。
ｆＤ−ｆｏ）と出力電圧■との関係を示す因であり、図
中ケ）、（イ）、咬）はクロックパルスＣＬが各々、５
０ＫＨｚ、Ｉ ＱＫＨｚ、２ＫＨｚの場合を示す。
そこで、クロックパルスＯＬが５０ＫＨｚの場合には、
基準電圧Ｖ？の値を０．１２ＶＤＤとすれば、Ｉ！！７
図に示すように中間周波数信号の４５０ＩＣＨｚからめ
隔りが約６ＫＨｚ以内であるとき電圧比較器ＱＤの出力
ＣＯがｒＬＪレベルになるので、この出力００により中
間周波数信号の４５０ＫＨ２からの隔りを判別すること
ができる。即ち受信局波数の正向ｌｌＩζからのずれを
判別することができる。基準電圧を０．０５ｖＤＤにす
れば第７図に示すように、ずれが２．５ＫＨｚ以内であ
るかどうかを判別できる。又、基準電圧を例えば０．１
２ＶＤＤＫ固定した場合は、クロックパルスＯＬの周波
数を変化させることＫより判別範囲を変化させることが
できる。即ち、５ＱＫＨｚでは６ＫＨ２以内、ＩＱ［Ｈ
ｚでは１．ＺＫＨｚ以内、２ＫＨｚでは２４０Ｈｚ以内
であるかどうかを判別できる。
基準電圧Ｖ？の値を０．１２ＶＤＤとすれば、Ｉ！！７
図に示すように中間周波数信号の４５０ＩＣＨｚからめ
隔りが約６ＫＨｚ以内であるとき電圧比較器ＱＤの出力
ＣＯがｒＬＪレベルになるので、この出力００により中
間周波数信号の４５０ＫＨ２からの隔りを判別すること
ができる。即ち受信局波数の正向ｌｌＩζからのずれを
判別することができる。基準電圧を０．０５ｖＤＤにす
れば第７図に示すように、ずれが２．５ＫＨｚ以内であ
るかどうかを判別できる。又、基準電圧を例えば０．１
２ＶＤＤＫ固定した場合は、クロックパルスＯＬの周波
数を変化させることＫより判別範囲を変化させることが
できる。即ち、５ＱＫＨｚでは６ＫＨ２以内、ＩＱ［Ｈ
ｚでは１．ＺＫＨｚ以内、２ＫＨｚでは２４０Ｈｚ以内
であるかどうかを判別できる。
以上のように第２図に承す中間Ｍｌｆｆ検出回絡で正調
咀からのずれを判別することができる。
咀からのずれを判別することができる。
次に、この中間局８検出回路を用いた本発明の自動選局
装置について説明する。
装置について説明する。
第８図は本発明による自動選局装置の実施例を示すブロ
ック図であり、（２）が前述した中間局Ｍ検出回路であ
る図中、ａ３は局邪発擾器α尋の出力を分周するプログ
ラマプルデイパイダ、（至）は１０グツマブμデイパイ
ダ０に分局比データを設定するためのアフブダウンカウ
ンタ、０８は発珈器Ｑ７）の出力を分周するり７アレン
ヌデイバイダ、Ｑ８ハリファレンスデイパイダα０の出
力とプログラマブルデイバイダ（至）の出力を入力する
位相比較器、ａ９はローパスフィルタ、父、（至）はリ
アアレンヌデイバイダＱ６の出力を入力し各種クロック
パルスを発生するタイミング発生回路としての分周回路
である。さらに、＠は自動、選局開始信号ＳＦを入力す
る。Ｔ−に７リフプ７０フデ、■はＴ７リフプ７０フプ
、のはＤ−ｙリフプ７０フプ例及び（至）とＡＮＤゲー
）（至）より構成され、Ｔフリップ７０フプ■の出カバ
／Ｉ／スＱテＯバＡ／ヌ巾ヲクロフクバルヌＯＬＤに応
じたパルス巾に＠御するバ／＆／ヌ巾制御回路、同。
ック図であり、（２）が前述した中間局Ｍ検出回路であ
る図中、ａ３は局邪発擾器α尋の出力を分周するプログ
ラマプルデイパイダ、（至）は１０グツマブμデイパイ
ダ０に分局比データを設定するためのアフブダウンカウ
ンタ、０８は発珈器Ｑ７）の出力を分周するり７アレン
ヌデイバイダ、Ｑ８ハリファレンスデイパイダα０の出
力とプログラマブルデイバイダ（至）の出力を入力する
位相比較器、ａ９はローパスフィルタ、父、（至）はリ
アアレンヌデイバイダＱ６の出力を入力し各種クロック
パルスを発生するタイミング発生回路としての分周回路
である。さらに、＠は自動、選局開始信号ＳＦを入力す
る。Ｔ−に７リフプ７０フデ、■はＴ７リフプ７０フプ
、のはＤ−ｙリフプ７０フプ例及び（至）とＡＮＤゲー
）（至）より構成され、Ｔフリップ７０フプ■の出カバ
／Ｉ／スＱテＯバＡ／ヌ巾ヲクロフクバルヌＯＬＤに応
じたパルス巾に＠御するバ／＆／ヌ巾制御回路、同。
（支）はＡｌｌＩＤゲート、ｇａはインバータである。
尚、信号Ｓ工Ｇは前述の中間周波回路の選択度又は帯域
ミューティング回路の特性に羞づ（信号であり。
ミューティング回路の特性に羞づ（信号であり。
ここでは、正同調点からのずれが約３０ＫＨｚ以内であ
る場合「Ｈ」レベルとなるとする。
る場合「Ｈ」レベルとなるとする。
次に、本実施例の動作を第９図ｋ）〜に）のタイミング
チャートを参照しながら説明する。但し、チ命ンネＡ／
ヌペースが９ＫＨｚ５ｔは１０ＫＨｚｏＡＭの自動選局
の場合とし、中間局ｆｆ検出回路＠へのクロフクパｌｖ
ヌＣＬの周波数は５ＱＫＨｚで基準ｔＥＥＶ ＴｔｊＯ
，０５Ｖ Ｄ Ｄ トする。
チャートを参照しながら説明する。但し、チ命ンネＡ／
ヌペースが９ＫＨｚ５ｔは１０ＫＨｚｏＡＭの自動選局
の場合とし、中間局ｆｆ検出回路＠へのクロフクパｌｖ
ヌＣＬの周波数は５ＱＫＨｚで基準ｔＥＥＶ ＴｔｊＯ
，０５Ｖ Ｄ Ｄ トする。
先ず、自動選局開始信号ＳＦが第９図ｋ）の如く発生す
ると、クロツクバｗｙ−ＣＬＪの立ち下がりでＪ−Ｋｙ
リフプ７０ツブ■の出力５ＦＱＦｉｒＬ」となり（！９
図（ホ））、Ｔ７リツデ７０ツブ■。
ると、クロツクバｗｙ−ＣＬＪの立ち下がりでＪ−Ｋｙ
リフプ７０ツブ■の出力５ＦＱＦｉｒＬ」となり（！９
図（ホ））、Ｔ７リツデ７０ツブ■。
タイミング発生回路としての分周回＆）（７）及び中間
周波検出回路韓中の−Ｄ７リツプ７０ツブ（１）＃ｉ
リセＩトが解除される。そして、Ｔ７リツププロツプ凶
にクロツクパルスＣＬＴが人力されると、出力パルスＱ
、Ｔのパルス巾をクロツクパルスＣＬＤＫより制御した
ＡＮＤゲート（至）からのパルス信号Ｇ１（第９図（ホ
））がＡＮＤゲー）（２７）を介してアラ１ダウンカウ
ンタ０５に人力され、チャンネルがＮからＮ＋ＩＫ史新
される。このため、中間周波数信号ＩＦの周波ａｆＤが
変化する。この時、正向藺もからのずれが３０ＫＨｚ以
内となり、信号Ｓ工Ｇが第９図（ト）のように立ち上が
ったとする。しかしながら、中間局ｆ１横出回路四の出
力ＣＯは第９図例のようにｒＨＪのままであるため、Ａ
ＮＤゲート（至）の出力Ｇ２もｒＪのままでＪ、−Ｋｙ
リフプ７０ツブ＠はリセットされない。
周波検出回路韓中の−Ｄ７リツプ７０ツブ（１）＃ｉ
リセＩトが解除される。そして、Ｔ７リツププロツプ凶
にクロツクパルスＣＬＴが人力されると、出力パルスＱ
、Ｔのパルス巾をクロツクパルスＣＬＤＫより制御した
ＡＮＤゲート（至）からのパルス信号Ｇ１（第９図（ホ
））がＡＮＤゲー）（２７）を介してアラ１ダウンカウ
ンタ０５に人力され、チャンネルがＮからＮ＋ＩＫ史新
される。このため、中間周波数信号ＩＦの周波ａｆＤが
変化する。この時、正向藺もからのずれが３０ＫＨｚ以
内となり、信号Ｓ工Ｇが第９図（ト）のように立ち上が
ったとする。しかしながら、中間局ｆ１横出回路四の出
力ＣＯは第９図例のようにｒＨＪのままであるため、Ａ
ＮＤゲート（至）の出力Ｇ２もｒＪのままでＪ、−Ｋｙ
リフプ７０ツブ＠はリセットされない。
従って、パルス信号Ｇ１の次の立ち上がりでチャンネ１
ｖはＮ＋１からＮ＋２に変化する。ところが出力Ｃｏは
未だｒＬＪのままであるため２．５ＫＨｚ以上の離調が
あると判定され、さらにパルス信号Ｇ１の立ち上がりで
チャンネルはだ＋２からＮ＋３に変化する。そして、チ
ャンネルの変化に伴なって中間周波数ｆＤが変化し、１
１！調が２．５ＫＨｚ以内となると出力Ｃｏが第９図（
ト）の如＜「Ｈ」から「Ｌ」へと反転するので、インバ
ータ（２）の出力もｒＬＪからｒＨＪへと反転し、ＡＮ
Ｄゲート（至）の出力Ｇ２はｒＨＪとなる。従って、ク
ロツクバＩＷ７−ＯＬＪの立ち下がりでＪ−に７リフプ
７ａツブｃ！１はリセットされ、その出力ＳＦＱ、は第
９因（へ）のようにｒＨＪとなる。このため、ＡＮＤゲ
ー）朝にエリアップダウンカウンタ（至）へのパルス信
号Ｇ１の印加が阻止されると共に、Ｔ７１Ｊツブフロッ
プ■、分周回路（１）及び中間周波検出回路叫中のＤ７
リツデ７０ツブ（１）はリセットされ、自動選局は停止
される。
ｖはＮ＋１からＮ＋２に変化する。ところが出力Ｃｏは
未だｒＬＪのままであるため２．５ＫＨｚ以上の離調が
あると判定され、さらにパルス信号Ｇ１の立ち上がりで
チャンネルはだ＋２からＮ＋３に変化する。そして、チ
ャンネルの変化に伴なって中間周波数ｆＤが変化し、１
１！調が２．５ＫＨｚ以内となると出力Ｃｏが第９図（
ト）の如＜「Ｈ」から「Ｌ」へと反転するので、インバ
ータ（２）の出力もｒＬＪからｒＨＪへと反転し、ＡＮ
Ｄゲート（至）の出力Ｇ２はｒＨＪとなる。従って、ク
ロツクバＩＷ７−ＯＬＪの立ち下がりでＪ−に７リフプ
７ａツブｃ！１はリセットされ、その出力ＳＦＱ、は第
９因（へ）のようにｒＨＪとなる。このため、ＡＮＤゲ
ー）朝にエリアップダウンカウンタ（至）へのパルス信
号Ｇ１の印加が阻止されると共に、Ｔ７１Ｊツブフロッ
プ■、分周回路（１）及び中間周波検出回路叫中のＤ７
リツデ７０ツブ（１）はリセットされ、自動選局は停止
される。
このように、離調周波数が２．５ Ｋ ＥＺ ｚ以内と
なったとき自動選局を停止するよつにしているので、チ
ャンネルステップが９ＫＨｚ又は１［３ＫＨ’Ｚの自動
選局の場合はａ１！な停止を行なうことができる。崗、
チャンネルステップがＩＫＨｚの場合は、中間周波検出
回路（２）に印加するりａフクパルスＣＬの周波数を変
化させたり、電圧比＃ｇ器ｆｉｌ）の基準電圧Ｖ！の値
を変えることによって１判定範囲を適切に選べばよい。
なったとき自動選局を停止するよつにしているので、チ
ャンネルステップが９ＫＨｚ又は１［３ＫＨ’Ｚの自動
選局の場合はａ１！な停止を行なうことができる。崗、
チャンネルステップがＩＫＨｚの場合は、中間周波検出
回路（２）に印加するりａフクパルスＣＬの周波数を変
化させたり、電圧比＃ｇ器ｆｉｌ）の基準電圧Ｖ！の値
を変えることによって１判定範囲を適切に選べばよい。
例えば離調周波数が約２００Ｈｚ以内となったとき自動
選局を停止するようにすればよい。
選局を停止するようにすればよい。
次に、ＦＭ放送の場合について述べる。
ＦＭの場合は、正同調点での中間周波数は１０゜７ＭＨ
ｚであるが、ＰＬＬ受信１１において１０．７ＭＨｚ（
２）クロフクパＩｖｙ−は得にくいので、中間周波検出
回路＠中のＤ７リツプ７０ツ７”（１）Ｏ基準局仮数ｆ
ｃとして１０．７ＭＨｚを用いるのは好ましくない。と
ころが−Ｄ７リツプ７０フ１（１）は前述したように周
波数ｆＤのｆｃの整数倍の周波数からの隔りを出力周波
数として発生するので、基準周波数としてＩＱ、７ＭＨ
ｚの整数分の１の周波数を用いても、中間周波数の１０
．７ＭＨｚからの隔たりに対応する電圧を積分回路αＧ
の出力として得ることができる０ そこで１例えば、帯域ミューティング回路で１００ＫＨ
ｚ程度の弁別が可能な場合には、中間局ｆ；！検出回路
四の人力信号工Ｎ１として中間周波信号工Ｆを、又、入
力信号工Ｎ２として１Ｑ［］ＫＨ２の一基準局ｔｌＩ数
信号を印加し、クロツクハｔｖ：ｘｃＬとして１ｇ（Ｂ
ｃｕｚのクロツクパルスを印加すれば、中間周波数の１
０．７ＭＨｚからの隔りｆｓと出力電圧Ｖとの関係は１
１１１０図に示すような特性が得られるため、電圧比較
器但の判定電圧ＶＴを０．１ｖＤＤとすれば、１５ＫＨ
２（Ｄ離調が判別できる。従って、チャンネルステップ
が２５ＫＨ２の場合でもａ賽に正向関係での自動選局の
停止ができる。
ｚであるが、ＰＬＬ受信１１において１０．７ＭＨｚ（
２）クロフクパＩｖｙ−は得にくいので、中間周波検出
回路＠中のＤ７リツプ７０ツ７”（１）Ｏ基準局仮数ｆ
ｃとして１０．７ＭＨｚを用いるのは好ましくない。と
ころが−Ｄ７リツプ７０フ１（１）は前述したように周
波数ｆＤのｆｃの整数倍の周波数からの隔りを出力周波
数として発生するので、基準周波数としてＩＱ、７ＭＨ
ｚの整数分の１の周波数を用いても、中間周波数の１０
．７ＭＨｚからの隔たりに対応する電圧を積分回路αＧ
の出力として得ることができる０ そこで１例えば、帯域ミューティング回路で１００ＫＨ
ｚ程度の弁別が可能な場合には、中間局ｆ；！検出回路
四の人力信号工Ｎ１として中間周波信号工Ｆを、又、入
力信号工Ｎ２として１Ｑ［］ＫＨ２の一基準局ｔｌＩ数
信号を印加し、クロツクハｔｖ：ｘｃＬとして１ｇ（Ｂ
ｃｕｚのクロツクパルスを印加すれば、中間周波数の１
０．７ＭＨｚからの隔りｆｓと出力電圧Ｖとの関係は１
１１１０図に示すような特性が得られるため、電圧比較
器但の判定電圧ＶＴを０．１ｖＤＤとすれば、１５ＫＨ
２（Ｄ離調が判別できる。従って、チャンネルステップ
が２５ＫＨ２の場合でもａ賽に正向関係での自動選局の
停止ができる。
又、中間周波数を１０７分周した信号を入力信−勢工Ｎ
１とし、ＩＱＱＫＨ２ｉの基準周波数信号を入力信号工
Ｎ２として印加し、りａフクバＡ／ヌＣＬとして２ＫＨ
２のクロツクパルスを印加すれば・中闇馬Ｉｌ数の１［
］、７ＭＢ！Ｚからの隔りｆｓと出力電圧Ｖとの関係は
第１１８！ｉｌｌに示すような特性が得られるため、電
圧比較器Ｉの判定電圧ＶＴを０．１ＶＤＤとすれば、２
０ＫＨｚの＃Ｉｍが判別できる。
１とし、ＩＱＱＫＨ２ｉの基準周波数信号を入力信号工
Ｎ２として印加し、りａフクバＡ／ヌＣＬとして２ＫＨ
２のクロツクパルスを印加すれば・中闇馬Ｉｌ数の１［
］、７ＭＢ！Ｚからの隔りｆｓと出力電圧Ｖとの関係は
第１１８！ｉｌｌに示すような特性が得られるため、電
圧比較器Ｉの判定電圧ＶＴを０．１ＶＤＤとすれば、２
０ＫＨｚの＃Ｉｍが判別できる。
この場合は、帯域ミニ−ティング回路としては約２００
ＫＨｚ以内を弁別できれば良い。
ＫＨｚ以内を弁別できれば良い。
ととろで、本実施例では、中間周波検出回路（２）の電
圧比較器ＯＤとして、第２図に示すような基準電圧ＶＴ
を一端に入力するコンパレータを用いた１こめ、Ｄ−ｙ
リフ１７０ツ１（１）の基準周波数ｆｃを、正向調曵で
の中間周波数、又は、その整数分の１の周波数１例えば
４５，０ＫＨｚ、１［ＩＱＫＨ２としたが、第１２図に
示すようなウィンドコンパレータを用いれば、限らずし
もこれらの周波数を選ぶ必要はない。即ち、例えば、基
準周波数ｆＣとして４２０ＫＨｚを用いれば、中間周数
数の４２０ＫＨｚからの隔りに応じて第１３図のように
ｔ圧■が得られるので、ウィンドコンパレータ１７Ｊ某
準［圧ｖＴ １ 及ヒＶＴ ２ヲ各々０．３５ＶＤ Ｄ
及び０．２５ＶＤＩＣ選べば、中間周波数の４５０Ｋ
ＨＺからの隔りを５ＫＨｚの精度で判別することができ
る。尚、第１２図のコンパレータ（至）及びＧ１１ｌの
出力よりずれの方向も確認できる。又、電圧比較器Ｉと
してインバータのスレツＶＮｌレド電圧を用いてもよい
。
圧比較器ＯＤとして、第２図に示すような基準電圧ＶＴ
を一端に入力するコンパレータを用いた１こめ、Ｄ−ｙ
リフ１７０ツ１（１）の基準周波数ｆｃを、正向調曵で
の中間周波数、又は、その整数分の１の周波数１例えば
４５，０ＫＨｚ、１［ＩＱＫＨ２としたが、第１２図に
示すようなウィンドコンパレータを用いれば、限らずし
もこれらの周波数を選ぶ必要はない。即ち、例えば、基
準周波数ｆＣとして４２０ＫＨｚを用いれば、中間周数
数の４２０ＫＨｚからの隔りに応じて第１３図のように
ｔ圧■が得られるので、ウィンドコンパレータ１７Ｊ某
準［圧ｖＴ １ 及ヒＶＴ ２ヲ各々０．３５ＶＤ Ｄ
及び０．２５ＶＤＩＣ選べば、中間周波数の４５０Ｋ
ＨＺからの隔りを５ＫＨｚの精度で判別することができ
る。尚、第１２図のコンパレータ（至）及びＧ１１ｌの
出力よりずれの方向も確認できる。又、電圧比較器Ｉと
してインバータのスレツＶＮｌレド電圧を用いてもよい
。
さらに、本実施例のＤ７１Ｊフプ７０フプ（１）の代わ
りＫ、入力信号の１４Ｍ数差を出カイぎ号として発生す
る一般的なリニア動作の混合回路と、混合回路の出力を
バｙヌ信号に変換する回路とを用いても同様の動作を行
なうことができる。
りＫ、入力信号の１４Ｍ数差を出カイぎ号として発生す
る一般的なリニア動作の混合回路と、混合回路の出力を
バｙヌ信号に変換する回路とを用いても同様の動作を行
なうことができる。
本発明による自動選局装置は、上述の如く、中間周数数
の正同調（からのずれを判別し、この判別結果に基づい
て自動選局を停止するようにしているので、極めて精度
良く自動選局の停止を行なうことができる。さらに、パ
ルス巾制御回路でのバＡ／ヌ巾及び電圧比較器の基準電
圧を変化させることにより、判別範囲を変化させること
ができるので、チャンネルｔバレーシ四ンが異なる仕向
地及び受信バンドにも広く適用することが可能である。
の正同調（からのずれを判別し、この判別結果に基づい
て自動選局を停止するようにしているので、極めて精度
良く自動選局の停止を行なうことができる。さらに、パ
ルス巾制御回路でのバＡ／ヌ巾及び電圧比較器の基準電
圧を変化させることにより、判別範囲を変化させること
ができるので、チャンネルｔバレーシ四ンが異なる仕向
地及び受信バンドにも広く適用することが可能である。
ＷＩｉ１図は計数周期と計数誤差を示す図、第２図は本
発明の要部である中間周波検出回路の実施例を示す肉、
第５図はディレイドタイプ７リツプ７０ツブの入力Ｍ８
ｆｉ数と出力周波数との関係を示す特性図、第４図はデ
ィレイドタイプ７リツプ７０ノブの人力信号の周波数差
と出力周数数との関係を示す図、第５図（イ）〜（ハ）
はディレイドタイプ７１Ｊツブ７０フプの人力信号と出
力信号との関係を示すタイミングチャート、第６図（イ
）〜（す）はシフ）Ｖシフタ及び横出回路の各部のθ形
を示すタイミングチャート、第７図はＡＭ中中間周数数
４５０ＫＨｚからの隔りと出力電圧Ｖとの関係を示す図
、第８図は本発明 による自動選局装置の実施例を示す
ブロック図、第９図（イ）〜（ホ）は第８図に示す実施
例の各部のθ形を示すタイミングチャー ト、第１０図
及び第１１図はＦＭ中間局ｍ数の１０．７ＭＨｚからの
隔りと出力電ＥＥＶとの関係を示す図、第１２図は電圧
比較器としてのウイイドコンノ（レータを示す回路図、
第１５図はＡＭＭ間周波数の−４２ＱＫＨｚからの隔り
と出力電圧■との関係を示す図である。 主な図番の説明 ＋１１３１（４）・・・・・・ディレイドタイプ７リフ
デ７０ツブ、（２）・・・・・・シフトレジヌタ、■・
・・・・・検出回路、（６）−・・・・・ＮＡＮＤゲー
ト、（７）・・・・・・イン／＜−タ、αＧ・・・・・
・積分回路、ｃｔｎ・・・・・・電圧比較器、（２）・
・・・・・中間周波検出回路、■・・・・・・プロクラ
マフ゛ルデイバイダ、α４・・・・・・局部発振器、（
至）・・・・・・アラ１ダウンカウンタ、（１１１９・
・・・・・リファレンスデイパイダ、αη・・・・・・
発振器、（ト）・・・・・・位＋ｔｏｔａｉ、α９・・
・・・・ローハヌフイ／Ｉ／４ｉ、ｃＩＩＪ・・・・・
・タイミング発生回路としての分局回路、■・・・・・
・Ｊ−Ｋ ７１Ｊフプ７０フｆ、１Ｚｉ５拳・・惨・・
Ｔ７リフプ７０ツブ、（ハ）（至）・・・・・・Ｄフリ
・１１７０ツブ、（ホ）例穿−−−−−Ａ Ｎ Ｄゲー
ト、四・・・争・−インバータ、（７）６υ・・・・・
・コンパレータ。 第２図 第四図 ｆｃｘＮ
ずｃｘ［Ｎ＋１）ｆＯ→ 第４図 ｆ５− 岬′〕 ■ −−一一一一一一一一一 藪 二 ２５ 巴 ５乙 ｔ ± Ｓご 土−■ ｆｓ ［ＫＨｚ］ 第１図 ｌｓ ［ＫＨｚＪ １脳 ４２０ ４５０ ４７０
５２０ １Ｆ＋〔ＫＨ１〕
発明の要部である中間周波検出回路の実施例を示す肉、
第５図はディレイドタイプ７リツプ７０ツブの入力Ｍ８
ｆｉ数と出力周波数との関係を示す特性図、第４図はデ
ィレイドタイプ７リツプ７０ノブの人力信号の周波数差
と出力周数数との関係を示す図、第５図（イ）〜（ハ）
はディレイドタイプ７１Ｊツブ７０フプの人力信号と出
力信号との関係を示すタイミングチャート、第６図（イ
）〜（す）はシフ）Ｖシフタ及び横出回路の各部のθ形
を示すタイミングチャート、第７図はＡＭ中中間周数数
４５０ＫＨｚからの隔りと出力電圧Ｖとの関係を示す図
、第８図は本発明 による自動選局装置の実施例を示す
ブロック図、第９図（イ）〜（ホ）は第８図に示す実施
例の各部のθ形を示すタイミングチャー ト、第１０図
及び第１１図はＦＭ中間局ｍ数の１０．７ＭＨｚからの
隔りと出力電ＥＥＶとの関係を示す図、第１２図は電圧
比較器としてのウイイドコンノ（レータを示す回路図、
第１５図はＡＭＭ間周波数の−４２ＱＫＨｚからの隔り
と出力電圧■との関係を示す図である。 主な図番の説明 ＋１１３１（４）・・・・・・ディレイドタイプ７リフ
デ７０ツブ、（２）・・・・・・シフトレジヌタ、■・
・・・・・検出回路、（６）−・・・・・ＮＡＮＤゲー
ト、（７）・・・・・・イン／＜−タ、αＧ・・・・・
・積分回路、ｃｔｎ・・・・・・電圧比較器、（２）・
・・・・・中間周波検出回路、■・・・・・・プロクラ
マフ゛ルデイバイダ、α４・・・・・・局部発振器、（
至）・・・・・・アラ１ダウンカウンタ、（１１１９・
・・・・・リファレンスデイパイダ、αη・・・・・・
発振器、（ト）・・・・・・位＋ｔｏｔａｉ、α９・・
・・・・ローハヌフイ／Ｉ／４ｉ、ｃＩＩＪ・・・・・
・タイミング発生回路としての分局回路、■・・・・・
・Ｊ−Ｋ ７１Ｊフプ７０フｆ、１Ｚｉ５拳・・惨・・
Ｔ７リフプ７０ツブ、（ハ）（至）・・・・・・Ｄフリ
・１１７０ツブ、（ホ）例穿−−−−−Ａ Ｎ Ｄゲー
ト、四・・・争・−インバータ、（７）６υ・・・・・
・コンパレータ。 第２図 第四図 ｆｃｘＮ
ずｃｘ［Ｎ＋１）ｆＯ→ 第４図 ｆ５− 岬′〕 ■ −−一一一一一一一一一 藪 二 ２５ 巴 ５乙 ｔ ± Ｓご 土−■ ｆｓ ［ＫＨｚ］ 第１図 ｌｓ ［ＫＨｚＪ １脳 ４２０ ４５０ ４７０
５２０ １Ｆ＋〔ＫＨ１〕
Claims (1)
- １）受信機の中間局仮数信号又は該中間周波数信号の分
周信号と基準周波数信号とを入力し両信号の周波数差に
応じた周期のパ〃ヌ信号を出力する混合回路と、該パ／
Ｉ／７Ｅ信号のパＡ／ス巾を一定圧するパルス巾制御回
路と、該パルヌ巾制御回絡に接続された積分回路と、該
積分回路の出力電圧を入力する電圧比較器とを有し、該
電圧比較器の出力に応じて自動選局を停止するようにし
たことを特徴とする自動選局装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16972981A JPS5870624A (ja) | 1981-10-22 | 1981-10-22 | 自動選局装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16972981A JPS5870624A (ja) | 1981-10-22 | 1981-10-22 | 自動選局装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5870624A true JPS5870624A (ja) | 1983-04-27 |
Family
ID=15891762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16972981A Pending JPS5870624A (ja) | 1981-10-22 | 1981-10-22 | 自動選局装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5870624A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61103310A (ja) * | 1984-10-24 | 1986-05-21 | アールシーエー トムソン ライセンシング コーポレイシヨン | スーパーヘテロダイン受信機の微同調装置 |
-
1981
- 1981-10-22 JP JP16972981A patent/JPS5870624A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61103310A (ja) * | 1984-10-24 | 1986-05-21 | アールシーエー トムソン ライセンシング コーポレイシヨン | スーパーヘテロダイン受信機の微同調装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10187069B2 (en) | Phase locked loop with lock/unlock detector | |
| US4903328A (en) | Automatic frequency sweeping method for controlling a frequency synthesizing type autotuner | |
| US4257018A (en) | Automatic tuning circuits for voltage controlled filters, by digital phase control | |
| US4344187A (en) | Radio receiver with system for maintaining optimum tuning | |
| GB2048002A (en) | Frequency control for pll receiver systems | |
| US4245351A (en) | AFT Arrangement for a phase locked loop tuning system | |
| US4380826A (en) | Control system for channel selection | |
| JPS5922406B2 (ja) | 同調装置 | |
| JPH0144049B2 (ja) | ||
| US5430891A (en) | Tuning detection circuit for a high-frequency receiver, and receiver including such detection circuit | |
| JPH0362048B2 (ja) | ||
| JPH0144048B2 (ja) | ||
| JPS5870623A (ja) | 自動選局装置 | |
| JPS5942760Y2 (ja) | シンセサイザ方式選局装置 | |
| EP0583847B1 (en) | Detection device and receiver for receiving high-frequency signals and comprising such a detection device | |
| US4172997A (en) | Digital tuner for a communication receiver, typically an AM receiver | |
| JP2557739B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPS5915321A (ja) | 自動選局装置 | |
| JPS6246337Y2 (ja) | ||
| JPH0211174B2 (ja) | ||
| JPS6218091B2 (ja) | ||
| JPS622726B2 (ja) | ||
| JPS5832344Y2 (ja) | 振幅変調放送波検知回路 | |
| JPS5813043B2 (ja) | 自動周波数同調補正回路 | |
| SU1698987A1 (ru) | Устройство автоматической подстройки частоты |