JPS5871660A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS5871660A JPS5871660A JP56169767A JP16976781A JPS5871660A JP S5871660 A JPS5871660 A JP S5871660A JP 56169767 A JP56169767 A JP 56169767A JP 16976781 A JP16976781 A JP 16976781A JP S5871660 A JPS5871660 A JP S5871660A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- film
- silicon film
- sio2
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は薄膜トランジスタの製造方法に係り、Ｉｆ＃に
高＠に一高歩留りを可能とする改良され友製造方法に関
する〇 従来技術においては絶縁基板に形成され次電億よにゲー
ト絶縁属、アモーファスシリコン属、およびパッジペー
ジ冒ン用ｆ１１ｆヒシリコ７１１４１１：槓）ｆｌシて
レジストをコーテングし、フォトリングラフイーにより
パターン形成を行なってい友。この場合ポジ麿レジスト
として一般的なｌ・ト８ジアゾスルホン鐵エステルａｔ
ｅ用した場合は最上層の酸化シリコン属と密層性が悪く
、エツチング液がレジスト属と線化シリコン属の間にし
み込み、パターン形成が困離である。一方、ネガｇｖシ
ストとして一般的なビスアジドｌｌ添加ゴム系を筐用し
た場合は密層性は良いが、剥離１根において人体に有害
なフェノール系有ａＳ剤による煮沸処場が必要であり、
安全衛生、公害上の問題お１び煮沸時の高温にするアモ
ーファスシリコン属の特性劣化の問題がある０また、倣
爾パメー／形成に１効なリフトオフ法のぼ用か固−であ
る口 重発明は最上層の酸化シリコン属の上に更に１００Ａ〜
ｇＯＯＡの７モ一７アスシリコン属ヲ積層し、レジスト
をコーテングすることによりｌ・ｉ＠ｇジアゾスルホン
績エステル頴のレジストにおいても密層性を良好とし、
剥ｌ１１ま友はり７トオフ床の歳月が容易で、解１１＆
の高い同ポジ型レジストの旋用を可能とするものである
〇 次に１本発明の実Ｊ１１ｆ１をＪ＠１図（−〜−１に基
づいてｌｌ！明する。まず、第１図（−の工うにガラス
基板ｌＪ：に真空蒸着伝お１びフォトエツチング技術に
１９Ｎ１−ＯＦ属（厚さ〜１００ＯＡ）のゲート電他畠
を形成し、その上にグ２ズマＯＶＤ床ＫＬすＳ轟Ｏ１の
ゲート１８縁膜（厚さ〜５ｏＯＯＡ）感、アモー７アス
シリコンＩＩ（厚さ〜５０Ｇ０Ａ）４．８五〇、のパッ
シベーション属（厚さ〜５ＧＧＯＡ）５、お１びアモー
ファスシリコン１１１４ （Ｊａｉｌ １００ＡＩ〜６
００Ａ）を−ｆ！置内で連続して積層形成する０アモー
７アスシリコン属の形成にお匹て／ｄ８１Ｈ４を原料ガ
スとし、Ｊｉ板ＩＩＫを約５ｏｏｃとすることによって
水素化された良質のアモーファスシリコンｌＩＩ膜が得
られる０つき゛に、嬉１図籠醋のＬうにポジ履しジスト
！スク（ムＺ−ｆａｌｓｅ Ｊ ） ７を形成し、ＯＦ
、ガスを−り几プラズマエッチ／グにＬり前工程で逼絖
彫成され友ｉ層を一括してバタン形成する・つぎに、第
１図１ｄｏ工うに別のポジｇｖシストマスク（ム２−目
１５０Ｊ ）８を形成し、ＯＦ、ガスに１す最上層の７
モー７アスシリコン膜をプラズマエツチングし、続いて
ＨＦ−ＩＪＨ，Ｆ系エツチング液にＩＤパッジページ冒
ノン用８１０＾エツチングする・このエツチング液はア
モーファスシリコンｔ−殆ト！ツチングしないので容易
にパシシベーシ冒ン用８１０．属のみをエツチングする
ことができる０りぎに、レジストマスク８をそのままと
してＡ４ ｔＸ９！Ｊｉ着（厚さ〜１００ＯＡＸ、、
リフ）オフｔｒ、ＫＬＤ１１ｉｌｌｌＪｋｌｌ（ＤＡ
うにソー−ＸｔｆＥｉｌＰ！び）”レイン１１ｍｌ０’
ｉ形成する。最後にムＬのソース、ドレイン電極をマス
クとして、ＯＦ４の１２ズマエツチングに１１最上層の
７モー７アスシリコン属を＃宍し、ＪＩｌｆｊＡｌ−の
１５に完成する０以上の工うに最上層に７モー７７スシ
リコン績を形成することにＡ１）ｌ−１−１ジアゾスル
ホン鐵エステル類の７オトレジス、）（ＡＺ−目１００
シリーズなど）が使用ＩＩＪ舵となり、微細パタンが形
成で１１−烏密度の薄層ト２／ジスタが高歩留ｐで貞達
町匝となる。
高＠に一高歩留りを可能とする改良され友製造方法に関
する〇 従来技術においては絶縁基板に形成され次電億よにゲー
ト絶縁属、アモーファスシリコン属、およびパッジペー
ジ冒ン用ｆ１１ｆヒシリコ７１１４１１：槓）ｆｌシて
レジストをコーテングし、フォトリングラフイーにより
パターン形成を行なってい友。この場合ポジ麿レジスト
として一般的なｌ・ト８ジアゾスルホン鐵エステルａｔ
ｅ用した場合は最上層の酸化シリコン属と密層性が悪く
、エツチング液がレジスト属と線化シリコン属の間にし
み込み、パターン形成が困離である。一方、ネガｇｖシ
ストとして一般的なビスアジドｌｌ添加ゴム系を筐用し
た場合は密層性は良いが、剥離１根において人体に有害
なフェノール系有ａＳ剤による煮沸処場が必要であり、
安全衛生、公害上の問題お１び煮沸時の高温にするアモ
ーファスシリコン属の特性劣化の問題がある０また、倣
爾パメー／形成に１効なリフトオフ法のぼ用か固−であ
る口 重発明は最上層の酸化シリコン属の上に更に１００Ａ〜
ｇＯＯＡの７モ一７アスシリコン属ヲ積層し、レジスト
をコーテングすることによりｌ・ｉ＠ｇジアゾスルホン
績エステル頴のレジストにおいても密層性を良好とし、
剥ｌ１１ま友はり７トオフ床の歳月が容易で、解１１＆
の高い同ポジ型レジストの旋用を可能とするものである
〇 次に１本発明の実Ｊ１１ｆ１をＪ＠１図（−〜−１に基
づいてｌｌ！明する。まず、第１図（−の工うにガラス
基板ｌＪ：に真空蒸着伝お１びフォトエツチング技術に
１９Ｎ１−ＯＦ属（厚さ〜１００ＯＡ）のゲート電他畠
を形成し、その上にグ２ズマＯＶＤ床ＫＬすＳ轟Ｏ１の
ゲート１８縁膜（厚さ〜５ｏＯＯＡ）感、アモー７アス
シリコンＩＩ（厚さ〜５０Ｇ０Ａ）４．８五〇、のパッ
シベーション属（厚さ〜５ＧＧＯＡ）５、お１びアモー
ファスシリコン１１１４ （Ｊａｉｌ １００ＡＩ〜６
００Ａ）を−ｆ！置内で連続して積層形成する０アモー
７アスシリコン属の形成にお匹て／ｄ８１Ｈ４を原料ガ
スとし、Ｊｉ板ＩＩＫを約５ｏｏｃとすることによって
水素化された良質のアモーファスシリコンｌＩＩ膜が得
られる０つき゛に、嬉１図籠醋のＬうにポジ履しジスト
！スク（ムＺ−ｆａｌｓｅ Ｊ ） ７を形成し、ＯＦ
、ガスを−り几プラズマエッチ／グにＬり前工程で逼絖
彫成され友ｉ層を一括してバタン形成する・つぎに、第
１図１ｄｏ工うに別のポジｇｖシストマスク（ム２−目
１５０Ｊ ）８を形成し、ＯＦ、ガスに１す最上層の７
モー７アスシリコン膜をプラズマエツチングし、続いて
ＨＦ−ＩＪＨ，Ｆ系エツチング液にＩＤパッジページ冒
ノン用８１０＾エツチングする・このエツチング液はア
モーファスシリコンｔ−殆ト！ツチングしないので容易
にパシシベーシ冒ン用８１０．属のみをエツチングする
ことができる０りぎに、レジストマスク８をそのままと
してＡ４ ｔＸ９！Ｊｉ着（厚さ〜１００ＯＡＸ、、
リフ）オフｔｒ、ＫＬＤ１１ｉｌｌｌＪｋｌｌ（ＤＡ
うにソー−ＸｔｆＥｉｌＰ！び）”レイン１１ｍｌ０’
ｉ形成する。最後にムＬのソース、ドレイン電極をマス
クとして、ＯＦ４の１２ズマエツチングに１１最上層の
７モー７アスシリコン属を＃宍し、ＪＩｌｆｊＡｌ−の
１５に完成する０以上の工うに最上層に７モー７７スシ
リコン績を形成することにＡ１）ｌ−１−１ジアゾスル
ホン鐵エステル類の７オトレジス、）（ＡＺ−目１００
シリーズなど）が使用ＩＩＪ舵となり、微細パタンが形
成で１１−烏密度の薄層ト２／ジスタが高歩留ｐで貞達
町匝となる。
第１ｗＪ（ａｊ〜−１は本発明の実施例を工程順に説明
する図である。ここで、ｌはガラス基板、２はゲート電
極、８は８ム０．のゲートＪ８ａｊｌＫ、会はアモーフ
ァスシリコン属、５は８五〇、０／（ッシヘーシーン属
、６はレジストの接着力強化のためのア七−７アスシリ
コンＩ１．７おＬび８はポジ鳳レジストマスク、９はソ
ース電ｆｉ、１０はドレイン電極である。 ２Ｆ 第 １ 凶
する図である。ここで、ｌはガラス基板、２はゲート電
極、８は８ム０．のゲートＪ８ａｊｌＫ、会はアモーフ
ァスシリコン属、５は８五〇、０／（ッシヘーシーン属
、６はレジストの接着力強化のためのア七−７アスシリ
コンＩ１．７おＬび８はポジ鳳レジストマスク、９はソ
ース電ｆｉ、１０はドレイン電極である。 ２Ｆ 第 １ 凶
Claims (1)
- 絶縁基板に形成され次ゲート電極上にゲート絶ａＭ４
、７モーフ了スシリコン属、およびパッジベージ曽ン用
酸化シリコン膜の８層を本記載の順序で積層してパター
ン形成を行なう薄膜トランジスタの製造方法において、
該酸化シリコン編のよに更にアモーファスシリコン属を
積層し、パターン形成を行なうことを特徴とし友薄膜ト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56169767A JPS5871660A (ja) | 1981-10-23 | 1981-10-23 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56169767A JPS5871660A (ja) | 1981-10-23 | 1981-10-23 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5871660A true JPS5871660A (ja) | 1983-04-28 |
| JPH0338735B2 JPH0338735B2 (ja) | 1991-06-11 |
Family
ID=15892471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56169767A Granted JPS5871660A (ja) | 1981-10-23 | 1981-10-23 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5871660A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63306668A (ja) * | 1987-06-09 | 1988-12-14 | Oki Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
-
1981
- 1981-10-23 JP JP56169767A patent/JPS5871660A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63306668A (ja) * | 1987-06-09 | 1988-12-14 | Oki Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0338735B2 (ja) | 1991-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW406311B (en) | Manufacturing method of thin-film transistor and liquid crystal display device using the same | |
| TW294831B (ja) | ||
| EP1045454A4 (en) | SOLAR CELL, PRODUCTION METHOD AND PHOTOLITHOGRAPHY MASK FOR MANUFACTURING THE SAME | |
| DE1614999B2 (de) | Verfahren zum herstellen einer maskierungsschicht aus dielektrischem material | |
| EP0746017A3 (en) | Method of forming connection hole | |
| JP2018037656A5 (ja) | ||
| JPS5871660A (ja) | 薄膜トランジスタの製造方法 | |
| TW201420812A (zh) | 刻蝕劑組合物、金屬圖案的形成方法和陣列基板的製法 | |
| CN102593006B (zh) | 一种减小金属与碳基材料的接触电阻的方法 | |
| CN109659276A (zh) | 显示面板及其制作方法 | |
| CN105470390A (zh) | 以胶带为基底构建大面积、柔性、可穿戴的有机纳米线场效应晶体管阵列的方法 | |
| CN104037163B (zh) | 利用复合介质导电膜实现SiC基片投影光刻标记的方法 | |
| JPS6022340A (ja) | 半導体装置の製造方法 | |
| JPH06236893A (ja) | Ｔｆｔ液晶表示装置の製造方法 | |
| SU1064352A1 (ru) | Способ изготовлени шаблона | |
| JPS60132323A (ja) | Ｘ線露光用マスクの製造方法 | |
| JPH02199842A (ja) | 薄膜電界効果型トランジスタ素子の製造方法 | |
| CN120568824B (zh) | 一种二维材料线接触异质结及其阵列式制备方法 | |
| JPH02232925A (ja) | アモルファスシリコンの選択エッチング方法 | |
| JPS57176767A (en) | Manufacture of semiconductor device | |
| JPS5815236A (ja) | 電子線感光レジストの塗布方法 | |
| JPS6390832A (ja) | パタ−ン形成方法 | |
| JPS55138078A (en) | Selective etching liquid for laminated metallic film | |
| JPS6469064A (en) | Manufacture of oxide superconducting wiring | |
| TW200823988A (en) | Etching process of metal layer of display panel |