JPS5871665A - 薄膜トランジスタ形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、広くは絶縁性、半導電性及び導電性の各材料
の薄膜層の選択的沈着及び・ンターン付けによって薄膜
トランジスタを形成する方法に関する。更に詳細には、
本発明はかかるトランジスタを形成する改良された方法
に関し、絶縁体、半導体及び金属の各薄膜層を連続的真
空の下で順々に沈着させるものである。本発明は薄膜ト
ランジスタ及びそのアレイの写真食刻式製作において特
に有用である。かかるトランジスタの製作において、半
導体−ケ゛−ト絶縁体及び半導体−ソース／ドレイン接
点の諸界面の単一ポンプダウン式形成により、これら臨
界的界面を湿式処理中に汚染にさらすことを最少限化す
るものである。

高い装置密度に対する要求の増大に伴い、写真食刻処理
が薄膜トランジスタを製作するだめの経済的手段として
益々広く用いられてきている。かかる方法は、液晶また
はエレクトロルミネセンス媒体を内蔵するもののような
高解像度の大面積ディスプレイのだめの高密度薄膜トラ
ンジスタドライパの製作において特に有利である。

従来の写真食刻法は、その特徴として、導電性及び絶縁
性の各材料の／？タター付けした層を選択的に形成する
ために湿式化学処理を用いている。

これらの湿式処理には、最初の基板準備のための化学研
摩エツチング、構造的またはパターン輪郭付け、レリー
フ構造形状を作るだめのエツチング、及びホトレジスト
処理が含まれる。

表面電界効果トランジスタの電気的性能及び安定性は、
半導体□絶縁体界面の品質及び半導体界面に対するソー
ス・ドレイン接点のオーミック特性によって殆んど定ま
る。これら両界面の品質は、各材料（すなわち、導電体
、絶縁体及び半導体）の表面を湿式処理にさらすことか
ら生ずる不純物汚染によって害される可能性がある。か
かる汚染は、界面状態の密度を増大させ、また伝導変調
を低下させる。化学溶液中にイオン種が含まれていると
、さもなければ予期可能であるしきい電圧が変化させら
れる。界面状態での電荷転移作用及び可動イオン種の電
界による移動が装置に作動的不安定性を生じさせる。接
触障壁に関連する不純物が電流を制限し及びトランジス
タ特性をクララブインク（ｃｒｏｗｄｉｎｇ　）　　さ
せることによって相互コンダクタンスを劣化させる。こ
れらの湿式処理から生ずる劣化により、パッチ間の非再
現性及び単一パッチ内の装置間不均一性のような装置特
性問題が生ずる。このような事柄から、高品質の影像分
解能の要求はトランジスタ特性間の高度の均−性及び使
用可能トランジスタの極めて高い収率を必要ならしめる
。

本発明は、薄膜トランジスタの構成１の臨界的表面を湿
式処理にさらすことから生ずる上記諸欠点を排除するた
めの方法を提供するものである。

概略説明すると、本発明は、薄膜トランジスタの形成中
における半導体層と絶縁体層との間、及び半導体層と導
電体層との間の界面の完全性を保持するだめの方法を提
供するものである。これは、絶縁体、半導体及び導電体
の各層を連続的真空の下で、すなわち単一の真空ポンプ
ダウン作動中に所望の順序で沈着させることによって達
成される。

この方法は、損傷（すなわち汚染または不純物）を受は
易い半導体を効果的に密封または格納するものであシ、
従って、その後の湿式処理工程が臨界的界面を汚染する
ことによってトランジスタの電気的特性に悪影響を及ぼ
すということがない。

更にまた、真空の下でのこれらの層の順次沈着は、空気
から生ずる汚染物によって劣化させられることのないよ
うに半導体界面を保護する。

特に有利な実施例においては、本発明は、薄膜トランジ
スタの半導体とダートとの間、及び半導体とソース及び
ドレインの各接点との間の臨界的界面を汚染にさらすこ
とを最少限化するものである。この方法の一例をあげる
と、ケ゛−ト電極、ケ゛−ト絶縁体、半導体、並びにソ
ース及びドレインの各接点のためにアルミニウム、二酸
化シリコン、セレン化カドミウム、及びクロム及びアル
ミニウムをそれぞれ用いるという製作順序である。この
製作順序における最初の工程は、例えば累加式写真食刻
輪郭付けによって基板の表面の一部分にアＡ／　ミー＝
　ラムのケゝ−ト電極を形成することである。

次に、半導体パッドの輪郭付けのだめに累加式ホトレノ
ストマスクを形成する。次に、単一の真空ポンプダウン
中に上記累加式マスク内の開口を通Ｕて二酸化シリコン
のダート絶縁体、セレン化カドミウム、及びクロム接点
の各層を順々に沈着させて臨界的な半導体−絶縁体界面
及び半導体−ソース及びドレイン接点を形成する。その
後に行なう上記ホトレノストマスクのリフトオフ除去中
に、上記クロム接点層は上記半導体・そラドを覆う保護
キャップとして働き、半導体とストリップ用溶液、すな
わち溶剤自体またはこれに含有されているイオン種との
間の有害な相互作用を防止する。

残りの２つの工程で薄膜トランジスタが完成するのであ
り、半導体の導電チャネルの上に載っているクロム層の
部分の除去、及びアルミニウムのソース及びドレインの
回路網の輪郭付けを行なう。

アルミニウムのソース及びドレインの各電極を累加式処
理によって形成し、これにより、半導体層の導電チャネ
ルの巾に対応してクロム層の諸部分を露出させる隙間に
よってソース及びドレインのそれぞれの電極が離隔させ
られている構造を提供する。最終の処理工程においては
、上記アルミニウムのソース・ドレイン回路網構造がサ
ブストラクテイブ（５ｕｂｓｔｒａｃｔｉｖｅ　）　　
マスクとして働き、該マスクを通じてクロムを乾式エツ
チング法によって薄膜トランジスタの導電チャネルから
選択的に除去する。

乾式エツチング法、例えばプラズマエツチングは、この
方法の特徴である高度のエツチング選択性及び「きれい
さ」があるので、この最終工程に好ましいものである。

他の方法として、薄膜トランジスタを製作するための手
順は、最初の絶縁性材料の層を沈着させてダート電極及
び該ダート電極が形成されている基板の全面を被覆する
工程を含む。基板及びケ゛−ト電極上の・母ターン付け
してない「全面的Ｊ絶縁体層を提供するこの工程を用い
ることは、多重トランジスタアレイにおけるソース及び
ダート電極タートクロスオーバ間の絶縁を増強するだめ
の手段として特に有利である。

上述の方法の変形例においては、臨界的装置諸層の単−
ｌンノダウン順次的沈着に先立って、半導体・やラドを
露出させるために用いるホトレジストマスクの開口の側
壁面を絶縁物、例えば二酸化シリコンの薄膜で被覆する
。この工程は、ホトレジストマスクの除去中に存在する
有機材料からトランジスタを完全に隔離することにより
、トランジスタの電子的活性領域の汚染を最少限化する
ものである。

以下、本発明の実施例を図面を参照して詳細に説明する
。

第１八図ないし第１Ｄ図は基板１ｏの面上にダート電極
１２を形成する手順を示すものである。

基板１０のだめの材料としては、ゲート電極１２のため
に選定した材料に比べて絶縁的であるという一般的制限
に添うものであれば、極めて多種の材料を用いることが
できる。基板１ｏのだめの材料の厳密な選定は、もちろ
ん、この薄膜トランジスタを用いる用途によって定めら
れる。例えば、液晶ディスプレイにおける素子のドライ
バとじて用いる場合には、基板１０は、液晶媒体を包蔵
するために一般に用いられる平らなガラス板の一方から
成る。他の用途においては、これに対する有効性に応じ
て、基板１０は、セラミック、半導体、グラスチック等
の諸材料のような他の絶縁性材料から成る。米国ニュー
ヨーク州コーニング市のコーニング・ガラス工場（Ｃｏ
ｒｎｉｎｇ　Ｇｌａｓｓ　　Ｗｏｒｋｓ　）からコー二
／グアθ左ｑ　ガラス（Ｃｏｒｎｉｎｇ　　７θタタＧ
ｌａｓｓ　）なる商標で市販されている硼珪酸バリウム
″・アルミニウム合成物を用いた場合に極めて満足すべ
き結果が得られた。

第１Ａ図ないし第１Ｄ図に示す累加またはリフトオフ法
はよく知られている。図示のように、この方法は、基板
１０の上面へのレノスト材料１４の被覆層の被着で開始
する。レジスト１４は、溶解度における放射線誘導変化
が生じてその後の水溶液での除去が可能となることを特
徴とする普通の光ビーム材料または電子ビーム材料から
成る。

適当する材料としては、米国マサチュセツツ州ニュート
ン市のシソプレイ社（５ｈｉｐｌｅｙ　Ｃｏｍｐａｎｙ
ｌｌｎｃ、）から市販のシソグレイのＡＺ　　／、３夕
０ＢまたはＡＺ　１３３０Ｊがある。゛レジスト１４を
、例えば回転式被覆によるというような任意の普通の仕
方で被着する。その後、周知の写真食刻法に従い、レジ
スト層１４を、露光、現像、及び選択的パターン領域の
除去の普通の諸工程によって処理して累加式マスクとす
る。

次の工程にお贋で、第１Ｃ図に示すように、へ〇〇〇オ
ングストロームのアルミニウム層を、真空蒸着、ス・Ｐ
ツタリング等により、上記のマスク・基板の面上に沈着
させる。このアルミニウム層は、上記のホトレジストマ
スク内の開口を通じて基板１０の面上に沈着させられて
デート電極１２を形成し、また、番号１６で示すように
レジスト層１４の残留部の頂部に沈着させられる。

次に、第１Ｄ図に示すダート構造とするために、レジス
ト１４の残留部及びその上に被着しているアルミニウム
層１６を、普通のリフトオフ除去法を用いて、すなわち
、この構造体をレジスト１４の溶解度に適合する溶剤に
さらすことによって除去する。

第１Ｄ図に示すデート構造を、第１Ａ図ないし第１Ｄ図
に示す累加工程によらないで累減工程によって作ること
もできることが解るであろう。

上記ダートの形成後、第７Ｅ図に示すように゛。

酸化アルミニウムまたは二酸化シリコンのプ１ランケッ
ト層をダート電極１２上及び基板ｌＯの露出面上に沈着
させる。この絶縁性層は１例えば適当な真空装置内での
蒸着またはスパッタリングによるというような任意の普
通の仕方で被着させることができる。前に述べたように
、基板の全活性面を被覆することは多重トランジスタア
レイに対して望ましい。実際面からは、基板の全面を完
全被覆することは好ましくない。すなわち、遠隔母線に
対する接点フィンガが一般に基板の周辺に配設されるか
らである。しかし、第コＡ図ないし第２Ｃ図について後
で説明するように、基板全体を絶縁物で被覆することは
必須的のものではない。このような層を用いる場合には
、約２．ｏｏｏＸないし約ｌ、θθθＡの厚さ範囲が好
ましい。

第１Ｆ図に示すように、レジストの第２のブランケット
層１１を絶縁体１８上に被着する。レジス）１４につい
ては、種々の溶剤可溶性材料をレジスト層１１に対して
選定することができ、該レジストを回転、噴霧、浸漬等
の周知の任意の方法によって被着する。標準の食刻法を
用い、第１Ｇ図の構造で示すような薄膜トランジスタに
対する所望の寸法の半導体・９ツドに対応するパターン
にレジスト層１１を露光して現像する。

上記ノリーン付けしたレジスト層１１を、絶縁体（Ｓｉ
ｎ２）　　層１８−半導体（ＣｄＳｅ）　　層１５．及
び導電体（Ｃｒ　）　　層１７を順々に沈着させるため
の累加式マスクとして用いる。これらの層を、単一のポ
ンプダウン作動の連続的真空の下で沈着させることが本
発明に対して極めて重要である。これは。

第１Ｇ図の構造体を任意の適当な真空室内に置き。

そして圧力を約ｊ；ｘ１０　　）−ルに減少させること
によって行なわれる。その後、集積回路製作技術の普通
の沈着法を用いて−５ｌｏ２１　ＣｄＳｅ及びＣｒの各
層を順々に沈着させる。ＳｉＯ□の沈着のための雰囲気
は！；ｘ１０　　の酸素分圧のものである。

第ｉＨ図を参照すれば解るように、前に被着した絶縁体
層１８よに薄い追加の絶縁体の層１８を先ず沈着させる
′ことにより、その後に沈着させられる半導体層１５の
ためのきれいな絶縁性界面が得られ、絶縁体１８上に累
加式マスクを形成する過程中に、または基板の取扱い若
しくは基板を空気にさらす最中に絶縁体１８の面上に汚
染物または不純物が付着することのないように絶縁体層
１８が隔離される。絶縁体層１３に対する約ｇｏｏｈの
厚さがこれらの目的のために適切であることが認められ
た。５ｉｎ２　の層の沈着に引き続いてＣｄＳｅの層を
約３００１の厚さに沈着させ、これに引き続いてＣｒの
層を約５ｏｏＡの厚さに沈着させる。

普通のリフトオフ除去法を用い、第１Ｈ図の被覆済み基
体をレジスト１１に対する適当な溶剤にさらすことによ
り、レジストの層１１及びその上に載っている全ての層
を除去する。かかる溶剤としては、アセトン及び他の市
販のストリッツ千がある。

本発明の他の実施例においては１層１５及び１７の沈着
に先立ってレジスト層１１の開口の側壁１９を絶縁物（
ＳｉＯ□）の薄膜でライニングすることにより、電子的
に活性な装置諸領域の汚染を最大限に防ぐことができる
。この追加工程（図示せず）により、この装置の臨界的
諸領域は、その後の処理において用いられる有機材料か
ら完全に隔離される。このような二酸化シリコンの保護
層は、別個の工程として沈着させることも、または層１
８の沈着と同時に沈着させることもできる。

リフトオフマスクを除去した後の構造は第１Ｉ図に示す
如くである。上記レジスト及びその上に載っている諸層
のリフトオフ除去中は、上記クロム層が保護キャップと
して働き、半導体・やラド１５の上面を溶剤中の処理汚
染物から隔離する。

第１に図について説明すると、完成した薄膜トランジス
タ構造は、クロム接点１　？’を介して半導体に電気的
に接続されたソース及びドレインの各電極２０を有す。

この構造を得るには、ソース及びドレインの各電極２０
を導通の累加処理によって形成して第１Ｊ図の構造とす
る。図示の例においては、ソース及びドレインの各電極
２０はアルミニウムであり、クロム接点層１７を露出さ
せるように／ＩＰターター、けされる。

最終工程においては、この薄膜トランジスタの導電チャ
ネルからクロムを選択的に乾式エツチングする際にソー
ス及びドレインの電極回路網を累減マスクとして用いる
。乾式エツチング法は、この方法の特徴であるきれいさ
及びこの方法によって与えられる高度の指向性があるの
で、上記の工程に対して好ましいものである。空気また
は酸素中で反応ガス例えばＣＣｔ４蒸気を用いる乾式エ
ツチングは、ここに示した実施例においてクロムを除去
する際に特に効果的であることが認められた。

ソース及びドレインの各接点２０のために選定される導
電性材料は、導電性接点層１７をエツチングするために
用いるプラズマに対して耐性がなければならない。他の
材料を用いることもできるが。

約／　、　０００オングストロームの所望の厚さに沈着
したアルミニウムは、上述したような反応ガス中でのゾ
？ズマエッチングに対して充分に耐性があることが認め
られた。ここに説明したもの以外に、ソース及びドレイ
ンの各電極２０のための他の材料を選定すること及びこ
の選定された材料に対する適当な雰囲気を選定すること
も可能である。

薄膜トランジスタを製作するための他の手順を第２Ａ図
ないし第２Ｃ図に示す。第２Ａ図は基板８０上に形成さ
れたダート電極８２を示すものである。この構造は第１
Ｄ図に示す構造に対応するものであり、第１Ａ図ないし
第１Ｄ図について説明した累加処理のような任意の適当
な沈着法によって作られる。

ダート電極８２の輪郭付は後、第ｊＡ図の構造体に被着
されるレジスト層３１の露光及び現像によって累加式マ
スクを形成する。第１Ａ図ないし第１に図について説明
した処理とは異なり、第１Ｅ図の層１８のような絶縁体
層の初期沈着はない。

その代りに、レジストを基板８０及びｆ−）電極３２の
露出面全体に直接に被覆する。その後、標準の食刻法を
用い、上記レジスト層の諸部分を選択的に除去してｆ−
）電極８２及び該ダート電極に隣接する基板８０の表面
の諸部分を露出させて累加式マスクを形成する。次の工
程において、絶縁体（Ｓｉ０２）　’＋　　半導体（Ｃ
ｄＳｅ）　　及び導電体（Ｃｒ）の諸層を、第１Ｈ図に
ついて説明したような手段により単一の真空ポンプダウ
ン作動中に上記マスク構造体上に沈着させる。その結果
得られた構造を第２Ｂ図に示す。この構造においては、
レジストマスクにおける選定されたツヤターンにより１
番号３３Ａで示す沈着済み絶縁体の部分はダート絶縁体
層を形成し、該層はダート電極８２の上面及び側面を被
覆する。

第１■図ないし第１に図について説明したものと同じ処
理工程で、リフトオフマスクを除去し。

ソース及びドレインの各電極８６を輪郭付けし、そして
ソース・ドレイン回路網を乾式エツチングとして用いて
クロム接点層をプラズマエッチングする。これらの工程
により、第２Ｃ図に示す薄膜トランジスタが作られる。

【図面の簡単な説明】

第１Ａ図ないし第１に図は１本発明の実施例に従って製
作される構造体の製作工程中の断面図であり、第１Ａ図
は基板にレジスト層を被着した状態を示し、第１Ｂ図は
レノスト層を露光及び現像してダートマスクを形成した
状態を示し、第１Ｃ図はダート導電体（Ａｔ）層を沈着
した状態を示し、第１Ｄ図はレジストを除去してグーＦ
を輪郭付けした状態を示し、第１Ｅ図は絶縁体（Ｓｉ　
０２　）層を沈着した状態を示し、第１Ｆ図はレジスト
層を被着した状態を示し、第１Ｇ図はレジストを露光及
び現像して累加マスクを形成した状態を示し、第１Ｈ図
は、単一ポンプダウン中で絶縁体（Ｓ　ｉ　Ｏ２）１３
、半導体（ＣｄＳｅ）　１５　、ソース／ドレイン（Ｃ
ｒ）　１７接点の各層を沈着した状態を示し、第７１図
はレジストを除去してその上の被覆層をり７トオンした
状態を示す、第１Ｊ図は累加処理によ多ソース／ドレイ
ン電極を形成した状態を示し。 第１に図はソース／ドレイン電極をマスクとして用イテ
ＣｄＳｅチャンネルからＣｒを乾式エツチングした状態
を示したものであシ、第２八図ないし第２Ｃ図は、他の
製作手順のうちの選択した段階における装置の断面図で
あって、第２Ａ図はｒ−）電極を輪郭付けした状態を示
し、第２８図は単一ポンプダウン中で累加マスクを通じ
て絶縁体（Ｓ　＋　０２　）−半導体（ＣｄＳｅ　）、
ソース／ドレイン（Ｃ「）接点の各層を沈着した状態を
示し、第２ｃ図はレジストを除去し、ソース／ドレイン
電極を形成し、Ｃｄ　ＳｅチャンネルからＣｒを乾式エ
ツチングした状態を示したものである。 １０．３０＠−・・一基板、 １１・・１１１Ｉ＋ルジストのブランケット層、１２．
３２−−−−−　ｆ−）電極。 １３・・・−＠Ｓ　＋　０２層。 １４．３１・−・・・レフフシ層、 １５・・・・＠ＣｄＳｅ層、 １６・φ・・−Ａｔ層。 １７・−・・＊　Ｃｒ層、 １７′・・・・・Ｃ「接点、 １８・・・・中絶縁体層、 ２０．３６・ｅ・・ｅソース及びドレイン電極。 ＦＩＧ、ＩＢ ｒｔｃ、　ｔ。 ＦＩＧ、２４ Ｆ／に、２Ｃ

Claims (1)

1. 【特許請求の範囲】 ／（ａ）基板の表面の一部分に導電性材料のデート電極
   を形成する工程と、 （ｂ）　　上記ケ゛−１電極及び上記電極が形成されて
   いる上記基板の表面の選択された残部を被覆する第１の
   絶縁体層を形成する工程と、（Ｃ）　　上記第１の絶縁
   体層上に上記第１の絶縁体層の諸部分を露出させる所定
   ・ぐターンの開口を有するマスキング層を形成する工程
   と、（ｄ）　　真空の下で、第一の絶縁体層、半導体層
   及び導電性接点層を上記マスキング層上及び上記第１の
   絶縁体層の露出部分上に順々に沈着させる工程と、 （ｅ）　　上記マスキング層並びに該層上に沈着された
   上記第一の絶縁体層、上記半導体層及び上記導電性接点
   層の諸部分を除去する工程と、（ｆ）　　上記半導体層
   に対するソース及びドレインの各接点を形成するために
   、上記導電性接点層の諸部分を露出させる所定パターン
   の開口を有する第３の導電体層を選択的に形成する工程
   と、 （ｇ）　　上記導電性接点層の露出部分を除去して上記
   半導体層を露出させる工程とを有する薄膜トランノスタ
   形成方法。 コ　上記工程（ｇ）が、導電性接点層の露出部分を乾式
   エツチングによって除去することから成る特許請求の範
   囲第１項記載の方法。 ３　上記乾式エツチングがプラズマエツチングから成る
   特許請求の範囲第コ項記載の方法。 グ　上記乾式エツチングがイオンビームミリングから成
   る特許請求の範囲第コ項記′載の方法。 タ　絶縁体、半導体及び導電性金属の各薄層を基板の表
   面部分に連続的真空の下で順々に選択的に沈着させる工
   程を有する薄膜トランジスタの活性領域形成方法。 ム　上記基板の表面部分をマスク内の所定・Ｐターンの
   開口によって露出させる特許請求の範囲第Ｓ項記載の方
   法。 ７　上記マスクが、基板上に沈着させられたホトレジス
   トマスキング層の諸部分を選択的に除去することによっ
   て形成されたホトレノストマスクから成っており、上記
   選択的除去によって上記基板の表面部分及び上記ホトレ
   ノストマスク内の開口の側壁面を露出させている特許請
   求の範囲第６項記載の方法。 ｇ　更に、絶縁体、半導体及び金属の各層を沈着させる
   工程に先立って絶縁材料の薄膜をホトレジストマスク内
   の開口の側壁面に沈着させる工程を含む特許請求の範囲
   第７項記載の方法。 ９　絶縁材料の薄膜をホトレジストマスク内の開口の側
   壁面に絶縁体の層の沈着と同時に沈着させる特許請求の
   範囲第７項記載の方法。 ／θ基板の表面部分が絶縁体層の表面部分から成ってお
   り、上記基板は上記絶縁体層の下に横たわる少なくとも
   １つの他の導電性層を含んでいる特許請求の範囲第５項
   、第６項、・・・・・・・・・または第９項記載の方法
   。 ／／（ａ）基板の表面の一部分に導電性金属のデート電
   極を形成する工程と、 （ｂ）　　上記基板の表面の選択された部分を被覆する
   マスキング層を形成する工程とを有し、上記マスキング
   層は上記ゲート電極及び上記電極に隣接する上記基板の
   表面の選択された部分を露出させる所定・そターンの開
   口を有し、更に、 （Ｃ）　　真空の下で、絶縁体層、半導体層及び導電性
   接点層を上記マスキング層上並びに上記ケ゛−ト電極及
   び上記基板の表面の露出部分上に順々に沈着させる工程
   と、 （ｄ）　　上記マスキング層並びにその上に沈着させら
   れた上記絶縁体層、半導体層及び導電性接点層の諸部分
   を除去する工程と、 （ｅ）　　上記半導体層に対するソース及びドレインの
   各接点を形成するために上記導電性接点層の諸部分を露
   出させる所定・ぐターンの開口を有する第３の導電体層
   を選択的に形成する工程と、 （ｆ）　　上記導電性接点層の露出部分を除去して上記
   半導体層□を露出させる工程とを有する薄膜トランジス
   タ形成方法。 ／２上記工程（ｆ）が、導電性接点層の露出部分を乾式
   エツチングによって除去することから成る特許請求の範
   囲第１／項記載の方法。 ／３．上記乾式エツチングがプラズマエツチングから成
   る特許請求の範囲第７２項記載の方法。 ／ｌＡ　　上記乾式エツチングがプラズマエツチングか
   ら成る特許請求の範囲第７２項記載の方法。