JPS5872221A - 負荷に対する電力制御を行うための動的自己確認安全回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 動作が安全でありかつ信頼性があることが証明されてい
る機械または電子機械的装置を用いた制御装置を設計し
かつ製作するための多くの方法が、長年にわたって開発
されてきている。この種の装置は、故障が発生した場合
に危険な状態となる装置の制御を行うために、長年にわ
たって用いられてきている。どの種の装置の一例として
は、総称的に炎保鏝システムと呼ばれているユニットの
監視の下で動作するバーナ制御システムがある。このバ
ーナ制御技術においては、一定の故障が起った時には、
燃料バーナへの燃料供給弁を閉成することが必須の要件
となっている。正しい動作を行うべき、要保護制御シス
テムが故障すると、炎がないのに燃料供給弁は開いたま
＼となり、かつ燃料燃焼チャンバ（室）には燃料が充填
されることとなる。するとこの燃料は不意に点火し、爆
発が起ることになる。既存の炎保護システムにおいては
、この種の故障は、炎のない状態をくシ返しシヱミレー
トしかつ次に、炎の存在をチェックする安全確認型の回
路を用いることによって監視することができる。この種
のシステムでは、くり返し充・放電するコンデンサ直列
回路を制御リレー中に保持し、次にこの制御リレーが燃
料弁を付勢する。この種の閉成ループ安全システムは長
年にわたって用いられており、かつ一般には極めて信頼
性があるものと考えられている。

近年、要保護制御システムを含む従来の電子機械及び電
子的制御システムは、状態応答制御回路の心臓部として
のマイクロプロセンサー又ハマイクロコンピュータを用
いたデジタル型の電子制御システムによって取って換わ
られている。マイクロコンピュータ及びマイクロプロセ
ッサを含むデジタル論理装置を用いることにより多くの
利点が生じ、それによってよシ複雑かつ燃料効率の良い
制御システムが開発されている。しかし、デジタル論理
装置及びマイクロコンピュータ又はマイクロプロセッサ
を用いることの欠点は、デジタル装置中の回路故障が生
じる時があり、かつこれにより制御システム全体の動作
が危険なモードになるということである。

コンピュータ型のマイクロプロセッサの動作を確証する
ための通常の技術は、プロセッサを二重に使用すること
である。この場合、一方のコンピュータ又はプロセッサ
は他方のプロセッサを、またその逆に他方のプロセッサ
で一方のプロセッサをチェックするようにプログラムさ
れている。このように冗長なことを行うことにより、機
能不備を検知しかつ二重に設けた要素の一方が故障した
場合に、正常なプロセッサ又はマイクロコンピュ　　　
９−タによ秒修正動作を行うことが出来る。マイクロコ
ンピュータ又はマイクロプロセッサを二重に用いること
は費用が極めて嵩みかつ安全動作制御システムを構成さ
せるためには、複雑な技術を必要とする。したがって、
要保護制御システムのような、安全制御システムを実際
に適用するには、信頼性がありかつあまり高価でないこ
とが必須のこととなっている。

本発明は、感知された状態に応答する単一のマイクロコ
ンピュータ又はマイクロプロセッサを用いて、臨界負荷
を制御するようにすることの重要性を認識してなされた
ものである。もしこの種のシステムを、炎保護又はバー
ナ制御技術に用いた場合には、状態感知部は炉又はボイ
ラ中のバーナとなり、かつマイクロコンピュータ又はマ
イクロプロセッサは事前の清掃、点火時期、パイロット
用炎が存在するかどうかのチェック、及び次にバーナ中
における主炎の発生をプログラム制御する。

マイクロコンピュータ又はマイクロプロセッサ中では、
これらのプログラム作成及び制御が容易に行われ、かつ
、点火器、パイロット弁及び燃料供給弁の正常な負荷リ
レーと直列なリレーからの出力スイッチ又は接点を有す
る、特殊な周期的に作動するシステムを付加することに
より、安全チェックが成される。

本発明の新規なシステムでは、ピンケール（Ｐｉｎｅｋ
ａ＠ｒ）の特許＄　３，５６９，７９３号中に開示され
ているのと同じタイプの周期的に応答する安全回路に結
合された巡回（又は周期）冗長チェッカ（ｃｙｃｌｉｃ
　ｒ＠ｄｕｎｄａｎｅｙｃｈ＠ｅｋ・ｒ）として知られ
る装置を用いている。周期的に作動する回路の出力によ
シ、（安全−臨界負荷接点と直列な）安全スイッチ手段
又は出力リレー接点をシステム全体が適正に機能してい
る場合だけ、閉成するようにすることが保証される。

制御システムのどこかに故障があると、周期信号検出回
路に供給されている周期信号は停止され、かつ次にその
回路の出カスインチ又はリレーを開放する。この回路の
開放によって安全−臨界負荷に対する直列回路が開いて
これらの負荷を消勢する。

ビンクールの特許で開示されたと同じタイプの周期信号
検出回路が既に知られた態様で用いられているが、この
巡回冗長チェッカを使用する場合におけるマイクロプロ
セッサ又はマイクロコンピュータと回路間のインターフ
ェイスは、既に知られたシステムにおいて設けられてい
るものとは明らかに異なっている。巡回冗長チェッカは
、フェアチャイルド・カメラ・アンド・インストルメン
ツ社によって製造されている９４０１巡回冗巡回冗長チ
ェッカ示されている。この巡回冗長チェッカは、通常は
この発明中のものとは完全に異なった回路チェック用技
術に応用されている。９４０１はコンピュータ又はマイ
クロプロセッサからのデータビット流を、蓄積装置に伝
送しながら受信を行う装置である。マイクロコンピュー
タから蓄積部へのデータビットの伝送において、巡回冗
長チェッカは特定の一連データに応答する独特な符号を
生じる。この符号は一連のデータに付きれて、かつ一連
のデータビットと共に蓄積される。データが蓄積手段か
らマイクロコンピュータ又はマイクロプロセッサに伝送
帰還される際の巡回冗長チェッカの正常な機能は、伝送
帰還された各ビットが、それらが蓄積部中に配置された
時に、その各ビットに付された同じ独特な符号をたしか
に有していることを確認することである。マイクロコン
ピュータ又はマイクロプロセッサへ帰還される蓄積メモ
リーの伝送中に、もしエラーがあると、巡回冗長チェッ
カがこのエラーに対し合図信号を発し、かつマイクロコ
ンピュータ又はマイクロプロセッサに帰還する蓄積情報
が誤りであることの確認がなされる。

本発明において、巡回冗長チェッカはこのようには用い
られていない。本発明においては、マイクロコンピュー
タ又はマイクロプロセッサ中の指令された組を成す指令
されたメモリ位置が、巡回冗長チェッカに送られる論理
ビットの順序（シーケンス）を構成するのに用いられて
いる。マイクロコンピュータ又はマイクロプロセッサ中
の代表的位置分布を選択することにより、論理ビットの
その出力順序（シーケンス）によって、マイクロコンピ
ュータに対する良好な動作指示を与えることができる。

論理ビットの順序には、巡回冗長チェッカの符号確認論
理に合致した、このビット順序に対する所定の符号が含
まれている。巡回冗長チェッカは論理ビットがマイクロ
コンピュータから出力される際に、その内容及び順序指
令を検査し、かつこの巡回冗長チェッカは、論理ピント
の順序及び内容が正しい場合に変化する出力を有してい
る。

巡回冗長チェッカ手段は、次にその巡回冗長チェッカの
出力を再度変化させるマイクロコンピュータからの信号
によって、再度プリセットされる。

従って、もしマイクロコンピュータが正しい順序の論理
ビットを規則的に出力し、かつそれと交互に、プリセッ
ト信号（その全てがマイクロコンピュータが正しく働い
ていることを示している。）を出力しているとすると、
その場合、巡回冗長チェッカは論理ビットの順序に応じ
てその出力を規則的に変え、かつ次に、プリセット信号
に応答して再度変化して元に戻るようになっている。こ
れによって巡回冗長チェッカ手段は連続的に発振する出
力を有し、実際にはその出力は約２０ヘルツの矩形波で
ある。この連続し九周期出力はビンクールの特許第３，
５６９，７９３号中で開示されたのと同じタイプの回路
に供給され、かつ安全スイッチ手段を閉成状態に保ち、
かつそれによって負荷制御スイッチ手段をマイクロプロ
セッサの制御の下に置くか又は出力負荷を制御できるよ
うにしている。

マイクロコンピュータ又ハマイクロプロセッサにより送
られるデータビットの内容及び順序にエラーがある場合
には、巡回冗長チェッカの出力は変化しない。周期出力
のこの停止により、安全スイッチ手段、即ちリレー接点
は開き、それによって臨界負荷に対する直列回路を開き
、かつ負荷を消勢させる。

本発明によれば、通常蓄積部へのまた蓄積部からのデー
タの伝送をチェックするのに用いられる巡回冗長チェッ
カは、マイクロコンピュータ又はマイクロプロセッサの
正しい動作を確認するチェック装置として用いられてい
る。巡回冗長チェッカ手段はマイクロコンピュータをチ
ェックする、しかしこのマイクロコンピュータは逆にこ
の巡回冗長チェッカ手段をチェックする。その両者が共
に故障する可能性は極めて少い。正しく識別すべきデー
タにエラーがある場合には、周期信号検知回路は一連の
リレー接点を開き、臨界負荷を消勢する。この構成によ
シ、構成簡単でかつ比較的安価な安全回路が開発され、
かつその回路は動的性質を有しかつ要保護バーナ制御シ
ステムのような制御システムにおけるマイクロコンピュ
ータ又はマイクロプロセッサを連続的にチェックするこ
とができる。

第１図の自己確認を行う動的安全回路手段は、１０で示
すマイクロコンピュータ又はマイクロブ筒セッサの回り
に全体的に設けられている。マイクロコンピュータ又は
マイクロプロセラＳ′す１ｏ中には、多数の従来型のマ
イクロコンピュータ用補助回路が設けられている。これ
らの補助回路は参照用に図示されている。マイクロコン
ピュータ１゜は、マイクロコンピュータ用のプログラム
メモリーのような補助回路１１を有している。このメモ
リーはさらに制御レジスタ（蓄積部）１２を有している
。中央処理論理ユニットは２ｏで示され、計算論理ユニ
ット２１を含んでいる。マイクロコンピュータ１ｏ用の
プログラムは、データ信号又は出力２３０発生の際に、
これらの要素が正しく動作することを必要とするように
設計されている。

この装置１ｏのこれらの種々の部分全てが、論理゛′ピ
ントの正しい流れ及び正しい符号を出力するのに有効に
機能している。との点は出力１７から２２によって象徴
的に示されており、その全てが、データ信号即ち出力２
３の正確性に影響を有している。この一連の論理ピント
は、状態応答回路手段１０の正常な動作によって、適正
に状態調整されている。この状態応答回路手段１ｏは、
特に開示されたマイクロプロセッサ又はマイクロコンピ
ュータを含む任意のタイプの状態応答回路であるが、又
は、別の回路の種々の部分を集めかっこの装置の正常な
動作に合わせて調整された必要な論理ビット流又は一連
の論理ビシトを供給する、別々の　　　　゛要素を組立
てたシステムであってもよい。この装置はさらに、その
プログラミングが出方機能部を切換える一連のカムを駆
動する電気クロック（時計）によって行われる、電子機
械型の従来の要保護型のユニットであってもよい。この
ような装置において、電気クロックは別の追加したドラ
ムスイッチを駆動して、２３のところで必要となる、第
１図に示した装置からの一連の論理ビットを生じる。こ
のようにして、状態応答回路手段１ｏを多くの方法で開
発することができるが、と＼では従来の設計になるマイ
クロコンピュータ又はマイクロプロセッサを本発明の好
ましい実施−として開示している。

マイクロコンピュータ又はマイクロプロセッサ１０には
、Ｖｌで示す電源から電力が供給される。

この電源Ｖｌは、本発明において後に切離すため、本図
中の別の電源から分離されている。マイクロコンピュー
タ１０は、２６で示す感知状態システムによって入力が
行われる。これは炎応答装置、増巾器、及び入力２５を
デジタル屋の入力信号に変換するために必要な装置を含
む、従来の構造を持った要保護装置であってもよい。デ
ジタル入力であれば、それは状態感知部２６からの信号
は“オン”又は“オフ”のいずれかである。状態感知部
２６は、要保護制御システムにおける場合のように、マ
イクロコンピュータ又はマイクロプロセッサ１０を制御
して、２７で示す負荷を極限制御する。負荷２７は一対
の端子３０及び３１によ　　　　′す、導線３３及び３
４の間において、３２で示す公知の交流線間電圧に接続
されている。別の端子３５が設けられ、それによって本
システムを導線３３及び３４によって交流線間電圧Ｋｍ
続して、適正な条件が存在する時に、負荷２Ｔを付勢す
ることができる。この適正な条件は以下で論じるととと
する。導線３３もまた典型的には印加される交流線間電
圧３２の共通線３６である。

マイクロコンピュータ又はマイクロプロセッサ１０はこ
の図には示していない多数の入出力口（又はボート・ｐ
ｏｒｔ）を有しているが、この技術はこの分野において
よく知られているということ及びそれを図示しないのは
単に便宜上のためだけであるという点を理解すべきであ
る。マイクロコンピュータ又はマイクロプロセッサ１０
用の他のいくつかの入出力口（又はボート）のみが示さ
れている。即ち、出力口４０及び出力口４１が示されて
おり、４０はクロンク出力口で８りかっ４１はプリセッ
ト出力口である。プリセット信号４１は必ずしもマイク
ロコンピュータ１０によって提供されるものでなく、そ
れは信号４１が供給されるユニットの自動的機能であり
得、この信号４１を受信するユニットは、もしそれがク
ロック信号４０を受信しなければ、一定時間、即ち２５
ミリセカンド（ξり秒）後に自身でリセットすることが
できる。プリセント信号４１をこの装置の他の適当な部
分によって供給することもできる。データ出力口４２は
、マイクロコンピュータ又はマイクロプロセッサ１０の
内部に生じる一連の論理ビット２３に接続される。出力
口４０．４１及び４２ハ、クロックパルス、プリセント
パルス、及ヒデータを、既に９４０１巡回冗長チェッカ
として示した、巡回冗長チェツカへ伝送する。この特定
の場合において、巡回冗長チェッカ手段４３は厳密にそ
の確認モードで用いられている、即ち、この巡回冗長チ
ェッカ手段４３は、マイクロプロセッサ１０によって出
力口４２のところに供給される、正しい符号で終了する
データを探す働きをしている。もしデータが正しくかつ
巡回冗長チェッカ手段４３によってその符号が正しいと
いうことが確認されると、出力口４４は、こ＼では“偽
エラー”又は単に“偽”として確認されるエラー無しを
示す論理レベルへシフト（移行）される。次に、巡回冗
長チェッカ手′段４３はマイクロコンピュータ又はマイ
クロプロセッサ１０のプリセット信号４１によってリセ
ットされる。これによって巡回冗長チェッカ手段４３の
出力口４４を、データエラー（正しい符号はまだ受信さ
れていないこと）を示す反対の論理レベル、“エラー真
”へ移行する。

この“偽”から“真”へのシフトにより、出力口４４が
シフトする。本システムは、口（ｐｏｒｔ）　４０から
口４２までのデータに対する時間制御、及び口４１から
巡回冗長チェッカ手段４３へのプリセット信号の印加が
、約２５ミリ秒の間隔で行われ、かつそれによって口４
４のところで２０ヘルツの矩形波出力を生じることがで
きるように設計されている。このシステムの各タイミン
グは、このシステムに通常印加される６０ヘルツよりか
なり低い周波数であってかつ完全無出力の下限よりはか
なり高い周波数を有する。矩形の出力信号を出すよう設
定されている。この装置のタイミングはマイクロコンピ
ュータ又はヤイクロプロセッサ１０の内部のクロック（
時計）Ｋよって制御されている。この種のクロックは通
常、水晶制御発振器及び計数機構から成り、かつクロッ
クはとくに図示しないマイクロコンピュータ又はマイク
ロプロセッサ１０の一部となっている。

巡回冗長チェッカ手段４３は４５のところで電圧ｖ富に
より付勢されることが理解されよう。電圧ｖｍは、マイ
クロコンピュータ又はマイクロプロセッサ１Ｇを付勢す
る電圧Ｖｌ　とは異なった電圧であって、電源の変更即
ちシフトによって両装置に影響を与えず、それＫよって
本ユニットに対して安全性を提供できるように、供給さ
れている。

出力口４４のところでの巡回冗長チェッカ手段４３の周
期出力は、導線５０によって５１で全体が示されている
周期信号検知回路に接続される。

この周期信号検知回路手段５１は、ピンケールの特許第
３　、５６９　、７９３号中で開示されたものと同じタ
イプでありかつζ〜では一般的機能についてのみ説明す
ることとする。導ｇＳＯ上の周期入力により、トランジ
スタ５２は５３のところの電源で周期的に動作する。こ
の周期的動作により対を成す別のトランジスタ５４及び
５５は交互に導通状態になる。一定の臨界周波数以上の
周波数を阻止して、それによってこの装置に線周波数５
０又６０ヘルツが加わらないようにするため、チョーク
５６が設けられている。トランジスタ５２．５４及び５
５用の電力は５３で示す従来の電源によって供給されて
おり、かつ電源５３から供給される電力は、一対のダイ
オード５９及び６３を介して、一対のコンデンサ６０及
び６１にく９返し供給される。トランジスタ５４及び５
５の動作によりコンデンサ６０は充電される。次に充電
が終了すると、充電電荷はコンデンサ６０からコンデン
サ６１に移送される。この電荷の移送により、この装置
中に故障が生じた場合にはコンデンサ６０からコンデン
サ６１へのエネルギの周期的移送におけるエネルギ流を
確実に停止できるようにしている。

コンデンサ６１はリレーコイル６２を付勢し、次にリレ
ーコイル６２は、本装置のための安全出力スイッチ手段
を形成する常開リレー接点６３を制御する。リレー６２
を継続的に付勢して接点６３の閉成状態を保つためには
、周期的入力が、巡回冗長チェッカ手段４３の出力口か
らの導線に存在しなければならない。

接点６３は端子３５に接続され、かつ次に導線６４によ
って別のリレー接点６５及び負荷に隣接した端子３１に
接続されていることが理解されよう。接点６３及び６５
は直列回路を形成しかつこの回路中で二つのスイッチ手
段が直列に接続されかつ負荷２Ｔへの電力を制御してい
る。周期信号検知回路手段５１の影響下においてスイッ
チ手段６３を開放することにより、負荷２Ｔは消勢され
る。これがこのシステムによって提供される安全機能で
ある。通常の負荷制御接点６５は、導線６７によりマイ
クロプロセッサ又はマイクロコンピュータ１０からの出
力口ＴＯへ接続されたリレーコイル６６で制御される。

マイクロコンピュータ又はマイクロプロセッサ１０がロ
ア０に付勢信号を出すと、リレー６６は付勢されスイッ
チ６５を閉じ、かつリレー６６及びその接点６５は全体
として７１で示す負荷制御スイッチ手段を形成している
。この負荷制御スイッチ手段７１は安全スイッチ手段を
形成する接点６３と直列になっており、かつマイクロプ
ロセッサ又はマイクロコンピュータ１０が出力口ＴＯを
付勢してリレーのコイル６６を付勢しても、この装置に
故障があれば何時でも負荷を確実に消勢するようにして
いる。

本システムが正しく機能することを保証するため、安全
スイッチ手段６３及び負荷制御スイッチ手段Ｔ１からの
一連の帰還手段が設けられている。　　　゛第一の帰還
手段は７２で示されており、この場合７２はオプト・ア
イソレータ（光−アイソレータ）のような電圧アイソレ
ータ手段である。典型的なオプト・アイソレータが第２
図に示されており、かつ以下で説明すると、電圧アイソ
レータ及び帰還手段７２は導線Ｔ３により線端子３５（
及びスイッチ手段６３）に接続されており、かつ導線Ｔ
４により、端子３５のところの電圧の有無に関する情報
をロア５に帰還させている。別の電圧アイソレータ手段
Ｔ６が、スイッチ手段６３と負荷制御スイッチ手段Ｔ１
の接点６５の接点７Ｔに接続されている、電圧帰還手段
Ｔ６からの帰還回路がマイクロプロセッサ１００入力口
８１に対し、導線８０によって接続形成式れている。最
後の帰還回路は、導線８３によって負荷２７の端子３１
に接続され、かつ別の導線８４によってマイクロコンピ
ュータ又はマイクロプロセッサ１０の口８５に接続され
た電圧帰還手段８２によって形成されている。この帰還
手段Ｔ６及び８２は一連のスイッチ手段６３及び６５の
出力状態を指示するようになっている。この電圧帰還手
段の働きは第１図のシステム全体の動作に関連して説明
を行うこととする。

典型的なオプト・アイソレータが第２図に図示され、か
つこれは電圧帰還手段７２．７６又は８２として有効で
ある。第２図に示したオプト・アイソレータは従来の設
計になるものである。典型的には、この第２図に示すオ
プト・アイソレータは９５及び９６間に印加される電位
により付勢され、かつ光９１を光応答トランジスタ９２
に向けて発光する発光ダイオード９０を含んでいる。ト
ランジスタ９２は、トランジスタ９２が導通状態になる
と、導線９３上の電圧を接地し、かつトランジスタ９２
が非導通となると、導線９３上の電圧を正電位９４に昇
圧することができる。このようになっているため、この
装置は端子９５及び９６間の電圧の有無を感知し、かつ
またこれらの端子を出力９３から電気的に隔離すること
もする。このオプト・アイソレータはスイッチ手段６３
及び６５からの情報を、マイクロプロセッサ又はマイク
ロコンピュータ１０のロア５．８１及び８５へ帰還する
便利な手段となっている。

第１図に示したチェック用安全回路手段は炎保護制御シ
ステムとし、かつその正常な動作モードにあるとすると
、この状態の下においては、状態感知手段２６はマイク
ロコンピュータ又はマイクロプロセッサ１０の口２５へ
信号を送り、かつ次にこのマイクロコンピュータ又はマ
イクロプロセッサはロア０のところに出力信号を生じ、
スイッチ手段７１を付勢することにより負荷２７への接
点６５を閉成するようになっている。マイクロコンピュ
ータ又はマイクロプロセッサ°１０は、プログラムメモ
リー１１、制御レジスタ１２、中央処理ユニット２０、
及び計算論理ユニット２１から供給されるデータ、即ち
、一連の論理ピントとして２３のところで一緒に彦って
口４２に到来し、それによって巡回冗長チェッカ手段４
３ヘデータとして供給されるデータビットとしてのデー
タを有している。クロック４０はデータの各ビットによ
り、この情報を伝達する働きをしている。データが巡回
冗長チェンカ手段４３へ供給されると、出力４４は“真
”となり、かつ巡回冗長チェッカ手段４３は、口４２か
ら供給されたデータの符号を計算処理する。データは一
連の１６ビツトのデータプラス←）１６ピツトの符号か
ら成っており、それが巡回冗長チェッカ手段４３へ供給
される。

もし、データと一緒に供給された符号が、巡回冗長チェ
ッカ手段４３中の符号確認論理によって検知された時、
それが正しい符号であると、出力、即ち口４４はエラー
無しく偽エラー）を示す論理レベルに移行する。この“
偽エラー”状態は約２５ミリ秒間保持され、その時にマ
イクロコンピュータ又はマイクロプロセッサ１０により
プリセット信号が出されかつ口４１のところに供給され
る。

口４１のところのプリセット信号は巡回冗長チェッカ手
段４３に供給され、かつそれが出力口４４を再び“真パ
とすることにより、巡回冗長チェッカ手段をリセットす
る。次にこれが約２０ヘルツの周５波数の矩形波を生じ
る。このくり返しサイクルは各２５ミリ秒ごとに連続す
る。システムが正しく動作している限り、周期信号は導
線５０に供給されて、周期信号検知手段５１を駆動する
。周期信号検出回路５１がこの種の入力を受けると、リ
レー６２はコンデンサ６０からコンデンサ６１へのエネ
ルギー移送により付勢状態を保ち、それによって接点即
ち安全スイッチ手段６３を閉成状態に保つ。これＫより
直列回路の端子３５から端子３１までが付勢状態に保た
れ、この場合負荷２７はこの電力を受けると共に、さら
に端子３０を介して導線３３に接続されている。好まし
い形態においては、スイッチ手段６３はスイッチ手段６
５の閉成の直前に閉じ、かつスイッチ手段６５の直後に
開放する。これによシ負荷スイッチ手段には必要時まで
電力供給がなされないため、安全性が増大する。

負荷２Ｔが付勢状態に保持されている限り、この周期は
連続させなければならないということが理解されよう。

もし巡回冗長チェッカ手段５１が故障するか、又はマイ
クロコンピュータ又はマイクロプロセッサ１０のどこか
が故障すると、周期信号検知回路手段５１を付勢状態に
保つために必要な一連の周期的データピントもまた駄目
になる。

この故障により、リレー６２は消勢されかつ接点、即ち
安全スイッチ手段６３は開放する。これによって負荷２
Ｔは消勢される。

各々の接点、即ちスイッチ手段６３及び６５の状態は、
オプト・アイソレータ７２．７６及び８２を介して帰還
路によって監視（モニタ）される。

これらの三つの帰還路はマイクロコンピュータ又はマイ
クロプロセッサ１０に、端子３５のところの線間電圧の
有無、安全スイッチ６３が閉成している時の接合点Ｔ７
のところの連続電圧の存在、及び接点６３及び６５が・
両方とも閉じている時の、端子３１のところでの線間電
圧の存在に関するデータを供給する。このようになって
いるため、マイクロプロセッサ又はマイクロコンピュー
タ１０の入力口７５，８１及び８５は負荷への電力供給
の状態及びその接点の状態に関する情報を常に帰還して
いる。これら帰還回路の使用により安全機能が追加され
ている。

この動的自己確認安全回路は、広範囲に応用することが
可能であって、と−に示したような特定の型式のマイク
ロコンピュータ又はマイクロプロ七ツサに限定されるも
のではない。９４０１巡回冗長チェッカの使用は例示で
あって、他の型のデータビット識別装置を用いることも
できる。３２ビツトの比較器に接続された並列出力を有
する（直・並列）３２ビツトシフトレジスタにより巡回
冗長チェッカ手段の働きをさせることができる。特定の
型の周期信号検知回路が例示として設けられているが、
その形態を変更することも可能である。

帰還技術の利用で、全体的にオプト・アイソレータを利
用するかどうかは、さらにオプション（自由選択）とし
ての設計である。このような訳であるから、出願人は、
本発明の範囲は付記する特許請求の範囲によってのみ限
定される、ということを望むものである。

【図面の簡単な説明】

第１図は完全な動的自己チェック可能な安全回路手段の
概略図、第２図はオプト・アイソレータ帰還装置を示し
た図である。 １０・・・・状態応答回路手段、２０・・・・中央処理
論理ユニット、２１・・・・計算論理ユニット、４０・
・・・クロック出力口、４１・・・・プリセット出力口
、４３・・・・巡回冗長チェッカ手段、５１・・・・周
期信号検知回路手段、６２・・・・リレーコイル、６３
・・・・安全スイッチ手段、Ｔ１・・・・負荷制御スイ
ッチ手段。 特許出願人　　ハネウェル・インコーボレーテッド復代
理人　山川政樹（はが１名） 第１頁の続き ０発　明　者　チャールス・ビー・ヤンシーアメリカ合
衆国５５４１９ミネソタ 州ミネアポリス・デュポン・ア ベニュ・サウス５７３５ １２１−

Claims (1)

【特許請求の範囲】
1. 正常な動作に基いて一連の論理ビットを発生させるため
   、くり返し動作する信号発生手段を有する状態応答回路
   手段；時間制御された出力信号を生じるクロック出力手
   段を有するクロック手段；プリセット信号を生じるプリ
   セット信号発生手段；上記論理ビットと上記時間制御さ
   れた出力信号と上記プリセット信号を受信するために、
   上記状態応答回路手段と上記クロック手段と上記プリセ
   ント信号発生手段とに接続され、上記状態応答回路手段
   の正常な動作に基いて調整された上記一連の論理ビット
   を適切に確認できる回路手段を有し、“　　更に上記一
   連の論理ビットとその後に上記プリセント信号を受信す
   る度毎にサイクル（周期的）動作をする出力信号を発生
   する出力手段を有する巡回冗長チェッカ手段；上記巡回
   冗長チェッカ出力手段の出力手段に接続した入力部を有
   すると共に出力として安全スイッチ手段とを有する周期
   信号検知回路；上記状態応答回路手段に接続し且つ該手
   段によって制御される負荷制御スイッチ手段；とから構
   成され、上記２つのスイ′ツチ手段は直列接続し且つ上
   記負荷を電源に接続することを特徴とする、負荷に対す
   る電力制御を行うための動的自己確認安全回路。