JPS63314097A - ディジタル電気通信交換装置用の同期化配列 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はディジタル電気通信交換装置用の同期化配列に
関する。

この発明は、交換網による２つの別々な伝送通路の切替
が発名両用通信を達成するのに必要なディジタル交換網
を使用する形のディジタル電気通信交換装置に特に利用
される。

安全交換網を供給するために、かかる交換網を２重にし
て同期化状態で作動するように配列される全く別な２つ
の機密平面（機密平面Ｏおよび機密平面１）を供給する
ことが知られている。多くの周辺装置は２重式変換網に
接続されて通常安全を保証されておらず（Ｔｊなわちそ
れらは２重化されていない）、唯一の交換網から同期化
された直列多重データ・ストリームを受信することを要
求する。この交換網による直列多重データ・ストリーム
の同期化に損失がある場合は、周辺装置は他の交換網か
ら自動的に同期化直列多重データ・ストリームを受信し
なければならないという即時要求が存在する。

この発明の配列は、同期化情報の発生、検出およびＶｆ
１認に関し、また現在使用されている直列多重データ・
ストリームに無効同期化情報が表示される場合に、同期
化された直列多重データ・ストリームを選択可能にする
ことに関する。

本発明により、２重式安全ディジタル交換網を含む形の
ディジタル電気通信交換装置用の同期化配列であって、
前記配列は前記安全ディジタル交換網の各ディジタル交
換網により直列多重データ・ストリーム内で送信する安
全同期化情報を供給する安全波形および同期化情報発生
装置を含み、同期化情報は相互に所定量だけ位相変位さ
れる第１および第２の独自に符号化された異なる同期化
パターンを有し、また前記配列は前記安全ディジタル交
換網と対応する複数個の周辺装置との間に接続される複
数個のインターフェース装置を含み、そのときに各イン
ターフェース装置は（２）第１および第２の符号化され
た同期化パターン、０位相変位の所定量、ならびに（ロ
）第１および第２同期化パターンが正しい順になってい
ること、を検査することにより各安全ディジタル交換網
から独自に前記同期化情報を検出・ｖｒｃ認するように
され、また１つの安全ディジタル交換網からの同期化情
報が無効である場合に、前記インターフェース装置はそ
の対応する周辺装置専用の他の安全ディジタル交換網か
らの同期化された直列多重データ・ストリームを選択す
るようにされる、ことを特徴とする同期化配列が提供さ
れる。

付図と共に読むべき模範的な実施例の下記説明から、本
発明は一段と容易に理解されるものと思う。

いま図面から、この発明はシステムｒＸＪとして知られ
るディジタル交換装置に利用されている。

システムｒＸＪのディジタル交換サブシステムの詳細は
、１９７９年９月発行のシステム・テクノロジー第３２
号の中のニー・ニス・フィリップ（Ａ、Ｓ、ＰＨＩＬＩ
Ｐ）の記事に開示されており、本発明が説明のための例
によって具体化されているのはこのシステム内である。

ライン・フレーム 第１図から、ライン・フレームのブロック概略図が示さ
れている。この配列の主な特徴は安全目的で２重化され
る交換ブロックすなわち交換網ＳＷＮである。見られる
通り、２つの別々な同一網が具備され、おのおのは受信
タイム・スイッチＲＸ、中央スペース・スイッチＣＷＳ
、および送信タイム・スイッチＴＸを含み、これらはす
べて相互に接続されている。これらの各ブロックは、そ
れぞれの汎用処理装ｆｉｉ１７ＧＰＵを呼び出す自らの
制ｗ／スイッチ・インターフェースＣ８Ｉを有している
。

交換網ＳＷＮの受信側ＲＸには４０．９６メガ・ビット
／秒の光ファイバ・インターフェースＯＦ（があり、ま
た見られる通りライン通信マルチプレクサＬＣＭが２重
化され、したがって安全にされているが、遠隔端子装置
ＲＴｔＪ、加入者ライン装置ｓＬＵ、およびディジタル
・ライン成端装置はなく、したがって安全にされていな
い。

交換網ＳＷＮの送信側ＴＸでは、いろいろな装置の配列
は受信側に似ている。交換網ＳＷＮのこの側には、周辺
加入者ライン装置ＳＬＵと組み合わされる周辺カード制
御器ＰＣＣが図示されている。同期化信号を検出・確認
するとともに１つの直列多重データ・ストリームのみか
らのかかる信号およびクロック信号を安全でない周辺装
置に分布するように配列されているのがＰＣＣである。

クロックおよび同期化信号源は、３重波形発生器ＷＦＧ
およびこれから説明する波形分布配列ＷＦＤ１ならびに
ＷＦＤＯである。

波形分布および構造物 構造物 第２図から、波形発生および分布配列は２重波形分布器
ＷＦＤＯおよびＷＦＤＩを駆動する３重波形発生器ＷＦ
Ｇ１、ＷＦＧ２ならびにＷＦＧ３を含む。各波形発生器
は下記を備えているｉｉ）数個の外部基準０８Ｃ１，０
８Ｃ２、および０８Ｃ３にロック・オンし得る発振器。

ｉｉ）　　ロックされた発振器用の適当な基準ＲＥ　Ｆ
を選択する選択機構。

１ｉｉ）　　セレクタ５ＥＬ１．５ＥＬ２および５ＥＬ
３の内の１つが他のセレクタと一致してどの発振器出力
が波形分布器を駆動するかを決定するときにそれらのセ
レクタの１つを選択するセレクタ。

各波形分布器は下記を含む： ｉ）セレクタ５ＥＬ１．５ＥＬ２および５ＥＬ３から受
信される３つのりロックを処理する多数決論理（図示さ
れていない）。

ｉｉ）使用された波形発生器により供給される以外のク
ロックを発生させる発生装置（図示されていない）。

波形発生器は、８ＫＩＩＺ波形および５００１１ｚ波形
を、他の所要周波数を発生させる波形分布器に供給する
。

窯遣 波形発生器および波形分布器の安全な作動を保証する下
記の特徴が具備されている。

隻１支ユ 波形発生器は、２つの外部基準源型式ＲＥＦ、すなわち
ホスト・サブシステムから得られる５００Ｈｚおよびデ
ィジタル・ライン成端サブシステムから得られる８にＨ
ｚの内の１つにロックすることができる。上記のどちら
も利用できない場合は、波形発生器は内部発振器を使用
する。

安全のため、最低２個の外部基準が利用できる。

位相固定発振器の安全 ２個の発振器が要求され、その内の１つは常時その出力
がスイッチおよび制御面に分布される。

この発振器は作業体と呼ばれる。他の発振器ｔよ予備と
呼ばれる。３個の波形発生器すなわち３個の発振器が使
用されることがあるが、その内の２個だけを選択するこ
とができる。信号障害原理は、第３の発振器が決して使
用されないことを示す。

セレクタの安全 各波形発生器に１個ずつ、３重セレクタが具備されてい
る。それらは、２個の発振器の内のどちらが作業体であ
りかつどちらが予備であるかを決定する。それらは、作
業体の発呆器が追従する外部基準（少しでもあれば）を
も決定する。予備発＠器は作業体発振器に続く。

水産 タイミング情報は、それを２．０４８メガビット／秒の
データ・ストリームに符号化することによって制御／ス
イッチまたはスイッチ／同辺境界に分布される。この情
報は、波形分布器を介して、周辺カード制御器（ＰＣＣ
）として知られる周辺装置の共通点で最終的に一致する
２重装置に送られる。

肌ｍ血 データおよび同１」化情報は、いろいろな多重データ・
ストリームから成る４０．９６メガヒツト／秒の直列ハ
イウェーによって制御／スイッチおよびスイッチ／周辺
境界に送られる。ハイウェーの受信端で、４０．９６Ｍ
Ｈｚ以下のどんな周波数Ｆも４０．９６）ＩＨｚクロッ
クの２進分割によって１７られる。しかし平面間の同期
化を達成するために、低周波同期パターンも送信される
。同期パターンは第１図のスイッチに対する制御インタ
ーフェース（ＣＩＳ）により発生され、２．０４８メガ
ビット／秒のデータを作る２つのビット・インターリー
ブ１．０２４メガビット／秒ストリームから成る。各１
．０２４メガビット／秒ストリームは下記の通りである
： ａ）　　１つのストリームは連続の１０１０１０１０１
０などから成る。これは２．０４８メガビット／秒の同
期データ用の多重ストリームを捜索するときに同期検出
器がロック・オンする簡単なバターを供給するとともに
、誤りの高速表示をも供給する。

ｂ）他のストリームは低周波同期化信号、例えばフレー
ム開始および多重フレーム同期を表わす各８ビツトの４
パターンを含み、これらはパターンＡ、パターンＢ１パ
ターン１、パターンＯである。

パターンＡは必ずパターン１によって先行され、かつ一
括して同期Ａと呼ばれる。パターンＢもパターン１によ
って先行され、かつ一括して同期Ｂと呼ばれる。同ｔｌ
ｌｌＡおよび同１ｖＪＢは６つのパターンＯによって分
離されている。

表１゜ 同期　ＡＺＺＺＺＺ７：　　　同期　ＢＺ７ＺＺＺＺ　
　　同期　Ａ１１１１１１１１００１１００Ｓ１　　１
１１１１１１１１１００１１Ｓ１　０００ＥＥＯＯＯパ
ターン１パターンＡ　パターン１パターンＢ　パターン
０パターン０のビットＥは必要ならば追加情報を伝える
送信ＴＸ方向に使用されるが、ＰＣＣはこれらのビット
を確認しない。同期Ａおよび同ｌＩＩ］Ｂの形式は、８
にＩＩＺならびに５００１１ｚの同期化パルスを送信す
るのに用いられる。ビットＳは表２に示される通り５０
０Ｈｚ同期信号を識別する２進化パターンである。

表　　２゜ Ｓ　　信号形式 ％式％（） 同！′ｌｌ１Ｂはシステムｌｔｐとして使用される。同
期Ａは同期Ｂに関して１／２フレームだけ位相変位され
たり斜めにされる。

かくて２．０４８メガビット／秒のビット・インターリ
ーブ・パターンは表３に示される形を取る。

一’　　　（）　　　　　　　　　　　　Ｉある同期化
パターンは、同期化をソースに戻すように内部ループさ
れている。これは特定のインターフェースのタイミング
が１点から制御されることを保証する。

周辺カード制御器 第３図から、本発明に関する周辺カード制御器ＰＣＣの
一部のブロック概略図が示されている。

図示されている３つの主ブロックは、同期検出および確
認（平面ｒＯＪ　）ＳＤＶＯ１同期検出および確認（平
面ｒｌＪ）ＳＤＶｌ、ならびに選択および分布同期およ
びクロック５ｏｓｃである。

ＰＣＣの入力は交換網の２重区域から取られる（第１図
参照）。平面ｒＯＪのデータ・ストリームからＤＡＴＡ
−ＣＯＮＴ−８ＹＮＣ−０および８に１ｌｚ−ＣＬＫＯ
が抽出され、また平面「１」からＤＡＴＡ−ＣＯＮＴ−
８ＹＮＣ−１および８にＩＩＺ−ＣＬＫｌが抽出される
。これらは２．０４８メガビット／秒の制御（ＣＯＮＴ
）および同期化（ＳＹＮＣ）フレーム構造直列多重スト
リームを表わす一方、ＤＡＴＡはビット・インターリー
ブされる４つの２．０１８メガビット／秒ストリームを
含む８．１９２メガビット／秒の直列多重ストリームを
表わすが、８に１ｌｚ（ＣＬＫＯ）（ＣＬＫｌ）は８に
Ｈｚクロック信号である。

これらの信号は適当な同期検出および確認ブロック５ｏ
ｖｏならびに５ＤＶ１にそれぞれ供給され、また周辺カ
ード制御器内部の他の機能と関連してデマルチブレクリ
°ＤＥＭＯおよびＤＥＭｌにもそれぞれ供給される。

２つの同期検および確認ブロックにおいて、クロック０
ＬＫＯならびにＣＬＫｌはフレーム同期パルスＦＳＰＯ
およびＦＳＰｌと共に、さらに低周波同期パルスＬＳＰ
ＯおよびＬＳＰＩと共に検出される。これらは、周辺カ
ード制御器およびそれと組み合わされる周辺装置に分布
されるようにいろいろな信号が直列多重データ・ストリ
ームの１つだけから選択される選択および分布同期なら
びにクロック・ブロック５ＤＳＧの入力である。

ある信号は局部クロックＬＣＬＫ、低周波信号しＦＳ、
クロックおよび同期Ｃ’ＬＫ／５ＹＮＣとして示される
。ＧＥはクロック・エラー信号を表わし、ＣＴＳは現時
点のスロット信号を表わす。

言うまでもなく、ＰＣＣのブロック５ＤＶＯ１ＳＤ■１
、および５ＤＳＧ　（第３図参照）はいろいろな標準形
のカウンタ、レジスタ、Ｄ形トグルならびに標準論理機
構を含む。制御アルゴリズム進行図（第４図ないし第１
９図、その一覧表は以下に示される）から見られる通り
、１６ビツトＡおよびＢパターン・レジスタに加えてフ
レーム、比較およびビット（３ＬＳＢ）部分を含む同期
カウンタが供給されている。ドロップ・アウト・カウン
タ（Ｄｌｏ）　、スリップ・カウンタ（デコード７〉も
、多クツ記憶装置（１−０−１ｎｏｔＯＫ）などと共に
供給されている。

同期Ａおよび同期Ｂ波形が単一の装置で発生されるなら
ば、１つの故障は位相問題を生じることがある。

リングを駆動するのに間違ったクロックが使用されるな
らば、同期Ａと同期Ｂとの間のギャップは正しい数のビ
ットを含まない。周辺カード制御器が同期化情報の位相
の完全さに自信を持つようにするため、各波形分布配列
ＷＦＤは３つのセレクタから３つの８にｌｌｚクロック
を受ける２つの独立した多数票決回路を備えている。１
つの多数票決回路は同ＩＱＡを発生させ、また他の多数
票決回路は同期Ｂを発生させる。同期Ａおよび同期８波
形は、独自に出力０／ＰＯ（平面／ＷＦＤについては０
／Ｐｉ）に挿入される。

したがって、ＷＦＤにより遂行される同期パターンまた
は周波数合成機能の発生時におけるどんな信号欠陥でも
、パターンをくずしたり変位させる。波形の受信は、そ
れが良好な波形であるかくずれた波形であるかを決定す
ることができる。波形は多重化および前条重化されて、
その完全さをそこなわれずにいろいろな速度で数個の分
布段を通過される。

周辺カード制御器ＰＣＣで、データは必ずしもクロック
および同期化と同じ面から取られない。

したがって２つの面は、８ＫＩＩＺ　Ｉ準がくずされて
それゆえその位相位置に問題がある場合、それが検出さ
れて拒絶されることを保証する定められた相対位相関係
内に保持されなければならない。

同１］へおよび同期Ｂ関係／検査が不良の場合、その同
期ストリーム全体が拒絶される。もし作業体発振器が不
良ならば、同期ストリームは周辺カードル＋１１１１１
１器ＰＣＣで交換される。

クロックおよび同期化 下記は、以下の図に定められる進行図表の説明である。

同期検出の外部ループ　　　　　第４図１−０−１　　
　　　　　　　　第５図１−０−１不良　　　　　　　
　第６図パターン　　　　　　　　　　　第７図パター
ン検査　　　　　　　　　第８図多重フレームＢ　　　
　　　　　第９図パターンＢ　　　　　　　　　　第１
０図パターンＯ第１１図 パターン１　　　　　　　　　　第１２図多重フレーム
Ａ　　　　　　　　第１３図パターンＡ　　　　　　　
　　　第１４閃絡りパターン１　　　　　　　　第１５
図欠陥　　　　　　　　　　　　　第１６図スリップ　
　　　　　　　　　第１７図時間７　　　　　　　　　
　　　第１８図クロック選択　　　　　　　　　第１９
図面期データ 波形分布装置からの２メガビット／秒の同期データは下
記の同期パターンを含んでいる：開明ストリーム識別パ
ターン このパターンは、同期ストリーム内のあらゆる奇数番目
のビットにおける交互するＯ／１パターンである。これ
は、同期検出器がスイッチからの８メガビット／秒デー
タでロック・オンする簡単な同期パターンを供給する。

同期パターンＡ このパターンは、ＴＸフレーム同期の位置を示す偶数番
目のビットにおけるフレームおよび多重フレーム基準で
ある。

同期パターン８ このパターンは、同期パターンＡを確認す゛る基準を与
える偶数番目のビットにおけるフレームおよび多重フレ
ーム基準マーカである。

同期パターン０ 同期パターンＡまたはＢと次のパターン１との間に生じ
る偶数番目のビットにおけるゼロのパターン。

同期パターン１ 同期パターンＡおよび同期パターンＢに先行する偶数番
目のビットにおける１のパターン。

同期検出 同期損またはパワー・オンの後で、ＰＣＣの同期検出機
能は２メガビット／秒の同期データ・ストリーム用のス
イッチからの８メガビット／秒データを捜索する。識別
パターンが発見されると、パターン△、パターンＢ１パ
ターン１およびパターンＯはそれらが正しい時間に生じ
るかどうかを検査しながら捜される。もしそれらが３つ
のフレームの間正しく継続するならば、ＰＣＣは同期し
ていると考えられ、８に＋１２のＯＫ倍信号絶えずトグ
ルし；もしそうでなければ、同期検出は８メガビット／
秒データで識別パターンの捜索に戻る。

いったん同期すると、識別パターンは同期損なしに任意
な１つのフレーム内に誤りのビットを含むことがある。

もし最後の良好なフレーム（すなわちパターンＡ、８．
１およびＯにビットの誤りがなくかつ正しく分離されて
いるフレーム）以来、パターンＡ、８．１またはＯに合
計４つの不良があるならば、同期が失われて８ＫＩＩＺ
信号は一定のレベルに保たれる。アルゴリズムは２つの
フレームの間「Ｂの捜索」に戻り、もし発見されなけれ
ば再び識別パターンを捜索する。５００１１ｚ同期を見
いだすために、同期検出はパターンＢにおける５００ｔ
（ｚビットの下降遷移を捜し、これを用いてそのカウン
タを同期させかつ５００Ｈｚを同期状態にセットする。

同期状態の間、パターンＡおよびパターンＢの５００Ｈ
２はカウンタからの５００１（ｚの予測される状態と比
較される。第１の故障後５００１１２の第２下降縁の前
に第２の故障が生じた場合は、これは５００１＋Ｚ同期
の損失を生じさせる。

同期状態になるときのみ、５００Ｈ７はｒ５００Ｈｚで
ＯＫ低信号の信号を供給する。同期状態のとき、１つの
同期検出器は交差結合のＮＡＮＤゲートをセットし、ま
た使の面の他の検出器はそれをクリアするので、雨検出
器が同じデータを見ているとき、出力は５００Ｈｚ方形
となる。２つのＯＫ低信号クロック選択機能で使用され
るように単一のＯＫ低信号多重化される。

ｐｃｃクロック選択 ＰＣＣは２つのクロック選択モード、すなわち主モード
と従モードを有している。従モードではクロック選択を
特定の方法で行わせる入力が使用されるが、主モードで
はＰＣＣ自体が選択するクロックを決定する。下記は主
モードの作動を説する。

ＰＣＣは、面０同期検出器および面１同期検出器によっ
て供給された情報を用いてクロック選択を達成する。ク
ロック選択の目的で、各同期検出器は次の３つの状態を
有する。

１）同期なし ２）８にＨｚ同期発見 ３）　　５００１１ｚ同ｌｊ１発児 「同期なしＪから始まって、検出器は３ＫＨｚ同期デー
タ用のスイッチ面からそれぞれの８メガビット／秒デー
タ入力を捜す。いったん検出器が「８にｌｌｚ同期発見
」に達すると、それはｒ５００ｆｉｚ同期発見」は試み
かつ達成するであろう。

２つの検出器は全く独立しているので、１つの検出器の
状態変化は他の検出器に影響を及ぼさない。

５００Ｈｚ同期の発見および損失は「８ＫＨｚ同期発見
」に影響を及ぼさないが、８ＫＨｚ同期が失われると５
００Ｈｚ同期も失われる。

８ＫＨｚ　　同期なし−）８ＫＨ２同期　　→　８に１
１２同期５００１１ｚ同期なし４−５００１１Ｚ同期な
し←５ｏｏ１１Ｚ同期状！！！１　　　　　　状態２　
　　　　　状態３各同期検出器はクロック選択の入力を
持つ。検出器が「状態１」にあるならば、この入力は定
常状態であり、すなわちハイまたはローに固定されてい
る。しかし「状態２」または「状態３」にあるならばこ
の入力は脈動する。パルス・パターンは１２５マイクロ
秒ごとに繰り返され、８個のパルスが予想される。これ
らのパルスの内の７個は「状態２」に達するとき生じ、
８番目のパルスのみは「状態３」に達するとき生じる。

面Ｏはハイ・パルスで面１はロー・パルスであるので、
セレクタは通常面Ｏからそして次に面１から交互に立上
り縁を見るであろう。

セレクタが同一の面から２つ以上の連続立上り縁を見る
ならば、それはその面からクロックを選択する。例えば
、面Ｏが「状態２」でありかっ血１がちょうど「状態３
」に達したならば、而Ｏは８番目のパルスを持たず、面
１はそれを有し、２つの連続縁は面１の入力に現われて
セレクタに面１のクロックを選択させる。而１が事実上
「状態２」に後退しかつ面Ｏが依然として「状態２」で
あるならば、セレクタは影響を受けないが、もし面１が
「状態１」に進むならば、面Ｏは２つの連続縁を供給し
、セレクタは面０からクロックを選択するように変わる
。

セレクタはその面が２つの連続縁を供給する場合のみ伯
の面に変わる。

第２０図は面およびクロック選択波形を示す。

第２１図は周辺カード制御器ＰＣＣクロック・セレクタ
の論理図を示す。２つの信号ＡおよびＢはＯＫ低信号表
わし、選択信号Ｃを形成するように論理回路によって処
理される。認められると思うが、使用される論理は標準
の論理であり、その機能は当業者によって容易に認めら
れる。

上記の説明は本発明の範囲を制限しようとするものでな
い。別の実施例が当業者によって想像される。例えば、
情報は上記と違った速度でかつ違った媒体を介して送信
することができ、各速度は既に説明された方法と同様な
方法で検出・検査することができる。

【図面の簡単な説明】

第１図は本発明による配列を含むディジタル加入省交換
装置のライン・フレームのブロック概略図、第２図は本
発明による波形発生および分布配列のブロック概略図、
第３図は本発明による周辺カード制御器またはインター
フェース装置の一部のブロック概略図、第４図ないし第
１９図は本発明による周辺カード制御器の作動に関する
制御アルゴリズムの進行図表、第２０図は面およびクロ
ック選択波形の図、第２１図は本発明による同期化され
た直列データ多重ストリームを選択する装置を使用可能
にする配列の論理図を示す。 主な符号の説明： ５ＷＮ−交換網：ＲＸ−受信タイム・スイッチ；ＣＷＳ
−中央スペース・スイッチ； ＴＸ−送信タイム・スイッチ；

Claims (7)

【特許請求の範囲】
1. （１）２重式安全ディジタル交換網を含む形のディジタ
   ル電気通信交換装置用の同期化配列であつて、前記配列
   は前記安全ディジタル交換網の各ディジタル交換網上の
   直列多重データ・ストリーム内で送信する安全同期化情
   報を供給する安全波形および同期化情報発生装置を含み
   、同期化情報は相互に所定量だけ位相変位される第１お
   よび第２の独自に符号化された異なる同期化パターンを
   有し、また前記配列は前記安全ディジタル交換網と対応
   する複数個の周辺装置との間に接続される複数個のイン
   ターフェース装置を含み、そのときに各インターフェー
   ス装置は（ａ）第１および第２の符号化された同期化パ
   ターン、（ｂ）位相変位の所定量、ならびに（ｃ）第１
   および第２同期化パターンが正しい順になっていること
   を検査することにより各安全ディジタル交換網から独自
   に前記同期化情報を検出・確認するようにされ、また１
   つの安全ディジタル交換網からの同期化情報が無効であ
   る場合に、前記インターフェース装置はその対応する周
   辺装置専用の他の安全ディジタル交換網からの同期化さ
   れた直列多重データ・ストリームを選択するようにされ
   る、ことを特徴とする同期化配列。
2. （２）第１同期化パターンは偶数番目のビットにフレー
   ムおよび多重フレーム基準を与えて伝送フレーム同期化
   の位置を表示する、ことを特徴とする請求項１記載によ
   る同期化配列。
3. （３）第２同期化パターンは偶数番目のビットにあるフ
   レームおよび多重フレーム基準マーカであり、それによ
   つて第１パターンが確認される基準を与える、ことを特
   徴とする請求項１記載による同期化配列。
4. （４）第１同期化パターンは第１および第２多数票決回
   路によつてそれぞれ発生される、ことを特徴とする請求
   項２および３記載による同期化配列。
5. （５）第１および第２同期化パターンは偶数番目のビッ
   トにおける１のパターンによつて先行されている、こと
   を特徴とする請求項４記載による同期化配列。
6. （６）偶数番目のビットにおける０のパターンは第１ま
   たは第２同期化パターンと１の後続パターンとの間に生
   じる、ことを特徴とする請求項５記載による同期化配列
   。
7. （７）請求項１ないし６のどれでも１つの項記載による
   同期化配列を含むことを特徴とするディジタル電気通信
   交換装置。