JPS6239963A - サ−マルヘツド - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は感熱記録方式におけるダイレクトドライブ方
式のサーマルヘッドに関し、濃度制御、階調記録を簡易
な構成で高速化及び高解像度化できるサーマルヘッドに
関するものである。

［従来の技術］ 感熱記録方式は、簡便であるため、近来広く使用されて
いる。この方式は、基板上に形成された発熱抵抗体に選
択的に通’、ｔｔ　Ｌ、記録紙を発色させるものである
が、各種の駆動方法が知られている。

このうぢ特開昭５９−１３３０８１　号公報に示される
従来のダイレクトドライブ方式によるサーマルヘッドが
あり、これを第５図に回路ブロック図として示す。これ
は線状に配列された発熱素子に、それぞれスイッチング
素子を接続し、サーマルヘッド内に一体化して搭載した
ものであり、１ライン分のシフ）・レジスタないしはラ
ッチ回路に記録用データを送り込むようになっている。

すなわち例えば、シフトレジスタ（１）に１ライン分の
データを直列に入力し、次いでラッチ信号にてラッチ回
路（２）へ、シフトレジスタ（１）の内容を転送する。

このラッチ回路（２）の内容で、スイッチングの０Ｎ１
０ＦＦ８態を決定し、ストローブ信号（４）ノＯＮ信号
で、発８素子（５）に通電しすることによりその結果発
熱させて画像を記録する。なお、ストローブ信号（４）
は全ビットあるいは任意の複数ピッ）・に共通に接続さ
れており、この為同一タイミングで個々の発熱抵抗体へ
の通電時間、つまり印字パルス幅を変えることはできな
い。つまり、シフトレジスタ（１）ないしはラッチ回路
（２）に転送される１ライン分のデータは、ビット単位
で見る場合１かＯの状態しか取り得ないのである。この
回路を使ったＮ階調の濃度制御を行う動作につき、以Ｆ
に述べる。

発熱素子（５）に印加されるエネルギーＥＯは次式で示
される。ここで■は記録電源電圧、Ｒは発熱素子（５）
の抵抗値、ＲＯＭは前述のスイッチングトランジスタの
０ＮＩ１９の抵抗成分、ｔは印字パルス幅である。

Ｅｏ＝　Ｐｏｔ　＝　ｌ２Ｒｔ ＝□・　Ｒｔ （Ｒ＋ＲＯＭ）２ つまり、■およびＲを一定とした場合にエネルギーＥＯ
変化のパラメータは、抵抗成分ＲＯＮおよび印字パルス
幅ｔとなる。このうち、抵抗成分ＲＱ）１については、
自身のバラツキが±３５％程度あり、高度の階調制御に
は適当でない。よって上記印字パルス幅ｔを変化させる
方法が杵遍的である。

第６図は、印字パルス幅ｔを変化させる方式のタイミン
グチャートで２５８階調の例を示したちのである。２５
８階調の情報を持つ１ラインのデ・は、回路が１発熱素
子に対してｌビットのシフレジスタないしはラッチ回路
しか持たないた乙２５６回送り込む必要がある（Ｋｌ、
に２．・・・Ｋ２５８）。このＫｎが送出される毎にラ
ッチ信号を立て、スイッチング素子の０Ｎ１０ＦＦ＄　
Ｅを変えていく。

ｎｏ＋は、２／２５Ｂ階調の例である。この場合、Ｋ１
とに２において、Ｄｏ２　に相当するビットが”１”、
Ｋ３〜に２５８において、００２　に相当するビットが
“０”つまりＯＦＦのデータを転送するわけである。な
お、ストローブ信号（４）は２５ｅ／２５６階調の時間
帯は、ＯＮ状態を保持させておく。このようにして、基
本パルス幅ｔｓの内部と１／２５８のステップで、任意
に変化させていくのである。

［発明が解決しようとする問題点〕 従来のサーマルヘッドは以上のように構成されているの
で、１発熱素子に対して１個のシフトレジスタないしは
ラッチ回路つまりメモリ機能しか持たない場合、データ
転送スピードｆに関して、基本的に次式が成り立つ。こ
こでＮは直列シフトレジスタのビット数、又はラッチ回
路のビット数、文は階＃Ａ数、ｔは印字パルス幅の最大
値である。

Ｎｌｌす ｆ＝− を 例えば、ｆ　＝　４［ＭＨ２ｌ、　　ｔ　＝　１．］、
［ｍ５ｅｃ］　、　Ｎ　＝１２８「ｂｉｔｌとしたとき
、立二３２階調となり階調数を更に」二げようとした場
合、ｆを増加させるがＮを減らすか、あるいはｔを増加
させる必要がでてくる。ｆの増加は回路を構成するＩＣ
の特性で決まるが、ＭＯＳ　ニテ６ＨＨｚ、　ｂｉ−Ｃ
ＭＯＳ　ニ”Ｃ１２，５ＮＨｚカ現状であることから限
界である。更にノイズの観点がらｆを」−げることは好
ましいことではない。また、ｔの増加は高速作画を妨げ
る方向である。更にＮの減少は、シフトレジスタないし
はラッチ回路のビット数を減らすことになり、入力する
データの本数の増加、ひいてはデータの処理の繁雑さを
招くという問題点を有していた。

この発明は」−記のような従来のサーマルヘッドの問題
点を除去するためになされたもので、ダイレクトドライ
ブ方式のサーマルヘッドの駆動を高速化できると共に、
濃度制御及び階調記録を簡易な構成で高解像度化できる
サーマルヘッドを得ることを目的とする。

［問題点を解決するだめの手段］ この発明に係るサーマルヘッドは、画像情報のデータが
格納されたメモリ素子のビットデータと印加パルス幅情
報として転送されるストローブクロック信号のパルス積
算値とから発熱素子を駆動するパルス幅を決定し、この
パルス幅の駆動信号に基づいて上記各発熱素子を駆動す
るものである。

［作用］ この発明におけるサーマルヘッドは、１つの発熱素子を
駆動するデータとしてｍビットのメモリ素子を備え、そ
のデータとカウンタ回路での出力データどの一致により
発熱素子を駆動するパルス幅を決定する。

「実施例」 以下、この発明の一実施例を第１図及び第２図に基づい
て説明する。第１図は、この実施例の全体回路図、第２
図に第１図記載の回路のタイミングチャートを示し、」
−記者図において、（１）は８×ｎビツトのシフトレジ
スタ、（２）は８Ｘｎビットのラッチ回路、（３）はｎ
個のスイッチング素子、（４）は発熱素子（５）の駆動
タイミングを決定するストローブ信号、（６）は８ビツ
トのシフトレジスタ（１）　、　８ビツトのラッチ回路
（２）、スイッチング素子（３）等から構成される発熱
素子（５）の１素子における駆動回路、（７）は濃度特
性、記録紙特性等から予め定められたストローブクロッ
ク信号（８）のパルス数を積算し、上記ストローブ信号
（４）によりこの積算を解除するカウンタ回路、（８）
は発熱素子特性、濃度特性、記録紙特性等により決定さ
れる所定のパルス数を有し、印加パルス幅情報として転
送されるカウンタ回路（７）へのストローブクロック信
号、（９）は複数のイクスクルーシブφノア回路（８１
）とアンド回路（８２）とからなり、カウンタ回路（７
）の出力と、ラッチ回路（２）のデータとの一致を検出
する一致回路、（１０）はフリップフロップにて構成さ
れ、ストローブ信号（４）と一致回路（８）の出力にて
発熱素子（５）の駆動パルスを決定し、スイッチング素
子（３）の入力ゲートに接続されたパルス時間決定回路
である。

次に、この実施例を用いた立階調の濃度制御を行う動作
につき説明する。第２図は第１図の構成での２５６階調
の場合を示すタイミングチャートである。

さて、発熱素子（５）の１素子当たりの駆動回路（８）
の構成は８ビツトの直列データ入力によるシフトレジス
タ（１）と、その８ビツトのシフトレジスタ（１）に接
続される８ビツトのラッチ回路（２）とからなっている
。８ビツトのシフトレジスタ（１）の情報量としては、
２Ｂ＝２５８であり、２５８階調のデータを”　ｏ　”
、１″の２値表現で８ビツトとすることが可能である。

したがって、各発熱素子（５）の１素子当たりの階調デ
ータを８ピツ）とし、順次、シリアルデータとして、発
熱素子数（ｎ個）×８ビットのデータ転送、及びそのデ
ータをラッチ信号にてラッチ回路（２）に導くことで印
字１ラインの各発熱素子（５）の２５６階調のデータを
蓄えることができる。

ここで、ストローブクロック信号（８）のパルス入力が
なされるとカウンタ回路（７）は」二記ストローブクロ
ック信号（８）のカウントを開始し、カウンタ回路（７
）の出力がパルス入力数によって変化する。このカウン
タ回路げ）は２８＝２５１３個のカウンタとして構成し
である。さて、このカウンタ回路（７）の出力データと
、各８ビツトのラッチ回路（２）のデータとは、一致回
路（８）により一致検出が行なわれ、８ビットのデータ
のすべてが一致すると出力データがＨ”となり、パルス
時間決定回路（１０）に入力されると共に、もう一つの
入力となるストローブ信号（４）の嶽ち上がりから一致
回路（８）の出力が“Ｈ”となるまで、パルス面間決定
回路（１０）の出力ゲートは“Ｈ”の出力を維持する。

したがって、この期間スイッチング素子（３）が’ＯＮ
”状態となり、発熱素子（５）を駆動するパルス時間が
各発熱素子（５）の駆動回路（６）の階調データにより
決定される。また、ストローブ信号（４）は、その立ち
上がりによりカウンタ回路（７）をクリアし、カウンタ
回路（７）とストローブ信号（４）との同期をとってい
る。

一方、ストローブクロック信号（８）の２５６個のパル
ス間隔を任意に変えることにより、階調駆動パルス時間
ｔｓを非線形にできる。

なお、上記実施例では発熱素子（５）の１素子当たり８
ビツトのシフトレジスタ（１）と８ビツトのラッチ回路
（２）とを備える構成とした場合について示したが、第
３図に示すごとく、発熱素子（５）の１素子当たり１ビ
ツトのシフトレジスタ（１）と８ビットのラッチ回路（
２）との構成とし、第４図に示すタイミングチャー）・
のように、印字１ラインの階調記録データを８回のデー
タ転送とラッチ信号により、ラッチ回路（２）に保持す
る構成としてもよい。

また、１発熱素子当たり８個のメモリ素子とし、次の発
熱素子のメモリ素子に並列に接続する構成としてもよい
。

さらにまた、一致回路（９）及びパルス時間決定回路（
１０）は、本発明の請求の範囲を超えない限り回路構成
等変えてもよく、上記実施例と同様の効果を奏する。

［発明の効果］ 以」二のように、この発明に係るサーマルヘッドは、画
像情報のデータが格納されたメモリ素子のビットデータ
と印加パルス幅情報として転送されるストローブクロッ
ク信号のパルス積算値とから発熱素子を駆動するパルス
幅を決定し、このパルス幅の駆動信号に基づいて上記各
発熱素子を駆動する構成を採ったことから、例えば２５
６階調の場合２５６回の１ライン印字データ転送を行う
必要がなく、ｌラインの印字データ数×８倍の印字デー
タ転送のみで２５８階調可能となり、データ転送に高い
周波数を必要とせず、かつ極めて簡単なデータ転送で高
階調記録ができ、また、非線形の階調制御ができグレー
ドの高い階調制御記録ができることとなり、感熱記録の
高速化及び高解像度化を図り得る効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例によるサーマルヘッドの回
路図、第２図は第１図のタイミングチャート、第３図は
この発明の他の実施例によるサーマルヘッドの回路図、
第４図は第３図のタイミングチャート、ｉ５図は従来の
サーマルヘッドの回路図、ｔ５６図は第５図のタイミン
グチャートである。 図において、 （１）はシフトレジスタ、（２）はラッチ回路、（５）
は発熱素子、　　　　（７）はカウンタ回路、（８）は
一致回路、 （１０）はパルス時間決定回路である。 なお図中同一符号は同−又は相当部分を示す。

Claims (7)

【特許請求の範囲】
1. （１）ダイレクトドライブ方式により複数の発熱素子を
   それぞれ加熱して感熱記憶させるサーマルヘッドにおい
   て、１素子当たりｍビットにてなるメモリ素子にて形成
   され、このメモリ素子に画像情報として転送されるデー
   タを格納する記憶手段と、印加パルス幅情報として転送
   されるストローブクロック信号のパルス数を積算する積
   算手段と、該積算手段の積算値と上記記憶手段のｍビッ
   トにおけるデータとの一致を検出する一致検出手段とを
   備え、上記一致検出手段の一致検出に基づいて上記発熱
   素子を駆動するパルス幅を決定し、このパルス幅を有す
   る駆動信号にて発熱素子を駆動させる構成としたことを
   特徴とするサーマルヘッド。
2. （２）上記積算手段は２＾ｍ個をカウントするカウンタ
   回路にて構成されることを特徴とする特許請求の範囲第
   １項記載のサーマルヘッド。
3. （３）上記一致検出手段は上記積算手段の出力ビットと
   記憶手段の１素子当たりｍビットとが各々入力される複
   数のイクスクルーシブ・ノア回路と、該複数のイクスク
   ルーシブ・ノア回路の各出力が入力され、各出力の論理
   積条件をとるアンド回路とを備え、上記アンド回路の出
   力に基づき各発熱素子を駆動するパルス幅を決定する構
   成としたことを特徴とする特許請求の範囲第１項もしく
   は第２項のいずれかに記載のサーマルヘッド。
4. （４）上記記憶手段は発熱素子の１素子当たりに１個の
   シフトレジスタ回路とｍ個のラッチ回路とを備えて構成
   されることを特徴とする特許請求の範囲第１項ないし第
   ３項のいずれかに記載のサーマルヘッド。
5. （５）上記記憶手段はｍビットのメモリ素子を縦続に接
   続して構成したことを特徴とする特許請求の範囲第１項
   ないし第４項のいずれかに記載のサーマルヘッド。
6. （６）上記記憶手段は一の発熱素子のメモリ素子を次の
   他の発熱素子のｍビットにてなるメモリ素子に並列に接
   続して構成したことを特徴とする特許請求の範囲第１項
   ないし第５項のいずれかに記載のサーマルヘッド。
7. （７）上記積算手段は、複数の発熱素子を駆動するデー
   タが格納される記憶手段に対し、単一の積算部にて積算
   を行う構成としたことを特徴とする特許請求の範囲第１
   項ないし第６項のいずれかに記載のサーマルヘッド。