JPS5873241A - 計数装置 - Google Patents
計数装置Info
- Publication number
- JPS5873241A JPS5873241A JP17185381A JP17185381A JPS5873241A JP S5873241 A JPS5873241 A JP S5873241A JP 17185381 A JP17185381 A JP 17185381A JP 17185381 A JP17185381 A JP 17185381A JP S5873241 A JPS5873241 A JP S5873241A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- flip
- flop
- counting
- clock generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
- H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は計数装置に係り、特に、クロックに同期して順
次シリアルに動作状態となる複数個のフリップフロップ
から構成された１個の装置により、ある設定された値の
計数値のみならず、複数個の値の計数値をも得られるよ
うにしてなる計数装置に関する。
次シリアルに動作状態となる複数個のフリップフロップ
から構成された１個の装置により、ある設定された値の
計数値のみならず、複数個の値の計数値をも得られるよ
うにしてなる計数装置に関する。
従来、論理設計を行なうディジタル回路においては、計
数値を得るために、通常、計数機能を独自に持ったカウ
ンタ■０が広く使用されている。
数値を得るために、通常、計数機能を独自に持ったカウ
ンタ■０が広く使用されている。
ところで、このようなカウンタ■Ｃを使用すると、得ら
れる計数値は１個であり、複数個の値の計数値を得よう
とすれば、必然的にデコーダ及びゲートなどの部品が必
要となり、その回路構成が複雑になるという欠点があっ
た。
れる計数値は１個であり、複数個の値の計数値を得よう
とすれば、必然的にデコーダ及びゲートなどの部品が必
要となり、その回路構成が複雑になるという欠点があっ
た。
本発明は、上述のような欠点を除去するために発明され
たものであり、計数機能を軸えるディジタル回路におい
て、クロックを供給するクロック発生装置と、該クロッ
ク発生装置からのクロックに同期して順次シリアルに動
作状態となり、かつ、各個々に計数値信号を出力するよ
う構成された複数個のフリップフロップと、該フリップ
フロップの１個に計数開始を指示するパルス信号を供給
するカウント開始パルス発生装置とを設けてなる装置か
らなり、該装置によって複数個の値の計数値出力を簡単
、確実に得られるようにしてなる計数装置を援供するこ
とを目的とする。
たものであり、計数機能を軸えるディジタル回路におい
て、クロックを供給するクロック発生装置と、該クロッ
ク発生装置からのクロックに同期して順次シリアルに動
作状態となり、かつ、各個々に計数値信号を出力するよ
う構成された複数個のフリップフロップと、該フリップ
フロップの１個に計数開始を指示するパルス信号を供給
するカウント開始パルス発生装置とを設けてなる装置か
らなり、該装置によって複数個の値の計数値出力を簡単
、確実に得られるようにしてなる計数装置を援供するこ
とを目的とする。
以下、図面に基づき本発明を実施例によって詳細に説明
する。第１図は本発明の一実施例である計数装置を示す
ブロック構成図、第２図（ａ）ないしｔｅｌは第１図に
示す計数装置の各部における波形図を示す。第１図にお
いて、１はカウント開始パルス発生装置４からのカウン
ト開始パルスを入力とする、例えばＤ形フリップ７０ツ
ブからなるフリップフロップ、２はフリップフロップｌ
の出力を入力とするフリップ７０ツブ、３はフリップフ
ロップ２の出力を入力とする７リツプ７０ツブ、ｎはフ
リップフロップｎ−１の出力を入力とするフリップフロ
ップであり、各７リツプ７０ツブ１゜２．３．−・ｎ−
１，ｎはクロック発生装置５から供給されるクロックに
同期してスイッチング動作するよう構成されている。
する。第１図は本発明の一実施例である計数装置を示す
ブロック構成図、第２図（ａ）ないしｔｅｌは第１図に
示す計数装置の各部における波形図を示す。第１図にお
いて、１はカウント開始パルス発生装置４からのカウン
ト開始パルスを入力とする、例えばＤ形フリップ７０ツ
ブからなるフリップフロップ、２はフリップフロップｌ
の出力を入力とするフリップ７０ツブ、３はフリップフ
ロップ２の出力を入力とする７リツプ７０ツブ、ｎはフ
リップフロップｎ−１の出力を入力とするフリップフロ
ップであり、各７リツプ７０ツブ１゜２．３．−・ｎ−
１，ｎはクロック発生装置５から供給されるクロックに
同期してスイッチング動作するよう構成されている。
いま、カウント開始パルス発生装置４から第２図（ｂ）
に示すカウント開始パルスが７リツプ７０ツブ１に入力
されると、このフリップフロップ１はクロック発生装置
５から供給される第２図（ａ）に示ずクロックに同期し
て動作状態となる。次いで、フリップフロップ１の出力
を入力とするフリップフロップ２は、上記クロック発生
装置５からのクロックに同期して動作状態となる。以下
同様にして、各フリップフロップ１ 、２ 、３、−ｎ
−１。
に示すカウント開始パルスが７リツプ７０ツブ１に入力
されると、このフリップフロップ１はクロック発生装置
５から供給される第２図（ａ）に示ずクロックに同期し
て動作状態となる。次いで、フリップフロップ１の出力
を入力とするフリップフロップ２は、上記クロック発生
装置５からのクロックに同期して動作状態となる。以下
同様にして、各フリップフロップ１ 、２ 、３、−ｎ
−１。
ｎは順次シリアルにクロック発生装置５からのクロック
に同期して動作状態とされていく。したがって、要求さ
れる所望の計数値は、その計数値の値に応じ、例えばフ
リップフロップ１からの出力信号により第２図（ｅ）に
示す計数値１か、フリップフロップ２からの出力信号に
より第２図（ｄ）に示すｙｌ Ｑ値２が、また、フリッ
プフロップｎからの出力信号により第２図（ｅ）に示す
計数値ｎがそれぞれ得られるものである。
に同期して動作状態とされていく。したがって、要求さ
れる所望の計数値は、その計数値の値に応じ、例えばフ
リップフロップ１からの出力信号により第２図（ｅ）に
示す計数値１か、フリップフロップ２からの出力信号に
より第２図（ｄ）に示すｙｌ Ｑ値２が、また、フリッ
プフロップｎからの出力信号により第２図（ｅ）に示す
計数値ｎがそれぞれ得られるものである。
以上詳述したように、本発明に係る計数装置によれば、
複数個のフリップ７０ツブをクロックに同期して順次シ
リアルに動作状態となるよう構成された装置を備えたも
のであり、このように、極めて簡単な回路構成によって
複数個の値のＳｔ数値を容易、確実に得られるものであ
るから、その論理構造が著しく単純化され、広い用途に
有効的に使用可能であり、特に、論理回路を設計する上
でのディジタル回路に使用して格別に優れた効果を奏す
るものである。
複数個のフリップ７０ツブをクロックに同期して順次シ
リアルに動作状態となるよう構成された装置を備えたも
のであり、このように、極めて簡単な回路構成によって
複数個の値のＳｔ数値を容易、確実に得られるものであ
るから、その論理構造が著しく単純化され、広い用途に
有効的に使用可能であり、特に、論理回路を設計する上
でのディジタル回路に使用して格別に優れた効果を奏す
るものである。
第１図は本発明の一実施例である計数装置を示すブロッ
ク構成図、第２図（ａ）ないしくｅ）は第１図に示す計
数装置の各部における波形図である。 １．２，３．・・・・ｎ−１，ｎ・−・−・−７リツプ
フロツプ、４−・・・カウント開始パルス発生装置、５
・・−・・クロック発生装置。 代理人 葛野信− 第１図
ク構成図、第２図（ａ）ないしくｅ）は第１図に示す計
数装置の各部における波形図である。 １．２，３．・・・・ｎ−１，ｎ・−・−・−７リツプ
フロツプ、４−・・・カウント開始パルス発生装置、５
・・−・・クロック発生装置。 代理人 葛野信− 第１図
Claims (1)
- 計数機能を備えるでイジタル回路に部いて、クロックを
供給するクロック発生装置と、該クロック発生装置から
のクロックに同期して順次シリアルに動作状態となり、
かつ、各個々に計数値信号を出力するよう構成された複
数個のフリップフロップと、該アリツブ７０ツブの１個
に計数開始を指示するパルス信号を供給するカウント開
始パルス発生装置とを設けてなることを特徴とする計数
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17185381A JPS5873241A (ja) | 1981-10-27 | 1981-10-27 | 計数装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17185381A JPS5873241A (ja) | 1981-10-27 | 1981-10-27 | 計数装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5873241A true JPS5873241A (ja) | 1983-05-02 |
Family
ID=15930985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17185381A Pending JPS5873241A (ja) | 1981-10-27 | 1981-10-27 | 計数装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5873241A (ja) |
-
1981
- 1981-10-27 JP JP17185381A patent/JPS5873241A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5185537A (en) | Gate efficient digital glitch filter for multiple input applications | |
| US4453157A (en) | Bi-phase space code data signal reproducing circuit | |
| EP0839424B1 (en) | Extended chip select reset apparatus and method | |
| GB1363707A (en) | Synchronous buffer unit | |
| KR0152346B1 (ko) | 클럭 스위칭 회로 | |
| JPH052016B2 (ja) | ||
| JP2923175B2 (ja) | クロック発生回路 | |
| JPH0683066B2 (ja) | カウンタ回路 | |
| SU1246091A1 (ru) | Устройство дл извлечени квадратного корн | |
| JPS61230427A (ja) | ２／（２ｎ＋１）分周回路 | |
| KR960000814Y1 (ko) | N분주 클록발생 회로 | |
| JPH0497660A (ja) | 同期信号発生装置 | |
| JPS6010654B2 (ja) | タイミング信号発生回路 | |
| JPH054052U (ja) | Ｉｃ試験装置の波形制御回路 | |
| JPH04117727A (ja) | カウンター回路 | |
| JPH04119721A (ja) | 非同期信号選択回路 | |
| JPS61285523A (ja) | クロツク切換回路 | |
| JPS61194916A (ja) | 同期式タイミング制御信号出力回路 | |
| JPS6379421A (ja) | 周波数奇数分周器 | |
| JPH0336812A (ja) | 同期回路 | |
| JPS62170068A (ja) | フレキシブルデイスクドライブ装置 | |
| JPS60249417A (ja) | ゲ−ト信号遅延回路 | |
| JPS59104822A (ja) | 論理半導体装置 | |
| JPH05113467A (ja) | エツジ発生回路 | |
| JPS6339168B2 (ja) |