JPS5873255A - 回線制御処理装置 - Google Patents
回線制御処理装置Info
- Publication number
- JPS5873255A JPS5873255A JP56171629A JP17162981A JPS5873255A JP S5873255 A JPS5873255 A JP S5873255A JP 56171629 A JP56171629 A JP 56171629A JP 17162981 A JP17162981 A JP 17162981A JP S5873255 A JPS5873255 A JP S5873255A
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- control circuit
- transmission
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は情報処理装置に対して送受信さnるデータ回線
の制御装置に関する。特に、回線の信頼性向上に関する
ものである。
の制御装置に関する。特に、回線の信頼性向上に関する
ものである。
従来のこの種の回線制御装置は、回線のテークを9信す
る受信制御回路と、この受信制御回路を制御し受信デー
タの処理を行う演算制御回路と、この演算制御回路の処
理結果を送信する送信制御回路を含み、−固定障害発生
に対処するために四線を二重化し、マニュアルスイッチ
にて回線の切換を行うことができるように構成されてい
た。したがって、固定障害発生時にはマニュアルによる
介人が必要にな)%障害処理に時間がかかる欠点があっ
た。また、ループ回線で同一局間の二重化回線ケーブル
が同時に切断された場合には、対処する方法がなく、ケ
ーブルのつなぎ換え等のマエエ了ル介入処理が必要であ
った。
る受信制御回路と、この受信制御回路を制御し受信デー
タの処理を行う演算制御回路と、この演算制御回路の処
理結果を送信する送信制御回路を含み、−固定障害発生
に対処するために四線を二重化し、マニュアルスイッチ
にて回線の切換を行うことができるように構成されてい
た。したがって、固定障害発生時にはマニュアルによる
介人が必要にな)%障害処理に時間がかかる欠点があっ
た。また、ループ回線で同一局間の二重化回線ケーブル
が同時に切断された場合には、対処する方法がなく、ケ
ーブルのつなぎ換え等のマエエ了ル介入処理が必要であ
った。
本発明は上記欠点を除去するもので、障害発生時のマニ
ュアル介入を少なくシ、障害時間を短縮して回線の信頼
性を向上することを目的とする。
ュアル介入を少なくシ、障害時間を短縮して回線の信頼
性を向上することを目的とする。
本発明社、回線および回線データ送受信制御回路を二重
化し、これらの回路を制御する演算制御回路と、モード
7リツプフロツプと、切換回路とを設け、モードフリッ
プフロップの指定する送信制御回路を通じて送信データ
を送ることKより、固定障害発生時マニュアル介入をで
きるだけ少なくした装置を提供する。
化し、これらの回路を制御する演算制御回路と、モード
7リツプフロツプと、切換回路とを設け、モードフリッ
プフロップの指定する送信制御回路を通じて送信データ
を送ることKより、固定障害発生時マニュアル介入をで
きるだけ少なくした装置を提供する。
すなわち本発明は同一〇相手局との関に施設された二つ
の回線にデータを送費するように構成され、第一の回線
のデータを受信する第一のデータ受信制御回路と、第二
〇@線のデータを受信する第二のデータ受信制御回路と
、上記第一および第二のデータ受信制御回路を制御し受
信データの処理を行う演算制御回路と、この演算制御回
路出力によリセットまたはリセットされるモードプリッ
プフロップと、このモードフリップフロ少ブの出力によ
り送信データの送信先を決める切換回路と、この切換回
路の出力により送信データを第一の回線に送信する第一
のデータ送信制御回路と、この切換回路の出力によシ送
信データを第二の回線に送信する第二のデータ送信制御
回路とを含むことを特徴とする。
の回線にデータを送費するように構成され、第一の回線
のデータを受信する第一のデータ受信制御回路と、第二
〇@線のデータを受信する第二のデータ受信制御回路と
、上記第一および第二のデータ受信制御回路を制御し受
信データの処理を行う演算制御回路と、この演算制御回
路出力によリセットまたはリセットされるモードプリッ
プフロップと、このモードフリップフロ少ブの出力によ
り送信データの送信先を決める切換回路と、この切換回
路の出力により送信データを第一の回線に送信する第一
のデータ送信制御回路と、この切換回路の出力によシ送
信データを第二の回線に送信する第二のデータ送信制御
回路とを含むことを特徴とする。
次に本発明実施例について図面を参照して詳細に説明す
る。
る。
図は本発明の一実施例を示すブロック構成図である。こ
の回線制御処理装置は回線の一方に設けられた装置で、
相手局(図外)との間に送受二回M(LIR% L21
% LlB、LlB)が設けられている。
の回線制御処理装置は回線の一方に設けられた装置で、
相手局(図外)との間に送受二回M(LIR% L21
% LlB、LlB)が設けられている。
第一の回線の受信回線LIHKa第一のデータ受信制御
回線1が接続され、第二の回線の受信回線L2RKは第
二のデータ受信制御回路2が接続される。
回線1が接続され、第二の回線の受信回線L2RKは第
二のデータ受信制御回路2が接続される。
この二つのデータ受信制御回路lおよび2の受信データ
(131%132)の処理を行うとともに、この受信制
御回路lおよび2を制御するために演算制御回路3が設
けられる。この演算制御回路3の出力(341、342
)は、モードフリップフロップ4に与えられ、このモー
ドフリップフロップ4の出力(451、452) a、
上記演算制御回路3からの送信データ(360) 0送
信先を決める切換回路5に与えられる。
(131%132)の処理を行うとともに、この受信制
御回路lおよび2を制御するために演算制御回路3が設
けられる。この演算制御回路3の出力(341、342
)は、モードフリップフロップ4に与えられ、このモー
ドフリップフロップ4の出力(451、452) a、
上記演算制御回路3からの送信データ(360) 0送
信先を決める切換回路5に与えられる。
この切換回路50制御出力(561,562) Kより
、上記送信データ(360)を第一〇@線の送信I纏L
18に送信する第一のデータ送信制御回路6と、この切
換回路出力(571、572) Kより上記送信データ
(360)を第二〇目線の送信1111LHIK送信す
る第二のデータ送信制御回路7とを備える。
、上記送信データ(360)を第一〇@線の送信I纏L
18に送信する第一のデータ送信制御回路6と、この切
換回路出力(571、572) Kより上記送信データ
(360)を第二〇目線の送信1111LHIK送信す
る第二のデータ送信制御回路7とを備える。
さらに図で社、データ受信回路1.2の中に、受信回路
11%nおよび3ステートドライバ112.22を別の
ブロックで表示し、演算制御回路3の中のマイクロプロ
セッサ31およびアドレスデコーダ羽を別のプロッタで
表示する。
11%nおよび3ステートドライバ112.22を別の
ブロックで表示し、演算制御回路3の中のマイクロプロ
セッサ31およびアドレスデコーダ羽を別のプロッタで
表示する。
このように構成された装置の動作を詳しく説明する。
二つの回線LIR%L2Rからデータを受信したデータ
受信制御回路1.2は、データ受信割込信号(1321
,232) Kよりこれを演算制御回路3に知らせる。
受信制御回路1.2は、データ受信割込信号(1321
,232) Kよりこれを演算制御回路3に知らせる。
演算制御回路3では上記受信割込信号(13λ232)
が有効になると、特定アドレスのメモリリード命令を出
すととKより、データ9信制御回路1また社2のチップ
イーネーブル信号(311,321)およびリード信号
(322)を有効にして、データ受信制御回路lまたは
2からの受信データ(131,231)を取込む。
が有効になると、特定アドレスのメモリリード命令を出
すととKより、データ9信制御回路1また社2のチップ
イーネーブル信号(311,321)およびリード信号
(322)を有効にして、データ受信制御回路lまたは
2からの受信データ(131,231)を取込む。
演算制御回路3ではこの受信データの内容を解析し、こ
れがモードセットコマンドである場合には、特定アドレ
スのメモリライト命令を出すととKよシ、モードフリッ
プフロップセット信号(341)またはモードフリップ
フロップリセット信号(342)を有効にして、モード
フリップフロップ40セツトおよびリセットを行う。
れがモードセットコマンドである場合には、特定アドレ
スのメモリライト命令を出すととKよシ、モードフリッ
プフロップセット信号(341)またはモードフリップ
フロップリセット信号(342)を有効にして、モード
フリップフロップ40セツトおよびリセットを行う。
モードフリップフロップ4がリセットされている場合祉
、モードフリップフロップ4のセット側出力(451)
が有効になり、第一のデータ送信制御回路6のデータ受
付可能状態を示す送信割込俳号(631)が有効である
ことを演算制御回路3が確認すると、特定アドレスのメ
モリライト命令を出すことKよ)、第一のデータ送信制
御−路6に対するチップイネーブル信号(351、56
1)およびライト信号(352,562)を有効にして
、送信データ(360)t−第一〇送1111111
’L t yt K送出す、モードフリップフロップ4
がセットされている場合には、モードフリップフロップ
4のリセット儒出力(452)が有効#c1にり、第二
のデータ送信制御回路7のデータ受付可能状態を示す送
信割込信号(632)が有効であることを演算制御回路
3が確認すると、特定アドレスのメモリライト命令を出
すととにより第二のデータ送信制御回路7に対するチッ
プイネーブル信号(351、571)およびライト信4
1 (352゜572)を有効にして、送信データ(3
6G)を第二の送信回線り、8に送出す。
、モードフリップフロップ4のセット側出力(451)
が有効になり、第一のデータ送信制御回路6のデータ受
付可能状態を示す送信割込俳号(631)が有効である
ことを演算制御回路3が確認すると、特定アドレスのメ
モリライト命令を出すことKよ)、第一のデータ送信制
御−路6に対するチップイネーブル信号(351、56
1)およびライト信号(352,562)を有効にして
、送信データ(360)t−第一〇送1111111
’L t yt K送出す、モードフリップフロップ4
がセットされている場合には、モードフリップフロップ
4のリセット儒出力(452)が有効#c1にり、第二
のデータ送信制御回路7のデータ受付可能状態を示す送
信割込信号(632)が有効であることを演算制御回路
3が確認すると、特定アドレスのメモリライト命令を出
すととにより第二のデータ送信制御回路7に対するチッ
プイネーブル信号(351、571)およびライト信4
1 (352゜572)を有効にして、送信データ(3
6G)を第二の送信回線り、8に送出す。
このように、第一の回線または第二の1線より受信した
モードセットコマンドによりモードフリップフロップ4
をセットまたはリセットし、送信する回線を自動的に選
択する。固定障害発生時には、 (1)第一の回線から受信して第一の回線に送信する、 (2) 第一の回線から受信して第二の回線に送信す
る、 (3) 第二の回線から受信して第一の回線に送信す
る、 (4) 第二の回線から受信して第二の回線に送信す
る、 の4つの送受信パスから1つを選ぶことができる。
モードセットコマンドによりモードフリップフロップ4
をセットまたはリセットし、送信する回線を自動的に選
択する。固定障害発生時には、 (1)第一の回線から受信して第一の回線に送信する、 (2) 第一の回線から受信して第二の回線に送信す
る、 (3) 第二の回線から受信して第一の回線に送信す
る、 (4) 第二の回線から受信して第二の回線に送信す
る、 の4つの送受信パスから1つを選ぶことができる。
これは全て自動的に行われるので、マニュアル介入社少
なくなる。
なくなる。
以上説明したように1本発明妹回線および回線データ送
受信制御回路を二重化するとき、受信したモードセット
コマンドにより送受回線の切換を自動的に行うので、固
定障害発生時のマニュアル介入を少なくできる効果があ
る。
受信制御回路を二重化するとき、受信したモードセット
コマンドにより送受回線の切換を自動的に行うので、固
定障害発生時のマニュアル介入を少なくできる効果があ
る。
図は本発明の一実施例装置のブロック構成図。
1.2・・・データ9信制御回路、3・−演算制御回路
、4・・・モードフリッププロップ、5・・・切換回路
、6.7・・・データ送信制御回路。
、4・・・モードフリッププロップ、5・・・切換回路
、6.7・・・データ送信制御回路。
Claims (1)
- (1)同一の相手局との間に二つのI纏が並設され回線
障害が発生したときにはこれを切換えて使用するように
制御を行う回線制御処理装置において、上記二つの回線
のうちの第一′の回線の受信信号を入力とする第一のデ
ータ受信制御@路と、上記二つの回線のうちの第二の回
線の9信信号を入力とす−る第二のデータ受信制御回路
と、この第一をよび第二のデータ受信制御回路の各出力
に得られる9信データを解読処理するとともにこの第一
および第二のデータ受信制御回路を制御する演算制御回
路と、この演算制御回路に制御されて送信信号の回線選
択モードを制御するモードフリップフロップと、このモ
ード7リツプフロツプの出力により上記第一および第二
のデータ受信制御回路の出力に得られる受信データを送
信する回線の切換な行う切換回路と、この切換回路の出
力に従い上記9信データを上記二つの回線のうちの第一
の回線に送信する第一のデータ送信制御回路と、上記切
換回路の出力に従い上記受信データを上記二つの回線の
うちの第二の回線に送信する第二のデータ送信制御回路
とを備えたことを特徴とする回線制御処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56171629A JPS5873255A (ja) | 1981-10-27 | 1981-10-27 | 回線制御処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56171629A JPS5873255A (ja) | 1981-10-27 | 1981-10-27 | 回線制御処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5873255A true JPS5873255A (ja) | 1983-05-02 |
Family
ID=15926722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56171629A Pending JPS5873255A (ja) | 1981-10-27 | 1981-10-27 | 回線制御処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5873255A (ja) |
-
1981
- 1981-10-27 JP JP56171629A patent/JPS5873255A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0670787B2 (ja) | 処理装置間指令転送制御システム | |
| JP3762005B2 (ja) | 複数の無線通信伝送方式を選択的に使用可能にする通信システム | |
| JPS60562A (ja) | システム切替制御装置 | |
| JPS59200362A (ja) | 端末装置の制御方式 | |
| JPH05160759A (ja) | 切替制御方式 | |
| JP3049955B2 (ja) | 切替制御方式 | |
| KR100216354B1 (ko) | 통신시스템의 셀프 이중화 구현방법 및 시스템 | |
| JP2739789B2 (ja) | データ送受信システム | |
| JP2697481B2 (ja) | 二重化切替制御方式 | |
| JP2564397B2 (ja) | 二重化システムのデータ出力装置 | |
| JPS62160540A (ja) | 二重化情報処理装置 | |
| JPH05173876A (ja) | 増設メモリボード | |
| EP0694841B1 (en) | Interrupt processing apparatus | |
| JPH056816B2 (ja) | ||
| JPS633346B2 (ja) | ||
| JPS6343558Y2 (ja) | ||
| JPH04131908A (ja) | I/oユニット | |
| JPS58131844A (ja) | デ−タ伝送装置 | |
| KR100430235B1 (ko) | 시스템보드와서브보드간의데이터전송제어회로 | |
| KR0174979B1 (ko) | 상이한 중앙처리장치간의 인터페이스 기능을 갖는 시스템 및 그 제어방법 | |
| JPS5952861B2 (ja) | 非同期処理系の転送装置切替え方式 | |
| JPS58222328A (ja) | チヤネルスイツチ装置 | |
| JPH06177942A (ja) | 通信用lsi | |
| JPS5810945A (ja) | デ−タ伝送装置 | |
| JPH04263333A (ja) | メモリ二重化方式 |