JP3762005B2 - 複数の無線通信伝送方式を選択的に使用可能にする通信システム - Google Patents
複数の無線通信伝送方式を選択的に使用可能にする通信システム Download PDFInfo
- Publication number
- JP3762005B2 JP3762005B2 JP33630496A JP33630496A JP3762005B2 JP 3762005 B2 JP3762005 B2 JP 3762005B2 JP 33630496 A JP33630496 A JP 33630496A JP 33630496 A JP33630496 A JP 33630496A JP 3762005 B2 JP3762005 B2 JP 3762005B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- wireless communication
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W48/00—Access restriction; Network selection; Access point selection
- H04W48/18—Selecting a network or a communication service
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
- H04W88/02—Terminal devices
- H04W88/06—Terminal devices adapted for operation in multiple networks or having at least two operational modes, e.g. multi-mode terminals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Mobile Radio Communication Systems (AREA)
- Communication Control (AREA)
- Radio Transmission System (AREA)
- Small-Scale Networks (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，複数の無線通信伝送方式を選択的に使用するための通信システムに関し，特に，一つの制御装置を用いて，一以上の無線通信伝送方式を有する無線通信装備，あるいは相互に異なる無線通信伝送方式を有する複数の無線通信装備の中から使用者の必要に応じて所望の無線通信伝送方式の無線通信装備を選択的に使用可能にする通信システムに関するものである。
【０００２】
【従来の技術】
まず図３を参照しながら，一以上の無線通信伝送方式を有する無線通信装備，あるいは相互に異なる無線通信伝送方式を有する複数の無線通信装備の中から使用者の必要に応じて所望の無線通信伝送方式の無線通信装備を選択的に使用可能にする通信システムの構成に関して説明する。
【０００３】
従来の無線通信システムの構成は，無線通信をするための通信信号を出力するマイクロプロセッサ１０と，マイクロプロセッサ１０から出力される信号が入力されて制御信号を出力する複数の制御装置２０，３０と，複数の制御装置２０，３０から出力される制御信号で駆動されてデータ伝送が選択的に使用可能になる複数の無線通信装置４０，５０から成る。
【０００４】
次に，上記構成に成る従来の通信システムによって，第２無線通信装置３０を駆動しようとする際の動作を説明する。まず，マイクロプロセッサ１０は，ユーザが使用しようとする無線通信伝送方式の無線通信用信号を第２制御装置３０に出力する。第２制御装置３０は，上記無線通信用信号が入力されると，第２無線通信装置５０を駆動するための制御信号を出力して，第２無線通信装置５０を駆動する。かかる制御信号により駆動される第２無線通信装備５０により，ユーザが使用する無線通信電送方式でデータを伝送することが可能となる。
【０００５】
【発明が解決しようとする課題】
しかし，上記のような従来の通信システムでは，ユーザが異なる無線通信伝送方式で他の無線通信装置を使用するたびに，該当無線通信装置を駆動するための別途の制御装置が必要になるという問題点を抱えていた。
【０００６】
本発明は，上記のような従来の通信システムの問題点に鑑みて成されたものであり，その目的は，一つの制御装置を用いて，一以上の無線通信伝送方式を有する無線通信装備，あるいは相互に異なる無線通信伝送方式を有する複数の無線通信装備の中から使用者の必要に応じて所望の無線通信伝送方式の無線通信装備を選択的に使用可能にする新規かつ改良された通信システムを提供することである。
【０００７】
【課題を解決するための手段】
上記課題を解決するために，本発明によれば，複数の無線通信伝送方式を選択的に使用可能にする新規かつ改良された通信システムが提供される。そして，この通信システムは，相互に異なる無線通信伝送方式を有する複数の装置（９０）のうち，使用しようとする一つの装置（９０）を使用可能にするマイクロプロセッサ（１０）と；複数のソフトウェアを記憶しており，それらのソフトウェアの中からマイクロプロセッサ（１０）により使用可能にされた装置を正常に動作させるソフトウェアを出力する記憶装置（７０）と；記憶装置（７０）が出力するソフトウェアが入力されて，データを交換するための通信用信号を出力する制御装置（６０）と；相互に異なる無線通信伝送方式を有する複数の装置のうち，マイクロプロセッサ（１０）により使用可能にされた装置のみに通信径路が形成されるように該当装置を選択する選択部（８０）と；相互に異なる無線通信伝送方式を有しており，マイクロプロセッサ（１０）により使用可能にされ，選択部（８０）により選択されたデータの伝送が可能な無線通信部（９０）と；から成ることを特徴としている。
【０００８】
また選択部（８０）は，少なくとも，システムインタフェースバスを通じて入力されるアドレス信号（ＳＡ）をデコードして出力するデコーダ（８１）と；プルアップ段（ＶＣＣ，Ｒ８２）から出力されるハイ信号が第１入力端子（Ｉ１）に入力され，デコーダ（８１）から出力される第１チップ選択信号（ＣＳ１）が第２入力端子（Ｉ２）に入力されて，対応する信号を出力する第１ラッチ（８３）と；一側入力端子にデコーダ（８１）から出力される第１使用可能信号（ＥＮ１）が入力され，他側入力端子に無線通信部（９０）から出力されるカード検出信号（ＣＤ＃）が入力されて，対応する信号を第１ラッチ（８３）の使用可能端子（ＬＥ）に出力する第１論理積ゲート（ＡＮＤ８４）と；一側入力端子にデコーダ（８１）から出力される第１チップ選択信号（ＣＳ１）が入力され，他側入力端子に第１論理積ゲート（ＡＮＤ８４）の出力信号により動作する第１ラッチ（８３）の第２出力端子（Ｏ２）から出力される信号が入力されて，対応する信号を無線通信部（９０）に出力する第１論理和ゲート（ＯＲ８５）と；プルアップ段（ＶＣＣ，Ｒ８６）から入力されるハイ信号が第１入力端子（Ｉ１）に入力され，デコーダ（８１）から出力される第２チップ選択信号（ＣＳ２）が第２入力端子（Ｉ２）に入力されて，対応する信号を出力する第２ラッチ（８７）と；一側入力端子にデコーダ（８１）から出力される第２使用可能信号（ＥＮ２）が入力され，他側入力端子に無線通信部（９０）から出力されるカード検出信号（ＣＤ＃）が入力されて，対応する信号を第２ラッチ（８７）の使用可能端子（ＬＥ）に出力する第２論理積ゲート（ＡＮＤ８８）と；一側入力端子にデコーダ（８１）から出力される第２チップ選択信号（ＣＳ２）が入力され，他側入力端子に第２論理積ゲート（ＡＮＤ８８）の出力信号により動作する第２ラッチ（８７）の第２出力端子（Ｏ２）から出力される信号が入力されて，対応する信号を無線通信部（９０）に出力する第２論理和ゲート（ＯＲ８９）から成ることを特徴としている。
【０００９】
さらに，各無線通信部（９０）は，少なくとも，選択部（８０）の第１ラッチ（８３）の第１出力端子（Ｉ１）に電源端子（ＶＣＣ）が連結され，第１論理積ゲート（ＡＮＤ８４）の他側入力端子にカード検出端子（ＣＤ＃）が連結され，マイクロプロセッサ（１０）から第３使用可能信号（ＥＮ３）が入力され，選択部（８０）の第１論理積ゲート（ＡＮＤ８４）から出力される信号をチップ選択端子（ＣＨＩＰＳＥＬＥＣＴ）から入力されて動作する無線ＬＡＮ（９１）と；選択部（８０）の第２ラッチ（８７）の第１出力端子（Ｉ１）に電源端子（ＶＣＣ）が連結され，第２論理積ゲート（ＡＮＤ８８）の他側入力端子にカード検出端子（ＣＤ＃）が連結され，マイクロプロセッサ（１０）から第３使用可能信号（ＥＮ３）が入力され，制御装置（７０）から出力される無線通信用信号（ＣＯＭ＃）が入力され，選択部（８０）の第２論理積ゲート（ＡＮＤ８８）から出力される信号をチップ選択端子（ＣＨＩＰＳＥＬＥＣＴ）から入力されて動作する無線モデム（９２）から成ることを特徴としている。
【００１０】
【発明の実施の形態】
以下に添付図面を参照しながら本発明にかかる複数の無線通信伝送方式を選択的に使用可能にする無線通信システムの好適な実施形態について詳細に説明する。なお，図１は，本発明の一実施形態にかかる複数の無線通信伝送方式を選択的に使用するための通信システムのブロック構成図であり，図２は，本発明の実施例に従う複数の無線通信伝送方式を選択的に使用するための通信システムの詳細回路図である。
【００１１】
る図１に示されるように，本発明にかかる複数の無線通信伝送方式を選択的に使用可能にする通信システムの好適な実施形態は，相互に異なる無線通信伝送方式を有する複数の装置９０の中からユーザが使用しようとする一つの装置９０を使用可能にするマイクロプロセッサ１０と，複数のソフトウェアを記憶しており，それらのソフトウェアの中からマイクロプロセッサ１０により使用可能にされた装置を正常に動作させるソフトウェアを出力する記憶装置７０と，その記憶装置７０から該当するソフトウェアを読み出して，データを交換するための通信用信号を出力する制御装置６０と，相互に異なる無線通信伝送方式を有する複数の装置の中からマイクロプロセッサ１０により使用可能にされた装置のみに通信径路が形成されるように該当装置９０を選択する選択部８０と，相互に異なる無線通信伝送方式を有しており，マイクロプロセッサ１０により使用可能にされ，選択部８０により選択されたデータの伝送が可能な無線通信部９０とから主に構成されている。なお，図１に示す例では，選択可能な無線通信部９０は，一つの構成のみが示されているが，図示の無線通信部９０と実質的に同一の構成を含む複数の無線通信部がシステムに接続されていることは言うまでもない。
【００１２】
さらに図２を参照しながら，図１に示す通信システムの選択部８０の一実施例の詳細について説明すると，その選択部８０は，少なくとも，システムインタフェースバスを通じて入力されるアドレス信号ＳＡをデコードして出力するデコーダ８１と，プルアップ段ＶＣＣ，Ｒ８２から出力されるハイ信号が第１入力端子Ｉ１に入力され，デコーダ８１から出力される第１チップ選択信号ＣＳ１が第２入力端子Ｉ２に入力されて，対応する信号を出力する第１ラッチ８３と，一側入力端子にデコーダ８１から出力される第１使用可能信号ＥＮ１が入力され，他側入力端子に無線通信部９０から出力されるカード検出信号ＣＤ＃が入力されて，対応する信号を第１ラッチ８３の使用可能端子ＬＥに出力する第１論理積ゲートＡＮＤ８４と，一側入力端子にデコーダ８１から出力される第１チップ選択信号ＣＳ１が入力され，他側入力端子に第１論理積ゲートＡＮＤ８４の出力信号により動作する第１ラッチ８３の第２出力端子Ｏ２から出力される信号が入力されて，対応する信号を無線通信部９０に出力する第１論理和ゲートＯＲ８５と，プルアップ段ＶＣＣ，Ｒ８６から入力されるハイ信号が第１入力端子Ｉ１に入力され，デコーダ８１から出力される第２チップ選択信号ＣＳ２が第２入力端子Ｉ２に入力されて，対応する信号を出力する第２ラッチ８７と，一側入力端子にデコーダ８１から出力される第２使用可能信号ＥＮ２が入力され，他側入力端子に無線通信部９０から出力されるカード検出信号ＣＤ＃が入力されて，対応する信号を第２ラッチ８７の使用可能端子ＬＥに出力する第２論理積ゲートＡＮＤ８８と，一側入力端子にデコーダ８１から出力される第２チップ選択信号ＣＳ２が入力され，他側入力端子に第２論理積ゲートＡＮＤ８８の出力信号により動作する第２ラッチ８７の第２出力端子Ｏ２から出力される信号が入力されて，対応する信号を無線通信部９０に出力する第２論理和ゲートＯＲ８９とから主に構成されている。
【００１３】
さらに，図３を参照しながら，本実施の形態にかかる通信システムにより選択される無線通信部９０の構成の一実施形態について説明すると，各無線通信部９０は，少なくとも，選択部８０の第１ラッチ８３の第１出力端子Ｉ１に電源端子ＶＣＣが連結され，第１論理積ゲートＡＮＤ８４の他側入力端子にカード検出端子ＣＤ＃が連結され，マイクロプロセッサ１０から第３使用可能信号ＥＮ３が入力され，選択部８０の第１論理積ゲートＡＮＤ８４から出力される信号をチップ選択端子ＣＨＩＰＳＥＬＥＣＴから入力されて動作する無線ＬＡＮ９１と，選択部８０の第２ラッチ８７の第１出力端子Ｉ１に電源端子ＶＣＣが連結され，第２論理積ゲートＡＮＤ８８の他側入力端子にカード検出端子ＣＤ＃が連結され，マイクロプロセッサ１０から第３使用可能信号ＥＮ３が入力され，制御装置７０から出力される通信用信号ＣＯＭ＃が入力され，選択部８０の第２論理積ゲートＡＮＤ８８から出力される信号をチップ選択端子ＣＨＩＰＳＥＬＥＣＴから入力されて動作する無線モデム９２とから主に構成されている。
【００１４】
なお，図示の例では，無線通信部９０は，無線ＬＡＮと無線モデムとから構成されているが，本発明はかかる例に限定されず，無線通信部９０を，無線ＬＡＮと無線モデム以外の他の無線通信装備を使用者が所望の数量だけ装着して使用できるシステムに対しても適用することが可能である。
【００１５】
次に，上記構成に成る本発明の好適な実施形態にかかる複数の無線通信伝送方式を選択的に使用するための通信システムの動作について説明する。
【００１６】
まず，割込信号ＩＮＴが入力される制御装置６０は，所望の無線通信伝送方式を有する無線通信装備９０（９１，９２）に関するソフトウェアを記憶装置７０から読み出して，対応する無線通信装備９０（９１，９２）とデータを交換するための通信用信号ＣＯＭ＃を出力する。そして，マイクロプロセッサ１０は，相互に異なる無線通信機能を有する複数の無線通信装備９０（９１，９２）の中から，所望の無線通信装備９０（９１，９２）を使用可能にするための信号を出力する。その際，本通信システムは，希望する無線通信伝送方式を有する無線通信装備９０（９１，９２）のアドレス信号ＳＡをシステムインタフェースバスを通じてデコーダ８１に入力する。
【００１７】
アドレス信号ＳＡが入力されると，デコーダ８１は，アドレス信号ＳＡをデコードして，該当するラッチ８３，８７を動作させるための使用可能信号ＥＮ１，ＥＮ２と該当する無線通信装備９０（９１，９２）を選択するためのチップ選択信号ＣＳ１，ＣＳ２を出力する。
【００１８】
デコーダ８１から出力された使用可能信号ＥＮ１，ＥＮ２が入力されると，使用可能にされたラッチ８３，８７の第１入力端子Ｉ１および第２入力端子Ｉ２には，プルアップ段から入力されたハイ状態の信号とデコーダ８１から出力されたチップ選択信号ＣＳ１，ＣＳ２が，それぞれ，入力される。そして，かかる入力を受けて，使用可能にされたラッチ８３，８７は，該当する無線通信装備９１，９２の電源端子ＶＣＣに第１出力端子Ｏ１から信号を出力して，電源を供給するとともに，第２出力端子Ｏ２から出力される信号を該当する論理和ゲートＯＲ８５，ＯＲ８９の一側入力端子に出力する。
【００１９】
該当する論理和ゲートＯＲ８５，ＯＲ８９の一側入力端子には，使用可能にされたラッチ８３，８７から出力された信号が入力され，その他側入力端子には，デコーダ８１から出力されるチップ選択信号ＣＳ１，ＣＳ２が入力される。そして，論理演算された該当出力信号を，使用しようとする無線通信装備９０（９１，９２）のチップ選択端子ＣＨＩＰＳＥＬＥＣＴに入力する。この結果，無線通信装備９０（９１，９２）は初めてデータを伝送できる状態になる。
【００２０】
より具体的に説明するために，例えば，無線ＬＡＮ９１を通じて無線通信をする場合を考えると，次のように動作する。割込信号ＩＮＴが入力されると，制御装置６０は，無線ＬＡＮ９１を動作させるためのソフトウェアを記憶装置７０から読み出して，無線ＬＡＮ９１にデータを交換するための通信用信号ＣＯＭ＃を出力する。
【００２１】
そして，マイクロプロセッサ１０は，相互に異なる無線通信機能を有する複数の無線通信装備９０（９１，９２）の中から，無線ＬＡＮ９１を動作させるための第３使用可能信号ＥＮ３を出力する。その際，本通信システムは，無線ＬＡＮ９１のアドレス信号ＳＡをシステムインタフェースバスを通じて前記デコーダ８１に入力する。
【００２２】
アドレス信号ＳＡが入力されると，デコーダ８１は，アドレス信号ＳＡをデコードして第１ラッチ８３を動作させるための第１使用可能信号ＥＮ１と無線ＬＡＮ９１を選択するための第１チップ選択信号ＣＳ１を出力する。
【００２３】
デコーダ８１から出力される第１使用可能信号ＥＮ１は，無線ＬＡＮ９１から出力されるカード検出信号ＣＤ＃とともに第１論理積ゲートＡＮＤ８４に印加される。そして，第１使用可能信号ＥＮ１と第１チップ選択信号ＣＳ１が入力されると，第１論理積ゲートＡＮＤ８４は，ハイ状態の信号を第１ラッチ８３の使用可能端子ＬＥに印加する。
【００２４】
このようにして，第１論理積ゲートＡＮＤ８４の出力信号により，使用可能にされた第１ラッチ８３は，その第１入力端子Ｉ１にプルアップ段ＶＣＣ，８２からハイ状態の信号が入力され，その第２入力端子Ｉ２にデコーダ８１から出力される第１チップ選択信号ＣＳ１が入力される。
【００２５】
ハイ状態の信号が入力されると，第１ラッチ８３は，第１出力端子Ｏ１から，無線ＬＡＮ９１の電源端子ＶＣＣに電源を供給するとともに，第２出力端子Ｏ２から対応する信号を第１論理和ゲートＯＲ８５の一側入力端子に出力する。
【００２６】
第１論理和ゲートＯＲ８５の一側入力端子には，第１ラッチ８３から出力された信号が入力され，また第１論理和ゲートＯＲ８５の他側入力端子には，デコーダ８１から出力される第１チップ選択信号ＣＳ１が入力され，これらの信号を論理演算して，対応する出力信号が無線ＬＡＮ９１のチップ選択端子ＣＨＩＰＳＥＬＥＣＴに入力される。この結果，無線ＬＡＮ９１は，初めてデータを伝送できる状態になる。
【００２７】
以上添付図面を参照しながら，本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において，各種の変更例および修正例に想到しうることは明らかであり，それらについても，当然に本発明の技術的範囲に属するものと了解される。
【００２８】
【発明の効果】
以上説明したように，本発明によれば，一つの制御装置を用いて一つ以上の無線通信方式を有する無線通信装備，あるいは相互に異なる無線通信伝送方式を有する複数の無線通信装備の中から，ユーザが必要とする所望の無線通信伝送方式の無線通信装備を選択的に使用できるので，システムの簡略化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態にかかる複数の無線通信伝送方式を選択的に使用するための通信システムのブロック構成図である。
【図２】本発明の実施の一形態にかかる複数の無線通信伝送方式を選択的に使用するための通信システムの詳細回路図である。
【図３】従来の複数の無線通信伝送方式を選択的に使用するための通信システムのブロック構成図である。
【符号の説明】
１０ マイクロプロセッサ
６０ 制御装置
７０ 記憶装置
８０ 選択部
８１ デコーダ
８３ 第１ラッチ
８７ 第２ラッチ
９０ 無線通信部
９１ 無線ＬＡＮ
９２ 無線モデム
【発明の属する技術分野】
本発明は，複数の無線通信伝送方式を選択的に使用するための通信システムに関し，特に，一つの制御装置を用いて，一以上の無線通信伝送方式を有する無線通信装備，あるいは相互に異なる無線通信伝送方式を有する複数の無線通信装備の中から使用者の必要に応じて所望の無線通信伝送方式の無線通信装備を選択的に使用可能にする通信システムに関するものである。
【０００２】
【従来の技術】
まず図３を参照しながら，一以上の無線通信伝送方式を有する無線通信装備，あるいは相互に異なる無線通信伝送方式を有する複数の無線通信装備の中から使用者の必要に応じて所望の無線通信伝送方式の無線通信装備を選択的に使用可能にする通信システムの構成に関して説明する。
【０００３】
従来の無線通信システムの構成は，無線通信をするための通信信号を出力するマイクロプロセッサ１０と，マイクロプロセッサ１０から出力される信号が入力されて制御信号を出力する複数の制御装置２０，３０と，複数の制御装置２０，３０から出力される制御信号で駆動されてデータ伝送が選択的に使用可能になる複数の無線通信装置４０，５０から成る。
【０００４】
次に，上記構成に成る従来の通信システムによって，第２無線通信装置３０を駆動しようとする際の動作を説明する。まず，マイクロプロセッサ１０は，ユーザが使用しようとする無線通信伝送方式の無線通信用信号を第２制御装置３０に出力する。第２制御装置３０は，上記無線通信用信号が入力されると，第２無線通信装置５０を駆動するための制御信号を出力して，第２無線通信装置５０を駆動する。かかる制御信号により駆動される第２無線通信装備５０により，ユーザが使用する無線通信電送方式でデータを伝送することが可能となる。
【０００５】
【発明が解決しようとする課題】
しかし，上記のような従来の通信システムでは，ユーザが異なる無線通信伝送方式で他の無線通信装置を使用するたびに，該当無線通信装置を駆動するための別途の制御装置が必要になるという問題点を抱えていた。
【０００６】
本発明は，上記のような従来の通信システムの問題点に鑑みて成されたものであり，その目的は，一つの制御装置を用いて，一以上の無線通信伝送方式を有する無線通信装備，あるいは相互に異なる無線通信伝送方式を有する複数の無線通信装備の中から使用者の必要に応じて所望の無線通信伝送方式の無線通信装備を選択的に使用可能にする新規かつ改良された通信システムを提供することである。
【０００７】
【課題を解決するための手段】
上記課題を解決するために，本発明によれば，複数の無線通信伝送方式を選択的に使用可能にする新規かつ改良された通信システムが提供される。そして，この通信システムは，相互に異なる無線通信伝送方式を有する複数の装置（９０）のうち，使用しようとする一つの装置（９０）を使用可能にするマイクロプロセッサ（１０）と；複数のソフトウェアを記憶しており，それらのソフトウェアの中からマイクロプロセッサ（１０）により使用可能にされた装置を正常に動作させるソフトウェアを出力する記憶装置（７０）と；記憶装置（７０）が出力するソフトウェアが入力されて，データを交換するための通信用信号を出力する制御装置（６０）と；相互に異なる無線通信伝送方式を有する複数の装置のうち，マイクロプロセッサ（１０）により使用可能にされた装置のみに通信径路が形成されるように該当装置を選択する選択部（８０）と；相互に異なる無線通信伝送方式を有しており，マイクロプロセッサ（１０）により使用可能にされ，選択部（８０）により選択されたデータの伝送が可能な無線通信部（９０）と；から成ることを特徴としている。
【０００８】
また選択部（８０）は，少なくとも，システムインタフェースバスを通じて入力されるアドレス信号（ＳＡ）をデコードして出力するデコーダ（８１）と；プルアップ段（ＶＣＣ，Ｒ８２）から出力されるハイ信号が第１入力端子（Ｉ１）に入力され，デコーダ（８１）から出力される第１チップ選択信号（ＣＳ１）が第２入力端子（Ｉ２）に入力されて，対応する信号を出力する第１ラッチ（８３）と；一側入力端子にデコーダ（８１）から出力される第１使用可能信号（ＥＮ１）が入力され，他側入力端子に無線通信部（９０）から出力されるカード検出信号（ＣＤ＃）が入力されて，対応する信号を第１ラッチ（８３）の使用可能端子（ＬＥ）に出力する第１論理積ゲート（ＡＮＤ８４）と；一側入力端子にデコーダ（８１）から出力される第１チップ選択信号（ＣＳ１）が入力され，他側入力端子に第１論理積ゲート（ＡＮＤ８４）の出力信号により動作する第１ラッチ（８３）の第２出力端子（Ｏ２）から出力される信号が入力されて，対応する信号を無線通信部（９０）に出力する第１論理和ゲート（ＯＲ８５）と；プルアップ段（ＶＣＣ，Ｒ８６）から入力されるハイ信号が第１入力端子（Ｉ１）に入力され，デコーダ（８１）から出力される第２チップ選択信号（ＣＳ２）が第２入力端子（Ｉ２）に入力されて，対応する信号を出力する第２ラッチ（８７）と；一側入力端子にデコーダ（８１）から出力される第２使用可能信号（ＥＮ２）が入力され，他側入力端子に無線通信部（９０）から出力されるカード検出信号（ＣＤ＃）が入力されて，対応する信号を第２ラッチ（８７）の使用可能端子（ＬＥ）に出力する第２論理積ゲート（ＡＮＤ８８）と；一側入力端子にデコーダ（８１）から出力される第２チップ選択信号（ＣＳ２）が入力され，他側入力端子に第２論理積ゲート（ＡＮＤ８８）の出力信号により動作する第２ラッチ（８７）の第２出力端子（Ｏ２）から出力される信号が入力されて，対応する信号を無線通信部（９０）に出力する第２論理和ゲート（ＯＲ８９）から成ることを特徴としている。
【０００９】
さらに，各無線通信部（９０）は，少なくとも，選択部（８０）の第１ラッチ（８３）の第１出力端子（Ｉ１）に電源端子（ＶＣＣ）が連結され，第１論理積ゲート（ＡＮＤ８４）の他側入力端子にカード検出端子（ＣＤ＃）が連結され，マイクロプロセッサ（１０）から第３使用可能信号（ＥＮ３）が入力され，選択部（８０）の第１論理積ゲート（ＡＮＤ８４）から出力される信号をチップ選択端子（ＣＨＩＰＳＥＬＥＣＴ）から入力されて動作する無線ＬＡＮ（９１）と；選択部（８０）の第２ラッチ（８７）の第１出力端子（Ｉ１）に電源端子（ＶＣＣ）が連結され，第２論理積ゲート（ＡＮＤ８８）の他側入力端子にカード検出端子（ＣＤ＃）が連結され，マイクロプロセッサ（１０）から第３使用可能信号（ＥＮ３）が入力され，制御装置（７０）から出力される無線通信用信号（ＣＯＭ＃）が入力され，選択部（８０）の第２論理積ゲート（ＡＮＤ８８）から出力される信号をチップ選択端子（ＣＨＩＰＳＥＬＥＣＴ）から入力されて動作する無線モデム（９２）から成ることを特徴としている。
【００１０】
【発明の実施の形態】
以下に添付図面を参照しながら本発明にかかる複数の無線通信伝送方式を選択的に使用可能にする無線通信システムの好適な実施形態について詳細に説明する。なお，図１は，本発明の一実施形態にかかる複数の無線通信伝送方式を選択的に使用するための通信システムのブロック構成図であり，図２は，本発明の実施例に従う複数の無線通信伝送方式を選択的に使用するための通信システムの詳細回路図である。
【００１１】
る図１に示されるように，本発明にかかる複数の無線通信伝送方式を選択的に使用可能にする通信システムの好適な実施形態は，相互に異なる無線通信伝送方式を有する複数の装置９０の中からユーザが使用しようとする一つの装置９０を使用可能にするマイクロプロセッサ１０と，複数のソフトウェアを記憶しており，それらのソフトウェアの中からマイクロプロセッサ１０により使用可能にされた装置を正常に動作させるソフトウェアを出力する記憶装置７０と，その記憶装置７０から該当するソフトウェアを読み出して，データを交換するための通信用信号を出力する制御装置６０と，相互に異なる無線通信伝送方式を有する複数の装置の中からマイクロプロセッサ１０により使用可能にされた装置のみに通信径路が形成されるように該当装置９０を選択する選択部８０と，相互に異なる無線通信伝送方式を有しており，マイクロプロセッサ１０により使用可能にされ，選択部８０により選択されたデータの伝送が可能な無線通信部９０とから主に構成されている。なお，図１に示す例では，選択可能な無線通信部９０は，一つの構成のみが示されているが，図示の無線通信部９０と実質的に同一の構成を含む複数の無線通信部がシステムに接続されていることは言うまでもない。
【００１２】
さらに図２を参照しながら，図１に示す通信システムの選択部８０の一実施例の詳細について説明すると，その選択部８０は，少なくとも，システムインタフェースバスを通じて入力されるアドレス信号ＳＡをデコードして出力するデコーダ８１と，プルアップ段ＶＣＣ，Ｒ８２から出力されるハイ信号が第１入力端子Ｉ１に入力され，デコーダ８１から出力される第１チップ選択信号ＣＳ１が第２入力端子Ｉ２に入力されて，対応する信号を出力する第１ラッチ８３と，一側入力端子にデコーダ８１から出力される第１使用可能信号ＥＮ１が入力され，他側入力端子に無線通信部９０から出力されるカード検出信号ＣＤ＃が入力されて，対応する信号を第１ラッチ８３の使用可能端子ＬＥに出力する第１論理積ゲートＡＮＤ８４と，一側入力端子にデコーダ８１から出力される第１チップ選択信号ＣＳ１が入力され，他側入力端子に第１論理積ゲートＡＮＤ８４の出力信号により動作する第１ラッチ８３の第２出力端子Ｏ２から出力される信号が入力されて，対応する信号を無線通信部９０に出力する第１論理和ゲートＯＲ８５と，プルアップ段ＶＣＣ，Ｒ８６から入力されるハイ信号が第１入力端子Ｉ１に入力され，デコーダ８１から出力される第２チップ選択信号ＣＳ２が第２入力端子Ｉ２に入力されて，対応する信号を出力する第２ラッチ８７と，一側入力端子にデコーダ８１から出力される第２使用可能信号ＥＮ２が入力され，他側入力端子に無線通信部９０から出力されるカード検出信号ＣＤ＃が入力されて，対応する信号を第２ラッチ８７の使用可能端子ＬＥに出力する第２論理積ゲートＡＮＤ８８と，一側入力端子にデコーダ８１から出力される第２チップ選択信号ＣＳ２が入力され，他側入力端子に第２論理積ゲートＡＮＤ８８の出力信号により動作する第２ラッチ８７の第２出力端子Ｏ２から出力される信号が入力されて，対応する信号を無線通信部９０に出力する第２論理和ゲートＯＲ８９とから主に構成されている。
【００１３】
さらに，図３を参照しながら，本実施の形態にかかる通信システムにより選択される無線通信部９０の構成の一実施形態について説明すると，各無線通信部９０は，少なくとも，選択部８０の第１ラッチ８３の第１出力端子Ｉ１に電源端子ＶＣＣが連結され，第１論理積ゲートＡＮＤ８４の他側入力端子にカード検出端子ＣＤ＃が連結され，マイクロプロセッサ１０から第３使用可能信号ＥＮ３が入力され，選択部８０の第１論理積ゲートＡＮＤ８４から出力される信号をチップ選択端子ＣＨＩＰＳＥＬＥＣＴから入力されて動作する無線ＬＡＮ９１と，選択部８０の第２ラッチ８７の第１出力端子Ｉ１に電源端子ＶＣＣが連結され，第２論理積ゲートＡＮＤ８８の他側入力端子にカード検出端子ＣＤ＃が連結され，マイクロプロセッサ１０から第３使用可能信号ＥＮ３が入力され，制御装置７０から出力される通信用信号ＣＯＭ＃が入力され，選択部８０の第２論理積ゲートＡＮＤ８８から出力される信号をチップ選択端子ＣＨＩＰＳＥＬＥＣＴから入力されて動作する無線モデム９２とから主に構成されている。
【００１４】
なお，図示の例では，無線通信部９０は，無線ＬＡＮと無線モデムとから構成されているが，本発明はかかる例に限定されず，無線通信部９０を，無線ＬＡＮと無線モデム以外の他の無線通信装備を使用者が所望の数量だけ装着して使用できるシステムに対しても適用することが可能である。
【００１５】
次に，上記構成に成る本発明の好適な実施形態にかかる複数の無線通信伝送方式を選択的に使用するための通信システムの動作について説明する。
【００１６】
まず，割込信号ＩＮＴが入力される制御装置６０は，所望の無線通信伝送方式を有する無線通信装備９０（９１，９２）に関するソフトウェアを記憶装置７０から読み出して，対応する無線通信装備９０（９１，９２）とデータを交換するための通信用信号ＣＯＭ＃を出力する。そして，マイクロプロセッサ１０は，相互に異なる無線通信機能を有する複数の無線通信装備９０（９１，９２）の中から，所望の無線通信装備９０（９１，９２）を使用可能にするための信号を出力する。その際，本通信システムは，希望する無線通信伝送方式を有する無線通信装備９０（９１，９２）のアドレス信号ＳＡをシステムインタフェースバスを通じてデコーダ８１に入力する。
【００１７】
アドレス信号ＳＡが入力されると，デコーダ８１は，アドレス信号ＳＡをデコードして，該当するラッチ８３，８７を動作させるための使用可能信号ＥＮ１，ＥＮ２と該当する無線通信装備９０（９１，９２）を選択するためのチップ選択信号ＣＳ１，ＣＳ２を出力する。
【００１８】
デコーダ８１から出力された使用可能信号ＥＮ１，ＥＮ２が入力されると，使用可能にされたラッチ８３，８７の第１入力端子Ｉ１および第２入力端子Ｉ２には，プルアップ段から入力されたハイ状態の信号とデコーダ８１から出力されたチップ選択信号ＣＳ１，ＣＳ２が，それぞれ，入力される。そして，かかる入力を受けて，使用可能にされたラッチ８３，８７は，該当する無線通信装備９１，９２の電源端子ＶＣＣに第１出力端子Ｏ１から信号を出力して，電源を供給するとともに，第２出力端子Ｏ２から出力される信号を該当する論理和ゲートＯＲ８５，ＯＲ８９の一側入力端子に出力する。
【００１９】
該当する論理和ゲートＯＲ８５，ＯＲ８９の一側入力端子には，使用可能にされたラッチ８３，８７から出力された信号が入力され，その他側入力端子には，デコーダ８１から出力されるチップ選択信号ＣＳ１，ＣＳ２が入力される。そして，論理演算された該当出力信号を，使用しようとする無線通信装備９０（９１，９２）のチップ選択端子ＣＨＩＰＳＥＬＥＣＴに入力する。この結果，無線通信装備９０（９１，９２）は初めてデータを伝送できる状態になる。
【００２０】
より具体的に説明するために，例えば，無線ＬＡＮ９１を通じて無線通信をする場合を考えると，次のように動作する。割込信号ＩＮＴが入力されると，制御装置６０は，無線ＬＡＮ９１を動作させるためのソフトウェアを記憶装置７０から読み出して，無線ＬＡＮ９１にデータを交換するための通信用信号ＣＯＭ＃を出力する。
【００２１】
そして，マイクロプロセッサ１０は，相互に異なる無線通信機能を有する複数の無線通信装備９０（９１，９２）の中から，無線ＬＡＮ９１を動作させるための第３使用可能信号ＥＮ３を出力する。その際，本通信システムは，無線ＬＡＮ９１のアドレス信号ＳＡをシステムインタフェースバスを通じて前記デコーダ８１に入力する。
【００２２】
アドレス信号ＳＡが入力されると，デコーダ８１は，アドレス信号ＳＡをデコードして第１ラッチ８３を動作させるための第１使用可能信号ＥＮ１と無線ＬＡＮ９１を選択するための第１チップ選択信号ＣＳ１を出力する。
【００２３】
デコーダ８１から出力される第１使用可能信号ＥＮ１は，無線ＬＡＮ９１から出力されるカード検出信号ＣＤ＃とともに第１論理積ゲートＡＮＤ８４に印加される。そして，第１使用可能信号ＥＮ１と第１チップ選択信号ＣＳ１が入力されると，第１論理積ゲートＡＮＤ８４は，ハイ状態の信号を第１ラッチ８３の使用可能端子ＬＥに印加する。
【００２４】
このようにして，第１論理積ゲートＡＮＤ８４の出力信号により，使用可能にされた第１ラッチ８３は，その第１入力端子Ｉ１にプルアップ段ＶＣＣ，８２からハイ状態の信号が入力され，その第２入力端子Ｉ２にデコーダ８１から出力される第１チップ選択信号ＣＳ１が入力される。
【００２５】
ハイ状態の信号が入力されると，第１ラッチ８３は，第１出力端子Ｏ１から，無線ＬＡＮ９１の電源端子ＶＣＣに電源を供給するとともに，第２出力端子Ｏ２から対応する信号を第１論理和ゲートＯＲ８５の一側入力端子に出力する。
【００２６】
第１論理和ゲートＯＲ８５の一側入力端子には，第１ラッチ８３から出力された信号が入力され，また第１論理和ゲートＯＲ８５の他側入力端子には，デコーダ８１から出力される第１チップ選択信号ＣＳ１が入力され，これらの信号を論理演算して，対応する出力信号が無線ＬＡＮ９１のチップ選択端子ＣＨＩＰＳＥＬＥＣＴに入力される。この結果，無線ＬＡＮ９１は，初めてデータを伝送できる状態になる。
【００２７】
以上添付図面を参照しながら，本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において，各種の変更例および修正例に想到しうることは明らかであり，それらについても，当然に本発明の技術的範囲に属するものと了解される。
【００２８】
【発明の効果】
以上説明したように，本発明によれば，一つの制御装置を用いて一つ以上の無線通信方式を有する無線通信装備，あるいは相互に異なる無線通信伝送方式を有する複数の無線通信装備の中から，ユーザが必要とする所望の無線通信伝送方式の無線通信装備を選択的に使用できるので，システムの簡略化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態にかかる複数の無線通信伝送方式を選択的に使用するための通信システムのブロック構成図である。
【図２】本発明の実施の一形態にかかる複数の無線通信伝送方式を選択的に使用するための通信システムの詳細回路図である。
【図３】従来の複数の無線通信伝送方式を選択的に使用するための通信システムのブロック構成図である。
【符号の説明】
１０ マイクロプロセッサ
６０ 制御装置
７０ 記憶装置
８０ 選択部
８１ デコーダ
８３ 第１ラッチ
８７ 第２ラッチ
９０ 無線通信部
９１ 無線ＬＡＮ
９２ 無線モデム
Claims (2)
- 複数の無線通信伝送方式を選択的に使用可能にする通信システムにおいて：
相互に異なる無線通信伝送方式を有する複数の装置のうち，使用しようとする一つの装置を使用可能にするマイクロプロセッサと；
複数のソフトウェアを記憶しており，前記ソフトウェアの中から前記マイクロプロセッサにより使用可能にされた装置を正常に動作させるソフトウェアを出力する記憶装置と；
前記記憶装置が出力するソフトウェアが入力されて，データを交換するための通信用信号を出力する制御装置と；
相互に異なる無線通信伝送方式を有する複数の装置のうち，前記マイクロプロセッサにより使用可能にされた装置のみに通信径路が形成されるように該当装置を選択する選択部と；
相互に異なる無線通信伝送方式を有しており，前記マイクロプロセッサにより使用可能にされ前記選択部により選択されたデータの伝送が可能な無線通信部と；
を備え，
前記選択部は，少なくとも，
システムインタフェースバスを通じて入力されるアドレス信号をデコードして出力するデコーダと；
プルアップ段から出力されるハイ信号が第１入力端子に入力され，前記デコーダから出力される第１チップ選択信号が第２入力端子に入力されて，対応する信号を出力する第１ラッチと；
一側入力端子に前記デコーダから出力される第１使用可能信号が入力され，他側入力端子に前記無線通信部から出力されるカード検出信号が入力されて，対応する信号を前記第１ラッチの使用可能端子に出力する第１論理積ゲートと；
一側入力端子に前記デコーダから出力される第１チップ選択信号が入力され，他側入力端子に前記第１論理積ゲートの出力信号により動作する前記第１ラッチの第２出力端子から出力される信号が入力されて，対応する信号を前記無線通信部に出力する第１論理和ゲートと；
プルアップ段から出力されるハイ信号が第１入力端子に入力され，前記デコーダから出力される第２チップ選択信号が第２入力端子に入力されて，対応する信号を出力する第２ラッチと；
一側入力端子に前記デコーダから出力される第２使用可能信号が入力され，他側入力端子に前記無線通信部から出力されるカード検出信号が入力されて，対応する信号を前記第２ラッチの使用可能端子に出力する第２論理積ゲートと；
一側入力端子に前記デコーダから出力される第２チップ選択信号が入力され，他側入力端子に前記第２論理積ゲートの出力信号により動作する前記第２ラッチの第２出力端子から出力される信号が入力されて，対応する信号を前記無線通信部に出力する第２論理和ゲートと；から成ることを特徴とする，複数の無線通信伝送方式を選択的に使用するための通信システム。 - 前記各無線通信部は，少なくとも，
前記選択部の第１ラッチの第１出力端子に電源端子が連結され，前記第１論理積ゲートの他側入力端子にカード検出端子が連結され，前記マイクロプロセッサから第３使用可能信号が入力され，前記選択部の前記第１論理積ゲートから出力される信号をチップ選択端子から入力されて動作する無線ＬＡＮと；
前記選択部の第２ラッチの第１出力端子に電源端子が連結され，前記第２論理積ゲートの他側入力端子にカード検出端子が連結され，前記マイクロプロセッサから第３使用可能信号が入力され，前記制御装置から出力される無線通信用信号が入力され，前記選択部の第２論理積ゲートから出力される信号をチップ選択端子から入力されて動作する無線モデムと；
から成ることを特徴とする，請求項１に記載の複数の無線通信伝送方式を選択的に使用するための通信システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995P45628 | 1995-11-30 | ||
| KR1019950045628A KR0167644B1 (ko) | 1995-11-30 | 1995-11-30 | 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신시스템 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186736A JPH09186736A (ja) | 1997-07-15 |
| JP3762005B2 true JP3762005B2 (ja) | 2006-03-29 |
Family
ID=19437051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33630496A Expired - Fee Related JP3762005B2 (ja) | 1995-11-30 | 1996-12-02 | 複数の無線通信伝送方式を選択的に使用可能にする通信システム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5864300A (ja) |
| JP (1) | JP3762005B2 (ja) |
| KR (1) | KR0167644B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6131130A (en) * | 1997-12-10 | 2000-10-10 | Sony Corporation | System for convergence of a personal computer with wireless audio/video devices wherein the audio/video devices are remotely controlled by a wireless peripheral |
| EP1161042B1 (en) * | 1999-12-28 | 2010-06-16 | NTT DoCoMo, Inc. | Radio communication method and radio station |
| DE60141613D1 (de) | 2000-08-03 | 2010-04-29 | Infineon Technologies Ag | Konfigurierbarer Modulator |
| JP2002099470A (ja) * | 2000-09-25 | 2002-04-05 | Toshiba Corp | 情報処理装置及びネットワークコントローラ設定方法 |
| JP3512735B2 (ja) * | 2000-11-30 | 2004-03-31 | 株式会社東芝 | 情報処理装置 |
| US7068610B2 (en) | 2002-02-26 | 2006-06-27 | Unruh Lincoln J | System and method for reliable communications over multiple packet RF networks |
| KR100625239B1 (ko) * | 2003-12-27 | 2006-09-19 | 삼성전자주식회사 | 다중 모드 단말기와 그의 동작 방법 및 이를 저장한기록매체 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3618031A (en) * | 1970-06-29 | 1971-11-02 | Honeywell Inf Systems | Data communication system |
| US3828325A (en) * | 1973-02-05 | 1974-08-06 | Honeywell Inf Systems | Universal interface system using a controller to adapt to any connecting peripheral device |
| US4246637A (en) * | 1978-06-26 | 1981-01-20 | International Business Machines Corporation | Data processor input/output controller |
| US4466062A (en) * | 1982-08-30 | 1984-08-14 | Gte Automatic Electric Inc. | Apparatus for CCIS data transfer between a CPU and a plurality of data terminal equipment |
| US4803623A (en) * | 1986-10-31 | 1989-02-07 | Honeywell Bull Inc. | Universal peripheral controller self-configuring bootloadable ramware |
| JPH0665087B2 (ja) * | 1988-10-26 | 1994-08-22 | ゼロックスコーポレーション | インタフェース装置 |
| JPH087930B2 (ja) * | 1990-03-16 | 1996-01-29 | 松下電器産業株式会社 | フロッピーディスク装置 |
| US5202963A (en) * | 1990-12-18 | 1993-04-13 | Bull Hn Information Systems Inc. | Method and apparatus for adapting a remote communications controller to a variety of types of communications modems |
| JP2837970B2 (ja) * | 1991-04-12 | 1998-12-16 | 三菱電機株式会社 | Ｉｃカード |
| JPH0581850A (ja) * | 1991-07-19 | 1993-04-02 | Mitsubishi Electric Corp | メモリｉｃ及びメモリ装置 |
| JPH05216712A (ja) * | 1991-10-23 | 1993-08-27 | Internatl Business Mach Corp <Ibm> | コンピュータシステムおよびこのコンピュータシステム上で内観的タスクを遂行する方法並びにｉ／ｏプロセッサアセンブリ |
| WO1993009501A1 (en) * | 1991-11-01 | 1993-05-13 | Yeh Keming W | Portable device having data storage capability for transferring data between a portable computer and a desktop computer |
| US5499384A (en) * | 1992-12-31 | 1996-03-12 | Seiko Epson Corporation | Input output control unit having dedicated paths for controlling the input and output of data between host processor and external device |
| US5406643A (en) * | 1993-02-11 | 1995-04-11 | Motorola, Inc. | Method and apparatus for selecting between a plurality of communication paths |
| US5530897A (en) * | 1993-10-01 | 1996-06-25 | International Business Machines Corporation | System for dynamic association of a variable number of device addresses with input/output devices to allow increased concurrent requests for access to the input/output devices |
-
1995
- 1995-11-30 KR KR1019950045628A patent/KR0167644B1/ko not_active Expired - Fee Related
-
1996
- 1996-11-27 US US08/753,685 patent/US5864300A/en not_active Expired - Lifetime
- 1996-12-02 JP JP33630496A patent/JP3762005B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09186736A (ja) | 1997-07-15 |
| US5864300A (en) | 1999-01-26 |
| KR970031616A (ko) | 1997-06-26 |
| KR0167644B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3762005B2 (ja) | 複数の無線通信伝送方式を選択的に使用可能にする通信システム | |
| JPS6239580B2 (ja) | ||
| JPH0365899A (ja) | 車載用オーディオ装置 | |
| JPH0522365A (ja) | 通信処理装置 | |
| JPH06332796A (ja) | 回路基板制御装置 | |
| JP2771313B2 (ja) | Ｉｃカードおよびｉｃカードシステム | |
| JPS59200362A (ja) | 端末装置の制御方式 | |
| JP2006304011A (ja) | インタフェース回路 | |
| JP3351581B2 (ja) | データ中継装置 | |
| JPH05151151A (ja) | バス変換装置 | |
| JPS61270952A (ja) | デ−タ伝送方式 | |
| JPS58105324A (ja) | 本体機器と周辺機器との接続装置 | |
| JP2000330879A (ja) | 入出力チャネル試験方法および装置 | |
| JPS60129826A (ja) | けん盤装置 | |
| KR100496479B1 (ko) | 어드레스 신호 디코딩 회로 | |
| KR19990038069U (ko) | 메모리가변방식의 디엠에이 콘트롤러 | |
| JPH08249265A (ja) | 記憶装置及び制御方法 | |
| JPS59191647A (ja) | デ−タ処理システムにおけるシリアルｉ／ｏ | |
| KR19980034794A (ko) | 다수의 인터럽트 정합장치 | |
| KR20010005292A (ko) | 디바이스 제어방법 | |
| JPH09130873A (ja) | 送受信回路 | |
| JP2000347992A (ja) | データ送受信回路 | |
| KR19980029503U (ko) | 컴퓨터 시스템과 내장된 마이컴의 인터페이스 회로 | |
| JPH09265448A (ja) | 複数のｉｃをｃｐｕで制御するシステム | |
| JPS6138656U (ja) | 電子複写機制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050603 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050907 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050912 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060112 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090120 Year of fee payment: 3 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090120 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090120 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100120 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120120 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130120 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |