JPS5873665U - 電圧抑制回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図は一般の電圧抑制回路の一例を示すブロック系統
図、第２図及び第３図は夫々従来回路の要部の各側を示
す回路図、第４図は本考案回路の第１実施例を示す回路
系統図、第５図は第４図における電圧Ｅ□とＥ２の変化
の一例を示す図、第６図は本考案回路の第２実施例の要
部を示す回路図である。 １・・・・・・発振段及び励振段、２・・・・・・偏向
出力段、３・・・・・・高圧発生回路、４・・・・・・
受像管、５・・・・・・制限回路、９．１４・・・・・
・ツェナーダイオード、１０・・・・・・与イリスタ、
１１・・・・・・制限用ＰＮＰ　）ランジスタ、１２・
・・・・・ベースバイアス抵抗、１３・・・・・・コン
パレータ、１５・・・・・・ツェナーダイオードバイア
ス抵抗、１６・・・・・・バイパス抵抗、１７・・・・
・・時定数回路、２０．２１・・・・・・ＮＰＮトラン
ジスタ、２２・・・・・・エミッタ抵抗、十ＥＢ・・・
・・・機器の直流電源電圧、十ＥＢ′・・・・・・発振
段及び励振段１の動作用直流電源電圧。

Claims (1)

【実用新案登録請求の範囲】
1. 電圧が所定値以下に抑制されるべき被抑制電圧を出力す
   る第１の回路を駆動する第２の回路の電源電圧を上記被
   抑制電圧のレベルに応じて制御し該第１の商略の動作を
   間接的に制御する電圧抑制回路において、上記被抑制電
   圧に比例する第１の電圧と定電圧素子よりの第２の電圧
   とを夫為レベル比較するレベル比較器と、該第１の電圧
   が該第２の電圧よりも低いときは上記第２の回路を動作
   させるに充分な値の電源電圧を発生すると共に該定電圧
   素子にバイアス電圧を供給し、該第１の電圧が該第２の
   電圧よりも高いときは該第２の回路−の電源電圧及び該
   定電圧素子のバイアス電圧を夫々実質的に遮断するよう
   該レベル比較器の出力信号に応じて動作制御される電圧
   発生回路とよりなり、該電源電圧及び該定電圧素子のバ
   イアス電圧の実質的遮断により該第１の電圧を比較的大
   なる時定数をもって第１の値に向って下降させ、かつ該
   第２の電圧を該第１の電圧の下降時定数よりも小なる時
   定数をもって該第１の値よりも大なる値へ向って下降さ
   せて一定期間後に該第２の電圧が該第１の電圧よりも高
   くなったときは該第２の電圧は該第１の電圧よりも小な
   る時定数をもって定電圧値へ上昇せしめるよう構成した
   電圧抑制回路。