JPS5873893A - 電子時計 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電ｆ時計に関するものでちる。

従来、電子時計の大きさを定めるものとして、水晶振動
子、パルス七−夕、′屯ｆ表示素子、電池のうちのいず
れかが限界となり、技術の発展と共に交互に限界の地位
を譲りながら体積の縮小化の道をたどってきた。

時計の動作寿はを定めるものとして、分周電力、パルス
モータ電力、水晶発掘４＆力があり、これらに組合わさ
れる電池の漏れ心・准損失がらり、これらと使用電池の
Ｋ　危’ｇ　ｔとの関係で電子時計の動作寿命が定めら
れた。電池時計の商品性に於て、性能は当然としてＬ記
の外形手法及び動作寿命は大きな割合を占めるものであ
り、最Ｊｉになってようやく自動巻の機械式時計の域に
達［７て米た。史に最近の技術によればモータの特性向
ト及び輪列機構の設計の合理化により、時計を駆動する
に必要な電力は数年前の１０μＷから１μＷ以Ｆにまで
低下しようとしている゛。父、電子表示の時計の時刻表
示に要する電力に就いても、液話表示を例に取れば０．
５μＷ以Ｆになった。ここで時刻表小に要する電力だけ
を考えるとすれば、電池６酸は１／１０で良い事になり
、或は動作寿命を１０年とする時計をも設計可能となっ
た。現状においては、時刻表示以外の電池時計の電力消
費が３μｗ　−１，５μＷ存在し、これはその２／３を
発振回路、ｌ／３を分周その他の発振以外の時計回路シ
ステムが消費するようになっている。従って、現在時計
の薄型化、、長身命化に対する端点の２／３は電気回路
であると言える。一 本発明は、上記の問題点である電気回路の消費電力を低
減化し、更に性能の向トをも期待で角るシステムの構成
に関するものである。本発明の要点は、電源電圧に対し
コンデ／すを直タリに接続してエネルギーを蓄え、次に
これを並列接続してコンデンサの成端の電位差を平均化
しこれらのスイッチング動作により高い効率め低電圧源
を作成し、この低電圧を用いて水晶の発振及び時計用の
情報処理を行う事により従来の電子回路で行って来た情
報の処理をもとの電圧の２乗の１にし、−挙７ｎ１／４
〜１／２５とし、総消費−力で従来の諷子時計の１／１
０　を達成し、薄型で力・つ長動作寿命の重子時計を提
供するものである１、史に本ｍ成によれば電子部品を低
いイノピーダ／スで１吏用できるようになり、水晶発振
４の精度、安定度、精度の維持の容易さにおいて効果が
大きい。父、本ｍ　成は電子回路による機能の増大を特
徴とする多機能時計、例えば多重アラーム時計−や計痒
器付き時計、或は純然たるボケツタグルＦ！に器例えば
手帳型計痒器に用いて効果が大であり、父、場合に＆６
じて高電圧や低電圧を！にいわけるシステム、例えば、
常時は低電圧源で計時と行い、表示素子のコントラスト
を高めたり、置数表示や演算結果の表示時には低速動作
とし、演算命令時のみ演算の速度をＥげたい場合に演算
部＆源を切りかえて高電圧部を用い計算器の動作周波数
上限を向トさぜ、クロックパルスの周波数を高くして演
算スピードを向−トさせる場合などに用いて低消費成力
化と高性能化を両立させる事ができ、効果の大なるもの
である。

次に、図面に基づき本発明の１実施例を説明する。第１
１聞６ておいて、黒の大検はエネルギー流の経路を示し
、細ＩｊＭは信号の経路を示すこととする。

第１図において、１１１は本発明における型土変換回路
の為の極低電力の開発振器で、例えば低相互コンダクタ
ンスのＣ／ＭＯＳインバータを３段〜５段り／グ接続し
て作られる。１１２はスイッチング回路網で、開発５５
１１１から得られる信号に同期してスイッチングされる
。１１３は時計の時間基準信号源で、例えば水晶発振回
路で実現化される。１１４は計時単位信号合成機構で時
間基準信号源１１３の出力、例えば３２７６８Ｈｚから
時計の刻みの単位となる信号、例えば家、庭用のクロッ
クには秒まで正確であればよいからｉＨｚを合或し、ま
たクロノグラフ用には１／１００単位まで測れるように
１００Ｈｚを合成する。１１５は計時機構であって初期
値の設定の可能な計数４で構成され前記計時単位信号合
成機構１１４の信号を計数する事により初期値時刻をス
タート点として時刻を保持する。１１６はレベル変換器
で水晶発振器１１３、計数信号合成機構１１４、計時機
構１１５までがＶｓｓ’例えば０．３ｖで動作し、表示
装置１１７以降のシステムが■８Ｂ７例えば１．５５Ｖ
ｏｌｔで動作するが如く動作電圧レベルが異る場合に信
号の伝達すべき情報は変えずに電圧レベルのみを変換す
る。レベル変＃４１１６は計数信号合成機構１１４と計
時機構１１５の間にそう人し計時機構１１５’ｄＶｓｓ
、で動作せしめる方式例えば計数信号合成１１ｏ４１１
４を分割して前段をＶｓａ’で動作させ後段をＶｇｓｌ
で動作させ前段と、後段の間てレベル変換器１１６をそ
う人する方式も考えら江る。そう人の位置によりレベル
変換すべき信号路の数が異なり又取扱う周波数が異なる
。一般には計時機構よりも周波数の高い側にレベル変換
器１１６を設置する方がレベル変換器の数が少くて良い
が消費電力が増える又周波数の低い側シて設装置する方
がレベル変換器の数が増えチップサイズ的に負担が大き
いが消費（力が低くなる。表示層［置１１７は計時機ｆ
１１１１５で保持される時刻情報あるいはそあ他の指示
情報を表示するブロックでデコーダ及表示駆動回路及表
示素子を含む。１１Ｂは電気的エネルギー源で例えば過
酸化銀電池あるいは太陽電池と二次電池を組合せたシス
テムが用いられる。

スイッチング素子を制御するスイッチングパルスは、水
晶時計の場合分局段の途中から簡単に取り出せるが、こ
れと独立に極低電力のリング発振器を用いる方法があり
、高Ｑ値の水晶振動子を用いた低電力水晶発振器の遅い
起動性に比較して、速い発振立上り特性を備えたリング
発振器を開発振器として用意し、これにより電圧変換の
スイッチングを行う事ができる。

第２図は、本願における電圧変換用の開発振器（Ａ）、
波形整形回路（Ｂ）、スイッチング回路（Ｃ）の具本的
実施例である。２０１は、１．６Ｖｏｌｔの電池、２１
１は、低ＧｍのＰチャネルエン・・ンスメントＦＥＴ、
２１２ａＮチャネルエン・・ンスメントＦＥＴである。

第２図にｈ−い、、、て、Ｐチャネルエンハンスメント
ＦＥＴ、２１１と、Ｎチャネルエンハンス、メントＦＥ
Ｔ２１２の対は、インバータ回路を形成し、ゲインが充
分であれば該回路の応答時間の３倍を半周期とする周波
数で発振する。

発振を開発振器として用いる事は、集積回路化に際して
コンデンサが不要な為に有効であ乙゛。

周波数は、例えば１ｏｏｏＨ３〜１０ｏＨ２で、この発
振で消費する電流は、ｏ、１μＡ−０，０１μＡとなる
。２１１の低相〃コンダクタ／スＦＥＴは発振時にＦＥ
Ｔ２１１及び２１２を貫通し、電源を短絡して流扛る電
流の成分を減する為の処置であって、イイバータのノー
スと電源とを、単に高抵抗を介して接続する事１（よっ
ても、該貫通直流の低下を達成できるものである。信号
φＤ２１３は、やはり低Ｑｍのインバータ２２１に１っ
て波形整形され、スイッチ７７回路（Ｃ）にφ、７なる
相補助な信号対として共恰される。スイッチ７７回路（
Ｃ）に供給する信号、・ま、必ずしも相反転した相補的
な信号である必要はない。

もしもスイノ≠１．．ング部にｍ相（ｍは自然数）の′
１１゜ 信号を供給する必要がある場合には、発根部（４）の奇
数個例えば２．、　ｎ　＋　１　ｊ向（（２ｎ＋１’）
＞ｍｍ　（ｉ自然数）のインバータの出力信号が同一位
相で位相が相斤に・異なるのを利用して、となり合うイ
ンバータの出の排他論理層の如きデコーダ回路により（
２ｎ　＋　１　）以下の個数の信号、及びその反転信号
を得る事ができる。

第２図のスイッチング回路（０の実施例は単相で相補的
な２つの信号があれば良い。

第２図の２３１．２３３．２３２．２３４は共にスイッ
チング回路で、機能的にはφ＝Ｈにおいて、偶数番号２
３２．２３４のスイッチがＯＮとなり、奇数番号２３１
．２３３のスイッチがＯＦＦとなる。

このφ＝Ｈの状態でコンデンサＣ，２４１及びＣ２２４
２は直列に接続されて、その両端が、Ｖｏｏ及びＶｓｓ
に接続され充電される。

Ｖ　ｓ　ａ　１　／　２なる出ｔＪ端２５１と電源６Ｄ
Ｖｏｏ又Ｆｉ、Ｖｓａとの間に負荷が接続されていれば
、又Ｃ３とＣ２の容゛１比が等しくなければ、ＣＩ、Ｃ
２の各々の両端の電圧Ｖ１．Ｖ、は相等しくない。次に
φ；Ｌとなると奇数番号２３１．２３３のスイッチング
がＯＮとなり、２３２．２３４の偶数番号のスイッチが
ＯＦＦとなってＣｌ２４１．Ｃ２２４２のコンデンサは
並列接続され、”Ｉ　＝、”’２（ＮＯ）となる。φ’
ＤＨ，Ｌの交圧の切り換えにより、２５１のｖ　ｓ　ｓ
　ｉ　／　２出力端からはＶｏ。

と−Ｖ　ｓ　ｓ　１７２の間で測ってＶｓｓ、の１／２
の電圧が得られる。Ｃ，＝２．５μＦ、Ｃ，＝０．１μ
Ｆの如く値の大きく異なるコンデンサを用いても良いが
、ＣＩ、Ｃ２の容量値の近い方が利用効率が高い。

なんとなればスイッチング回路の切換動作によって、コ
ンデンサ相互の間でジュール損失をともなう電荷の移動
が生じると、電力効率が低下するからである。コン・デ
ンサ２４１と２４２の値が完全に等しければ、並列位相
で接続する！ＰＬ前のコンデンサの充電各電圧は相等し
く、並列接続時にコンデンサ間の電荷の移動は生じない
。

２３１はＰチャンネルＦＥＴを用いたスイッチで、ＯＮ
状態ではＶｏｏに接続する事が必要であ、ｊ９、ＯＦＦ
状態ではドレイン電位がＶｏｏとＶａｓｌの間にあって
該ノースドレイン間のインピーダンスは大でなければな
らず、もれ電緯は慝視できる程の小さな値でなければな
らない。

ＦＥＴ２３４とＦＥＴ２３１は相補的にＯＮ及びＯＦＦ
’になり、φ＝ＨでＮチャネルＦＥＴ２３４がＯＮ、Ｐ
チャネルＦＥＴ２３１がＯＦＦとなる。

２３２．２３３は伝送ゲートであって、スイッチングす
べき点の電位がＶＤＤとＶ　ｓ　ｓの中間にあるのでＰ
チャネル及びＮチャネルのＦＥＴを対にして確実にＯＮ
となるようにして用いている。

第２図でＰチャネル（以下Ｐ−ＣＨと略記する）ＦＥＴ
のサブストレートは全てｖ　　に、ＮチｙＤ ネル（以下Ｎ−ＣＨと略記する）ＦＥＴのサグストレー
トは全てＶｓｓ、に接続されている。

第２図（Ａ）の発振器を用いずに、時計用時間基準信号
源である水晶発振器を電池直圧でＩＭ接駆動せしめ、該
発振出力信号或は、そあ分周された信号をもって電圧変
換回路を駆動すネジステムを用いる事もできる。この場
合の低電圧源作成の目的ンよ、例えば液晶のマトリクス
ドライブの為の低電圧を供給するとか、低めの闇値電圧
で既に発振させている水晶発振器のバイアス電圧を低下
させると力＼電界効果トランジスタを用いた抵抗ｒ印加
するバイアス電圧を供給するの（て用いる。。

第２図（４）の発振器部分）１、低消費電流化の為の開
発振器であるから、ここでの、・自費電流を低下させる
よう注意を用する７、発振出力信号２１３の出力波形は
鈍った波形で、インバータ２２１に直接該鈍り波形を印
加すると貫通電流成５）（Ｐ−ＣＨＦＥＴとＮ　−ＣＨ
Ｆ　Ｅ　Ｔとの両方を通過して流れる電源短絡電流成分
）が犬になるので、発振部やとなり合った２つインバー
タ出力を用いて、第５図の如く貫通電流成分のない波形
整形ができる。

第３図Ａは１／３の電圧を得る場合の例であって、３０
１は電池、３１３：ｄ発振器、３２１は波形整形、３２
４は反転波形を得るためのインバータである。

φ＝Ｈにおいて、Ｎ”−”ＣＨＦＥＴ３３２、伝送１ ゲート（以下ＴＧと称す）３４２．３４４がＯＮになっ
て、３つのコ／７′ンサ３５１．３５２．３５３は直列
接続となって電＃、に接続され、充電される１次にφ−
りとなると、ＦＥＴ３３２、Ｔ。

Ｇ３４２．３４４はＯＦＦとなり、Ｐ−ＣＨＦＥＴ３３
１．３４１及びＴＧ３４３．３４５がＯＮとなり、３つ
のコンデンサ３５１．３５２．３５３は並列接続されて
、電圧の平均化が行なわれる。

この平均化動作により、コンデンサの容量のばらつきに
起因する３つのコンデンサの充電時における電圧のばら
つきは直されてしまい、正確に電源電圧の１／３の電圧
が作られる１、既に述べた如く高効率実現の為には、３
つのコンデンサの値の比は１となる方が望ましく、低電
圧電圧源出力インピーダンスを下ける都合からは、コン
デン丈容駿が大である方が良く、又低電圧化回路を小さ
な体積で、ローコストに実現しようとする立場からは、
コンデンサ容ｉが小の方が良い。このように相克する要
求を満足する７ステムとして、第３図Ｂがある。ここで
電圧変換には小容駄コンデ／すを用いた第３図への７ス
テムをそのまま用い、該亀圧変換器出わを、大容量コン
デンサ３９９にスイッチ回路３８９を用いている。

電圧の低い出力のイ与られる状態で、電荷を転送する方
式が考えられる３、電荷の転送ｌｄ低電圧、出ノ〕位相
で行われるので、定器状態において、該大容量コンデン
サの電圧と低電圧回路のｊｂ力電圧とはほとんど一致し
、異なる電圧のコンデ７？の並列接続によるジュール損
失の成分はほとんど生じない。又、出力負荷から見た微
分出力インピーダンスは、低い値となる２、 第４図は、一般に辱えられたｔＳＳ比圧ｎ　／　ｍ（ｎ
、ｍは自然数）を作る回路の原理を説明する為の図であ
る。４１１〜４ｍｎの各コンデンサの容量は全て等しく
ＣＯであるとし、又電源電圧（ＶＤＤとＶ　ｓ　ｓ　１
　との電位差）、まＶｏであるとする。簡単の為（、で
、はじめに４１１〜４ｍｎのコンデンサには電荷が光電
されていなかったとし、第４図Ａの如く結線されていた
とすると、各コンデンサには等しく　Ｑ　ツーＣｏ　Ｖ
　ｏ　／　ｎだけの電荷が蓄えられ、コンデン丈の両端
にはＶ　ｏ　／　ｎの゛重圧が現われる。次に該コンデ
ンサの向きをそろえたままｍ個直列となるように結線を
変えたとすると、コンデンサの総数を変えないとすれば
ｍ個直列のコラムが°ｎＩ固できる。これらｎ個のコラ
ムを並列接続すると、並列接続した状態でコラムの両端
の電圧は（ｍ　／　ｎ　）　Ｖ　ｏとなる。文明らかに
、以上の操作の過程では、コンデンサのつなぎθ・えに
由来する電流が生じないから、理屈の上では、１００チ
の効率で電圧変換されることになる。谷コンデンサの容
量が等しくなって°いる事により１００％の効率が期待
できる。以上は動作１α埋を判り易く説明する為の一例
であって、実際に、ｄコンデンサの数はずっと少くて済
む。

■ｎ／ｍ　　＞　　１／２　　の場合 １−ｎ／ｍ＜１／２　　となる。従って、Ｖ。

（１−ｎ／ｍ）の電圧を作り、ｖＯとの差電圧を利用す
れば良い。使用コンデンサが、原坤悦明のと督りの用い
方であるとｍｎ、個の等容量のものが必要であるが、ｎ
の数がｍより多い場せに本方式で１・　　１１ １　ｍ／２−　ｎ　１に節約される。

■Ｉｎ　列コンデンサの【べ換 ｎ１固直列にしたｍ１固のコンデンサコラムをｍ１固直
列にしたｎ個のコンデンサコラムｌに接続し直を場合に
、定常的に直列になったままのコンデンサを小容−喰の
１１固のコンデンサに置換える事ができる。少くともｎ
個直列のコンデンサコラムｎｊ固、すなわちｎ２１固の
コンテンプは、Ｖｎの容量のコンデンサｎ１固に置換え
る事ができる。

第５図は、本願発明による電圧変換回路に更に回路素子
の聞値を基準とした覗圧制１ｉ１１１回路を組合せた場
合の例を示ｔ。第５図の構成は、例えば、リチューム亀
池の如く、大電力容量で保存寿命も非常に良好な電池が
、時計用としては電圧が高め（約２．６〜３．２Ｖｏｌ
ｔ）で、かつ錯電池に比較して電圧変動率が大きな電池
・ｒ１有効に利用する上で非常に便利な回路である。５
００は電池、５０１．５０２．５０３【ゴ、借電流のイ
ンバータ１［ で、３Ｉｔ！Ａをリング接続して発根さ（すでいる。各
インバータの出力ｊま位相示２π／３つつずれた波形整
形されてない発根波形であるから５０４の波形整形ゲー
トで、貫通電鑞小で波形整形できる。

５０４及び５０３の出力が共に〃Ｈ“において５０４の
出カフ”ｌ：”Ｌ“に設定され、５０４ｕび５０３の出
力が共に“Ｌ“において、５０４の出力は“Ｈ“に設定
される。５０４の出力は史Ｖζ７皮形整形して、既説明
済のコンデンサの後続路の切喫回路で、５０８．５０９
の２つのコンデンサを直列と並列に切換えて１７’　２
　Ｖ　ｓ　ｓ　、の電圧を碍る。（に５１０けＣ／ＭＯ
Ｓインバータの入・出力２結合したもので、Ｐ−ｃ　ｈ
−ＦＥＴ、　’Ｎ　−ｃｈ−Ｆ　ＥＴの　値の絶対値の
和を越える電子に灯してｉｄ、ツェナーダイオードに１
以だ電圧（ソース司）電流特性を示すので、この間・直
の和を基準とした電圧制御同格を構成している。Ｃ／Ｍ
ＯＳインバータ５１０の電圧は＋　１■ＴＰ１＋ＶＴＮ
）　に、史にＰ−ｃｈ　−ＦＥＴ５１３のリースフォロ
ワＶてよる゛電圧成分Ｉ　Ｖ　Ｔ　Ｐ　１　カフ１０わ
ッテ、２１ＶＴＰ１＋−ＶＴＮ　　となる。ＦＥＴ５１
１は一、’−Ｎ−ｃｈ　−ＦＥＴを用いた高抵抗である
。５１２は、大屯希容量（Ｄ　Ｐ　−ｃｈ　−Ｆ　Ｅ　
Ｔで、ソースフォロワとなっているためにリース出力電
圧はゲート電圧よ゛すＶＴＰだけの電圧の尭がちり、Ｐ
−ａｈ−ＦＥＴ５１３でかさ上げされたぶんの重圧がＰ
−ｃｈ−ＦＥＴ５１２にお、・する差電圧の補償に用（
へら、れる。

制御出力５１９の出ＪＪ電圧は大略Ｉ　ＶＴ　Ｐ　ｌ　
＋Ｖ　ＴＮになっており、Ｉｃｅ造時の？４値の〕くラ
ノキに対して、本回路では電源電圧の制御によりマツチ
ングを取っており、かつ効率の良い電圧変換回路で大巾
に電圧変換したあと、史に細かな電圧調整をＦＥＴの闇
値を基準として行う事１てより、エネｌレギー効率の極
めて高い／ステムが実現化される。

５２０は水晶発娠・ｌ絡、５２１は波形整形回路で時間
基準信号を発生し、５２３°ｄ分周回路で、波形整形回
路５２１の出υから計時単位信号を合成する。５２４は
計時同品で、低周波を取違い、消費電流も少いので、分
周奉５２３より低インピーダンスの水晶＠６器、５２０
の電源を用（ハている。

５２５はレベル７フタで、イ［侍回絡５２４の論１哩出
力信号を高電圧に変換し、表示装ａ５２６を駆動する信
号を供給する。

第６図人け、本顆傳・戊による温度補市回路と電圧変換
回路とを柄合させた／ステムのグロツ゛多図である、６
００は銀゛市電、６０１．６０２．６０３は低相互コン
ダクタンスのインバータ、６０４は抵抗、６０５は容量
であって、６０４峻び６０５は集積回路組み込みの場合
も可能である。

集積回路内の６０１．６０２．６０３のコンダクタンス
及び浮遊容曖が再現性良く作られない場合には６０４の
抵抗を外付けにして全損周波数の調整あるいは温度−発
振周波重数特性の補正を行う。

該発振周波数の調整には６０５を集積回路の外けけの調
整コンデン丈として用いても良いし、インバータ６０１
．６０２．６θ３へ供給する電源祇圧を調整して相伝コ
ンダクタンスを変える事により調整しても良い、６１０
は既に説明した本発明による電圧変換回路である。６０
１．６０２．６０３のインバータによる発振回路の発振
周波数の温度係数が大である場合に！ｄ、６００の銀慰
池の安定不変７電１を直接４４＜５．７１６０１・６°
２・６０３に供給すれば良いが、外付けのｔ感温素子例
えば６０４にサーミスタ抵抗ミあるいは６０５に感温コ
ンデンナを用いない場合、あるいはマンガン電池１用い
る家庭用の、置時計の場合に（ｄ１発振インバータを構
成する６０１．６０２．６０３に用いる能動素子である
トランジスタの制４１唱子の闇値を基準とする１単なレ
ギュレータ回路から電源を供給する方が、集積（ロ）路
製造時のトランジスタの定数の特性上の偏差を吸収でき
て良い。

６１１は時間基準信号源で、水晶全損！回路である。

６１２は分周器、６１３はデータタイプフリップフロノ
ブであつ゛Ｃ１周波数の差を得る回路の一実施例である
。周１反数毛が非常に大きな場合に、データタイプフリ
ップフロノブ６１３の出力は差周波数の整数倍を与える
ようになるから、例えばデータ入力ＤＹｃ１６．３８４
Ｈｚ、クロック人力φに１．０２３Ｈ２を接続すると、
１６Ｘ（１，０２４−１，０２３）Ｈｚ　　Ｏ差周波数
信号が得られる。６１４は２乗の乗算回路で、水晶撮動
トの２次ン晶度係数補正の為の信号を合成するために１
１である３゜６１６は周波数ノ１ａ　＊””回路の一実
施例で、排他論理回路あるいはその論理否定である−・
致回路（ｊｄｅｎ−ｔｉｊｙ　ｇａｔｅ）が最も簡便で
ある。６２３は＠温全損器兼也圧変換回路用＠２信号発
生回路の出力６０６を６１１の信号の位相に同期化する
為の回路で、６２３のデータ人力と出力との周波数はほ
とんど等しく、単に位相のみ６０６への同期から周波数
加算回路６１６の出力に同期したものに変っている。６
２４は分周器で、補正用の低周波数の信号を作る。

分周器６２４の出力信号の位相は分周器６１２の出力信
号の位相とインバータ６２２による信時の反転作用を利
用して水晶全損回路６１１の半周期分ずらした波形とな
っている。６２６は周波教加算用のゲートであ）。以上
述べた所において、温１変特性の２次特性補正扇の乗算
回路６１４の出力及び同１次特性補正用の信号作成回路
の分周器６２４の出力の各々の１百号は、時間基準用の
信号源である永晶発娠回路６１１からの信号をも利用し
て合成しているが、本来利用する事が必然的ではなく、
近くに内波数源としであるから利用したに過ぎず、別の
発振益を用いて、あるいは道圧変換用信号６０６から合
成しても良いものである。

第６図Ｂは２乗回路で、第６図への２次特性補正用２乗
回路６１４に相当する一実施例である。。Ｘは被２乗入
力信号、ＲＥＦは同波数測定の為の時間信号で、第６　
ｉｌ　Ａの保持磯傷６１８あるいは分局器６１７あるい
は分周器６１５あるいは分１Ｍ器６°１２あるいは水晶
発徹回１洛６１１の如く安定な周波数の信号を基に合成
する。周波数の測定法の一実施例として、第６図Ｂで・
バ一定のＲＥＦの周期の間のＸ入力のパルスの数を計数
する。本方式は比較的長い周波数測定の時間ておけるモ
均の周波数を求める事になり、ジッターや雑音の影響を
軽減でき、時計用の時間基準信号の周波数一定という性
質を有効に生かす事のできる方法である。

第６図ＢでＲＥ　Ｆ　ｊ　Ｉｄ　ＲＥＦ倍信号立トリに
同期して短時間立下がるリセット□信号で６３１の論理
回路による遅延およびゲート６３２　ＫよりＲＥＦ’信
号トクロックパルスφｃｌ　　とから合成される１、６
３３は計数器で、「百１１毎号でリセットされて〃０“
計数値となり、その後Ｘなる被２乗倍号パをスを計数し
て時間の函数として一定の勾配の階段波状に計数値を増
７ＪＤさせる。ＲＥＦのパルス巾はハイレベルの期間に
おいて短かくローレベルが長い。このＲＥＦ信号の７・
イレベルの期間して未知の周波数の信号Ｘを計数し、残
りのローレベルの期間はこの計数値を保持し、次のＲＥ
Ｆ信号の立Ｅり碌において作辷れるＲＥＦの立上り微分
信号ＲＥＦ↑により該計数値は０にリセットされる事を
くり返す。例えばＲＥＦのハイレベルの期間を１秒、Ｒ
ＥＦのローレベルの期間を１５秒〜３．００秒位、に選
ぶと良い。金属ケースに収められた時計のステップ状の
温度変化に対する熱伝導の時定数は約８秒〜１５秒であ
るし、人が携帯している状態での温度変化の最小時間は
数分間であり、実際に時計の保持時刻の変化として目（
で見えて変化が現われるにはくに数時間′ないし数十時
間を要するので、０．５秒以ト°の時刻指ボ誤差を気に
しない場合はＬ記のＲＥＦ信号のローレベルの期間は１
時間程蜜にまでの長い荷量にしてよい。従って＠６図Ｂ
において計数器６２３は常時Ｘ入力の周波数を保持して
おり、例えばフリップフロップ７個のカスケード接続で
構成された計数器を用いたとすると、計数６６２３はＱ
ｌｏ”−Ｑ＋ａの７ビツトで温度差情報の２乗、４Ｊｉ
Ｆを実殉するための゛一実施例を示す。上記温ＩＷ差情
報をθとし、θ−ｑｏ２゜十ｑｌ　２１　＋・・・・・
・　＋ｑ、２６　と表わしたとすると、ｑｔｔ−Ｈ（ハ
イレベル）はｑ　ｉ　＝　１に対応し、ｑｔｔ＝ｔ　　
（ローレベル）はｑｉ　＝Ｑに対応するように設定でき
る。θ２を実現するには、まずθ１に比□例した信１号
を作る。一定周波数のｆｃ　信号Ｃをパイナリカウィタ
を用いて１／２　　ずっ１１次分周し、２−ｉ−ｆｃ　
の＠彼奴の信号ＣｉとＱｌｉ　　との論理積を論理和ゲ
ートにより加えるとθに比例した周波数ｆ＠、の信号Ｃ
ｏ、が得られる。次に全く同じ操作で、Ｃの代りにＣｅ
、を用い、２−ｉ・ｆｅｌの周波数の信号Ｃｏ−とＱ＋
ｊ　　との論理積和から０２に比例した信号ｆθ２を得
る。同様の操作を続ければθの３乗以Ｆのべき来に比例
した信号を得る事も８易である。このようにして傅るθ
の０乗〜３乗まで、あるいはより高次のべき乗の信号を
適当な係数を４Ｆけて加算する事により、実際に用いら
れるＸカット水晶振動子やＤＴカット、ＡＴカットの水
晶振動子の各々の１次、２次、３次の温度係数を補償で
きる。当然ながら峡高次数以下の次数の温１釦係数につ
いての補償をも行う事ができる。ここで上記原理を変形
してシステムの簡易化を行う頃ができる。前記の説明に
おいて一定周波数の信号ｆｃか°らθ１に比例したｆｅ
ｌをわざわざ作って考えたが、ｆＯｏに相当する信号と
して、Ｘ入力を用いる事ができる場合がちる。

温度検出器を間欠的に動作せしめ、例えばＲＥＦ信号の
・・イレベルにおいての本＠を検出器を動作させ、この
間に測定したデータを計数器に保持しておき、この保持
されたデニタを基に温度補正信号を発生せしめるシステ
ムにおいては、Ｘ入力舎で相当する温ｌｆ偏号は！間欠
的にしか人力されず、ｆＣからｆ・１を作るような函数
発生機構が必要であるが、本願の実施例の如く電圧変換
用の発類器を常時動作せしめ、かつ該信号と周波数一定
の信号との差信号が温度差信号であって連続的に得られ
る場合には、ｆｅｌの代りにＸ信号を用いる事ができ、
システム構「反を闇単にできる。第６図Ｂは以上に述べ
たような１粕易化されたシステムの実殉例である。

第６図Ｂにおいて、ＲＥＦは−・定周波数の信号で周期
測定の基準となる信号で、水晶発５６出力信号を分周し
て得られる比較的低同波数の信号でをり、計時単位信号
作成侵傳（第１図１１４）或いは保持機礪（第１１図１
１５ンから合成される。Ｘは温度差信号で第６図Ａのデ
ータタイプフリップフロップ６１３で作；戊される。Ｃ
はクロックは号で、Ｘよりも高い周波数の信号であれば
何でもよいがＤＩＶ■６１２の出力信号とＤＩＶ■６１
５の出力信号の位相をずらす必要があるので、その目的
にそうように信号を選ぶ必要がある。

第６図Ａ、Ｂ、Ｃの説明において全−Ｃのトグルタイプ
フリップフロップ（以ＦＴ−ＦＦと略記する）は立下り
トリガ、全てのラッチ（以１・Ｌ−ＦＦと略記する）は
クロック信号の・・イレベルでデータを読込み、ローレ
ベルで、該データを保持するとする。また、データタイ
プフリソグフロソグ（以ＦＤ−ＦＦと略記す、る）はク
ロック信号のび下りの瞬間におけるデータの値を保持す
るとする。

第６図Ｂにおいて、６３１はデジタル１４４回路でＣの
立上りに開明してその出力が変り、遅延の時間巾で、Ｒ
ＥＦの立りりに同期した信号ＲＥＦ’↑をゲート６３２
を開いて作成する。Ｎ（ｑ＋＋）６３３はＸ人力の周波
数を計数し、保持する計数器で、Ｑｔ　ｏ−Ｑｔａは２
°〜２６の重みを表わす。

Ｄ−ＦＦ６３４はＸ人力信号とＣの立上りに同期した信
号にする同期化の為の回路、６３５は微分の為の遅延波
形を作る為のＤＬ−ＦＦである。周波数測定、保持用の
計数器６３３には、フリラフ−フロップ６３４で同期化
された信号Ｘ　とＴノタル遅延回路６３１の出力とから
、ＲＥＦ信号の・・イレベルに位置するＣ　ｐ　＝　ｘ
　＊・Ｑ　　　なる計数ＥＦ 用の信号を作成し、計数器６３３で計数する。ゲート６
３７はフリップフロップ６３４及び６３５の出力信号Ｘ
＊、　ｘ＊＊の遅延を利用して、ｘ＊の立上りに同期し
た信号Ｘ＊↑を作成する。ｘ８１のハイレベルのパルス
巾はＣ人力信号の同期に等しく、Ｃ入力の立下り、即ち
ｉ　６　閾Ａの発＠器６１１の出力の立上りに同期して
いる。、６３８ｄ：Ｘ＊↑を分周して低周波数の信号を
得るためのカスケード接続されたＴ−Ｆ、Ｆからなる分
周器で、各りのＱｔｏ−Ｑｔａ　　の！Ｂ力の変化はＸ
＊↑の立上りに同期している。６３９は倫理積和を１見
易くする為の特別な表記であって、６４０ゲートの出力
□をｙとすると、 ｙ＝Ｑｔ　ａ　＠Ｑａ　１ ＋Ｑ１５・Ｑｏ　＋　’　Ｑｏ　２ ＋Ｑ１４°ＱＯ１”ＱＯ２°Ｑｏａ ＋Ｑ、３・Ｑｏ　＋・Ｑｎ２・Ｑｎ３・Ｑｕ　４＋Ｑｌ
ｔ　”Ｑｏ　＋　”Ｑ’ＬＩ　２　”ＱＯ３”ＱＯ４・
Ｑｌｌ　５＋Ｑ目”Ｑｏ＋・Ｑｏ　２・Ｑｏ　３・Ｑｎ
　４・Ｑｏ　ｓ°Ｑａａ＋　Ｑ＋　ｏｏＱＯｌ”ＱＬ＋
２・Ｑｏ　３　’　”１１１４°Ｑｎ　５°Ｑｏ　ａｏ
Ｑｏ　７である。これを既述のＣｊなる信号を用いて表
わし直せば、上記のμ辺は 右辺＝Ｑ１６・Ｃ１″１ ＋Ｑ＊　ｓ　”　Ｃ２ ＋Ｑ１４　・Ｃ３ ＋Ｑ＋　ｓ　　・Ｃ４ ＋ＱＩ２　　・Ｃ３ ＋Ｑ１．・Ｃ６ ＋Ｑ１ｏ　　”　Ｃ？ となる。周波数を与える記号ｆＯを設定し、ｆｆ　（Ａ
）はＡの周波数を表わすとすると、ｆ（Ｃ１）＝２６　
・ｆ（ｘ　）・２４ｆ　（Ｃ２）＝２’　　・ｆ（ｘ）
・２″？ｆ（Ｃｓ　）＝２’　　・ｆ（ｘ）・２’Ｆｆ
　（Ｃ４）　＝２３・ｆ　（ｘ＊）　・２−’ｆ　（Ｃ
ｓ　）　＝２”　・ｆ　（ｘ＊）　・２−７ｆ　（Ｃ，
）　＝２’・ｆ　（ｘ＊）・？となり、 ｆ　（ｙ）＝２−７・ｒ　（ｘ２） が成立する。論理積和を見易くするための脣別な表記を
用いる。たとえばマトリクス６３９とゲート６４０を用
いて表わされる。

ＡＮＤ−ＯＲゲートを用いる理由はＱ　＋ｏ〜Ｑ＋ａに
対応する２−ｆｆ（Ｃ）〜２〜ｔｒ（ｃ）のウェイト付
は信号の周波数をＯＲゲート６４０の如き論理ゲートを
用いて加算することを可能とするには該ウェイト付信号
の任意の組合せに対する論理積を争て、／Ｊｌｌえたも
゛のが常にローレベルである必要があるからである。Ａ
ＮＤゲートを用いる場合はｖｉ、論理にして全く同様の
考察をすれずよい。ＥＸＣＬＵＳＩＶＥ−ＯＲゲートを
周波数ノ用真に用いる場合は該ウェイト信号相互の波形
の変化の一致さえなければよい。第６図（旬は第６Ｊ（
［１にお、ける温度データの測定及保持のタイミングを
示すタイミングチャートである。横軸は時間で縦軸はに
向へに）・イレベルをとっである。ＲＥＦ人力信号は遅
延され反転されて互　　　信号ｔてなりＲＥＦ信号とＱ
　　　信ＲＥＦ’　　　　　　　　　　　　　　　　　
　　　　　　　ＲＥＦ号とから玉なるリセット信号が作
られる。ＫはＲＥＦ信号の立りり信号でＲＥＦ↑の反転
信号そのものである。ＰはＱＲＥＦ１言号そのもので、
Ｐのローレベルで計数しＰのハイレベルでデータを保持
する。Ｃｐ　は温度ｊ−夕の計数用の１ｄ号である。

Ｑ　ｓｏ　−Ｑ　＋ａ　にデータが蓄えられたｔ２〜ｔ
３の状態では、既に述べた機構ＩＣよりｘ２に比例した
信号が得られ第６図Ａのンステムが動作する。。

第７図はレベル変換回路の一実施例である。インバータ
７０１の人力信号Ａ７００がレベル変換されて出力信号
Ａ’７２０になる。インバータ７０１は低電圧動作であ
り、入力信号７００及び出力信号７０２は共に論理レベ
ルがｖＤＤとＶｓａ。

であるような相補的な信号である。

ＦＥＴ７１１，７１２，７ｔ４，７１５及びＦＥＴ７２
１，７２２，７２４，７２５−はｖＤＤとＶｓａ２を論
理回路の出力レベルとするＮＡＮＤゲートを構成してお
り、２組のＮ　Ａ　Ｎ、Ｄゲートがたすきがけになって
正帰還ループを形成して双安定の７リツプフロツプにな
っている。７ｏ２＆び７００の相補的な信号は該双安定
フリップフロソゾ回路の状態を設定する入力信号になっ
ているゆＡ＝Ｌｆあれば、Ｐ−ＣＨ−ＦＥＴ７１１がＯ
ＮＫなり、Ｎ−ＣＨ−ＦＥＴ７２１はＯＦＦになるか或
いは高インピーダンス状煕になる。同時にλ＝Ｈである
から、Ｐ−ＣＨ−ＦＥＴ７１５ばＯＦＦになり、Ｎ−Ｃ
Ｈ−ＦＥＴ７２５ばＯＮになる。

この状態で出力信号７２０は正帰号ループの作用ＣＨ−
ＦＥ’Ｔ７１２がＯＮ、７１４がＯＦＦ、になり、Ｎ−
ＣＨ−ＦＥＴ　７２２がＯＦＦ、７２４がＯＮになって
安定する。安定法螺でＡとＡ−′とは反転関係にあるが
、ＦＥＴ７１１及び７１５のドレインから出力信号、を
取り出せば、反転関係でない信号で、論理レベルのみ異
なる信号が傅、られる事は明らかである。第７．図のレ
ベル変換回路を構成する場合には、Ｎ−ＣＨ−ＦＥＴの
相互コンダクタンスを小さな値にし、、Ｐ−ＣＨ−ＦＥ
Ｔの相互コンダクタンスを大きな１直てし、７２１或い
は７２６に示されるＮ−ＣＨ−ＦＥＴのゲートに（Ｖ　
ｓ　８１−Ｖｓａ２　　）の醒圧を印加した状態でのイ
ンピーダンスが、Ｔ１１及１ぴ７１５に７ドされるＰ−
ＣＨ−Ｆ　Ｅ　Ｔにおいてゲートに（Ｖ、Ｄ、Ｄ−Ｖｓ
ｓ、）なる電、圧を印加１〜だ状態でのインピーダンス
より大であって、ＦＥＴ７１１或は７１５によりフリッ
フリロレゾの直が設定できるように注意しておかねばな
らない。集積回路化に際してはＦ、ＥＴ７１１及び７１
５のチャネル巾を大に、ＦＥＴ７２１及び７２５のチャ
ネル長を大にすれば良い。

第８図は本発明による電圧変換回路による電圧低下と昇
圧回路による電圧昇圧の２種類の機構を備えた電子時計
の例を示す。・８００は電圧変換用の開発振器で、既に
第２図及び第３図において示した如きリングオンレータ
と考えても良いし、単に表示駆動用の″１ｔＦＥ変換を
目的とする場合には、時間基準信号源・から得られる信
号或いは該信号の分周された信号を用いても良いし：全
く別個に水晶振動子を用意して発振させても良い。イン
バータ８０１．８０．２は波形整形の為に用いてあり、
同時に昇圧機構を駆動する成力供給用のインバータでも
ある。８０３及び８０４は分圧用のコンデンサであって
容量値が等しい方が良い。８０５は昇圧後の直圧を保持
するためのコンデ／すである。

８１１はクランプ用のダイオードであり、８２１はクラ
ンプ用のコンデンサである。１１＝Ｈ／こおいてダイオ
ード８１１が順方向にバイアスされて、コンデンサ８２
１のインバータ８０２の出力ｉ＃ａ　１則電極が正、反
射側電極が負に充電され、１−Ｌにおいてダイオード８
１１は逆バイアスされて、ＯＦＦの、状態となり、コン
デンサ８１１の正に充電された側の電極すなわちインバ
ータ８０２の出力端に接続された側の成極が、ローレベ
ルでＶ、ｓｓｌの電位に設定されるので、コ”ンデンサ
８２１の負電位側電極すなわち８２１の点における電位
ばＶｓｓｌよりも（Ｖ　ＤＤＶ　ｓ　ｓ＋　ｊだけ低電
位になる。結局ダイオード８１１とコンタン：！ＩＩ−
，−１３２，１によりインバータ８０２の出力・、８号
−はその・・イレベルがＶｓｓｌの電位になるようにク
ランプされる。トランジスタ８１６はＮ−ＣＨ−ＦＥＴ
で、サブス、トレードとソースが接続されてコンデンサ
８０５によりｖＤＤに接続されているが、トランジスタ
８１６のＯＦＦ状態においてトランジスタ８１６をソー
ス側からドレイン側に一流の流れる向きを順方向とする
ダイオードに置換えて考える事ができる。この場合には
、ダイオード８１１とコンデンサ８２１によりＶｓｓ、
の電位を・・イレベルとしてクランプされた７信号を、
更にダイオ−、ド８″１６で整流してコンデンサＢ０５
に電荷を蓄える回路の如く考える事ができる。ここでイ
ンノく一夕８０２の出力インピーダンスが充分に低い値
であって、ＦＥＴ８１２及び８１６のＯＮ状態における
インピーダンスよりも大巾に低い値であるとすると、上
記のクランプ作用が確実に行なわれ、クランプ出力４８
２３のノ・イレベルハ大略Ｖ　１ｌｌｔのレベル、ロー
レベルは大略’ｌ　争Ｖ　ｆｉ８１のレベルになる事が
保証できる。ここで大略という表現をするのる・ま、ダ
イオードが懺方向電圧降下をもたらすとすると、その分
だけフラングレベルが■８８．よりもｖＤＤに近付くか
らである。整流出力端８２５の電位が大略２・Ｖｓｓｌ
の１直であると、ＦＥＴ８１４及び８１・８からなるイ
ンバータはＶ　ＢＪ及びＶ　１１８１　Ｘ２の電位を電
源レベルとするイン・く−夕動作を行ない、８２３のレ
ベルがＶｓ二ｔのとき８２４のレベルは２・Ｖｓｓｌと
なってＦ、ＥＴ８１２をＯＮ。

ＦＥＴ８１６をＯＦ　Ｆ　、、！：Ｌ、ダイオード８１
１の順方向電圧降下を等制約に消滅せしめ、８２３のレ
ベルが２・Ｖｓｓｌになると８２４のレベルはＶｓａｌ
　　となってＦＥＴ１１６をＯＮとし、ダイオードとし
ての８１６の順方向電圧降下を消滅せしめる。結局ダイ
オードクラ７７回路における順方向電圧降下の成分を本
冥癩例によれば効果的に除去でき、高い効率の昇圧機構
が実現できる。例えばコンデンサ８２１及び８０５を０
．５μＦとし、φなる信号の周波数を２５６　Ｈｚ　と
し、ＦＥＴ８１２をＨＤＩＧ１０３０、ダイオード８１
１及び８１６（これはＦＥＴとしても励１乍するンを３
Ｎ１６９で構成すると、１ＭΩの貞菊に対して電源電圧
ｌ・６Ｖｏｌｔで９８チのｄ力変換効率を示した。ダイ
オード８１１を３Ｎ１６９で構成する場合は、ゲートと
サブストレートとノースを結合し、ドレイ／とサブスト
レートの間をダイオードとして用いる。本構成シまその
゛ままＣ７ＭＯ８−ＩＣにできる。−７ンデ／す８２２
とダイオード８１３は本構成暫し°ソンユゾル動作させ
る場合に用いるものである。”：本構成の変形として、
コンデン丈８０５を取り外し、コ／デン？８２２とダイ
オード８１３を用いた／ステム及びダイオード８１３と
コンデン丈８２２を取り外したシステムが用いられる。

昇圧システム′８３１は上記と全く同じ原理で、ただト
記説明のフラングレベルＶｓｓＩを、電圧変換回路のｖ
ａｓｔ各出力である（Ｖ２）・Ｖｓａ、のレベルにクラ
ンプするよう変（しただけである。この場合、（１／”
２）・Ｖｓｓｌから−Ｖｓｓｌ　だけシフトした電位で
ある（３／２）・Ｖ　８８１が得られるので、これをＶ
　ｓａ３／２と表わしである。以上の回路の組合せによ
り、ｖＤＤ（＝ＯＶｏｌｔ）とＶｓｓｌの電位から、１
／２．Ｖ２゜２倍のＶｓｓｌという３種類の電圧が得ら
れ、Ｖｓｓｌを基準に考えると、Ｖｓｓｌから正負に１
　／　２Ｖｓｓ１ずれ、た電位及び重質に丁度ｖ８８１
だけずれた電位が得られ、液晶表示・Ｚネルを１／３４
圧印、す０方式でダイナミックマトリクス駆動できる。

３１／３屯圧印加方式の意味ｉ’：ｉ　、点灯選択され
たマトリクス点の印加電圧の比と、非点灯の選択をされ
たーントリクス上の点の印加電圧が３：１になる事を示
す。

８４１は時計用の時間基準源となる水晶発振器で、２　
”　Ｈｚ　〜２２２Ｈｚである。８４２は分局器からな
る計時単位信号合成蟻溝、８４３＝はレベル変遺回路、
８４４は計時磯溝、８４５は表示・枢動回路、８４６は
表示機構である。

本構成の特徴は、電圧低下回路で得られる低い電圧で情
報の処理を行ない、本質的にエネルギーを必要とする構
成要素にのみ、必要にして充分なエネルギーを、最も適
した直圧で供給するものであって、低電圧の液晶表示素
子を闇値を利用して確実にアドレスして駆動する７１リ
クス駆動、低電圧のエレクトロクロミズム表示素子の駆
動、大電流を要するパルスモータの駆動回路のＦｇＴに
高い電圧を印すロしてＩＣのチッグサイズ中に大きな割
合を占める駆動ＦＥＴのサイズを小にしたりでき、特に
本考察における任意の分数で表現できる分圧電圧変換は
、屯を電圧と素ｆのマツチングをとる上で有効である。

又本願の実施例に示されるように低電流のリンジオ／レ
ータをＩＣ内部に作りつけるとか、電通電流の少ない発
根及び波形整形回路等もシステム全体をまとめる上で改
装な役割を果たしている。

第９図Ａは液晶のｍ行ｎ列（ｍ、ｎは自然数）のマ）　
ＩＪクス駆動のだめの模式図で、例えばＬ部′ｌｔ極と
してｍ行、下部電極としてｎ行の電極線がそれぞれ上部
電極用ガラス、下部電極用ガラスの表向に形成され、該
電極線を対向させて狭い間げきで絶縁スペーサを用いて
重ね、該対向した電極の間に電界効果型液晶を封入した
ものを考えれば良い。説明（ｄ第９図Ａのｉ行Ｊ列・目
（１，ｊは汗意の自然数）の指定されたセグメントＳｉ
ｊの改訂及び非点灯について行なうものとする。Ｓｉｊ
の非点灯時においては、Ｓｉｊの部分９０１に閣値以Ｆ
の直圧が印ＩＪＯされ、点灯時においては少く共短時間
間値以上の電圧が印加されるようにすれば、表示セグメ
ントの正確なアドレスができる。マトリクス駆＠を達成
するにはこの他に、短時間のｆｊＡ４ｈパルスで点灯す
る速い立上り、特性と、駆動・（）トスの周期の間点灯
状態を記憶−ｊ、４フレ一ムメモリ時間の長い液晶すな
わち立下り６緩やかな特性の液晶が必要であるが、ここ
では液晶セル構造と液晶材料の選定により上記要求は満
足されているとする。

第９図Ｂのφｄ１〜φｄｍは、行を指定する電吟−に電
位を与えるものである１、列を指定する゛電位φｓｊは
、第９図ＢのφＳ　と７８とを選択して得られる。第９
図Ｃに真木的な回路消電を示す。第９図のφ８は消灯状
態を指定するもので、Ｓｉｊのセグメントのみを点灯す
るにはφｄｉの・・イレベルでのみｊｓが指定され、φ
ｄｌのローレベルにおいてはφＳが指定されるようにφ
ｓｊを定めれば良く、５ｉｊＨセグメントのみ点灯とす
るにはφｄｉのノ・イレベルでのみ７ｓ１　φｄｌのロ
ーレベルでφ８が指定されるようにφ８ｊ＋１を定めれ
ば良い。第９図ＢにおけるＥする信号は液晶セグメント
に交番電圧を印加する場合に電源回路を経由しない短絡
路を形成するため゛の信号で、容酸性表示素子一般の駆
動において消費成力低下の効果がある。液晶素子の非点
灯時の印、□１′、押される電圧は（φｄｉ−φＳ）で
表わされ、点ｄ′−グメントとな４る液晶素子に印加さ
れる電圧は（φｄｉ−（６ｓ）で表わされ、第９図Ｂに
示されている。　（φｄｉ−φ８）の波形で明らかなよ
うに、点灯の場合は短時間だけ非点灯時の３倍の電圧が
印／１０される１、 第９図Ｃにおいて、φｓｊはＶｌｉ１１／２　　をノ１
イレベルとし、Ｖｓｓｌを中点レベルとし、Ｖ　ａｓ３
／２をロレベルとする信号であって、Ｅのノ＼イしくル
において中点レベルに設定され、それ以外のＥのローレ
ベルの状態では、Ｓｊ　の・・イレベルでφに等しい位
相で電圧レベルが−Ｖ　ｓ　Ｉｌｌ　／２とＶｓｓ３／
２　　の間で変化する信号になり、Ｓｊのローレベルで
はこれがφに等しい位相の信号に変わる。φｄｉ　　は
ｖＤＤをハイレベル、Ｖｉａ□をローレベルトスる信号
で、Ｅ又は５１の／％イレベルで中点レベルＶｓｓｌに
設定され、Ｄｉのローレベルでφに一致した信号となる
。第９図Ｃにおいて、信号Ｅ９３１、百９３３、ＤＬ９
３２、Ｄｉ９３４、φ９３５、＄９３６は処理レベルの
７・イレベルがＶ　ＤＤ　％　Ｖ　１１Ｂ□であるよう
な信号と考えて良ｑ）。

第９図Ｃの回路が何効な場合は、液晶素子の　値電圧ｖ
ＴＬｃと電源電圧の関係が １　（１／２）　・（ＶＤｌ）　Ｖｓｓ、　）〈ＶＴＬ
Ｃ（（３／　２　）　・（ＶＤＤ　　Ｖ　８　ｉｌｌ　
＞　＞　　ｖＴＬＣである場合であって、ＶＴＬＣの値
ｌ（よりｖａｓ＋／２、Ｖ　ａ　１１１　、Ｖ　ｓ　１
１３　／２、Ｖｓｓ２の１モ比は一定の−まま上記関係
式を満足するよう電圧変換同品の係数を変えて例えば電
源電圧の１／３．２／３．３／３．４／３の電圧を作る
ようにする。３／３の電圧は実幡に作る必要がなく、電
池厩王をそのまま利用できる。

現在入手できる液晶の例ではＶｎｃ＝ｌ、１ｖｏｌｔ程
度のものがあるから、第９図Ｃの回路で例えば８行２列
ないし８行８列程度のマｌ−ＩＪクス駆動ができる。こ
の場合、情報の処理は低電圧で行ない、表示駆動信号例
えばφはレベル変換された高電圧としたシステムが合理
的である。

第１０図Ａ及び第１０図８１は、ＰＬＺＴ　（チタン酸
ジルコン酸ランタン鉛）或いはエレクトロクロミズム表
示素子の叩ＪＪＯＩ！圧と内部状態の関係を示すもので
ある。４１０図Ａで点灯状態をＢ′点として、非点灯状
態を０点或いはＱ＝Ｏの状態とする場合と、点灯状態を
Ｂ／、非点灯状態・をＥ′とするかで駆動方式が異なつ
−Ｃくる。Ｑを分極喰とした場合のＰＬＺＴはＢ′点を
点灯、Ｈ′〜Ｄ′の点を非点灯として用いることができ
、ＯＡ′以トの直圧す印υ口して点灯し　Ｈ／とＤ′の
間の逆電圧を印加して消灯する用い方ができる。エレク
トロクロミズム素子においてもＱを電気化学的に析出し
た物λ量（上向に析出した場合を正、裏面析出を負とし
て定める）とすれば同様の駆動方式が用いられる。第１
０図Ｂの如き性質を示１ＰＬｚＴ或いはエレクトロクロ
ミズム或いはエラストマ表示素子の場合は耐荷積分、直
をｉ＋を御して非点灯時にＤ（用い方によってはＡ）の
位置で停止せしめるか、或いはマイナーループを描かせ
て０点に停正せしめる用い方とする必妾がある。Ｂ点と
Ｅ点で表示素子として明らかに識別がつくならば、充分
な正電圧を印；）ＯＬでＢ点に設定して点灯し、充分な
逆電圧を印加してＥ点に設定して消灯する用い方ができ
る。第１０図６及び第１０図Ｅに、第１０図Ａの如きｉ
生賞の表示゛素子としてＰＬＺＴ或いはエレクトロクロ
ミズム系子の駆動回路例を示ｆ。該駆動回路は第１０図
Ｂの如き性質の表示素子に用いても使用できる場合が多
い。第１０！ΔＣは、表示信号ＳｋＫ対し、Ｓｋの立ト
リに際してφのハイレベルに一致してケ上りかつφのロ
ーレベルで立下るＳｋ立立上做分店号ｓｏＮ　　なる信
号と、Ｓｋの立下りに際してφの立下りに同期して立上
シ乙のハイレベルで立下るＳｋ立下り信号ＳＯＦＦを作
成する回路実施例である。ｓＯＮは表示素子を点灯状態
にするための信号、５ＣｋＦＦは表示素子を消灯するた
めの信号であって、その波形は第１０図Ｅに示されてい
る２、第１０図りは駆動回路例であって、１００２のブ
ロックは第１０図Ｃの１００１なるブロックに等しい。

１００３及び１００５．１はＰ−ＣＨ−ＦＥＴであって
、ＳＯＮのハイレベルにＪ？＋ハてトランジスタ１００
３がＯＮとなってφ８になる出力の電位はＶ。Ｄに設定
され、５ＯＦＦのハイレ□゛ベルに訃いてトランジスタ
１００５がＯＮになってｊ　ｓｋ　の電位はＶ８８１／
４に等しくなる。８ＯＮとＳＯＯＦＦ　が同時に・・イ
レベルになる事はない。ＳＯＮと５ｏｋＦ″が共にロー
レベルの状態ではトランジスタ１００３と１００５′／
ｉ共にＯＦＦとなり、表示素子１００６の印加電圧は素
子のもれ抵抗と容量で定められる時定数で減衰してＯＫ
なるか、或いは以前印加された電圧を保持している。イ
ンバータ１００４からはφに同期した位相及び波形で電
圧レベルのみ異なるφＣＯＭなる信号が得られ、これが
共通電極電位として表示素子１００６に接続される。結
局表示素子１００６のある特定のセグメントに印加され
る電圧ｖＫＣ−ｋｉｊ第１０図Ｅに示されるが如くなシ
、Ｓｋの立上シに゛点灯用の正向きの電圧が印加される
とすると、Ｓｋの立下りに消灯用の逆向きで点灯電圧の
１／２の電圧が印加されることになる。

第１１図Ａはパルスモータ式水晶時計の駆動回路の部分
を詳しく示したものである。１１０１は低電圧で動作す
る計時機構で、水晶発振から分周、波形整形を含む機能
を持つ。１１０２はレベル変換回路で、本実施例では負
電位側の電圧レベルを拡大してより低電位にした■θＳ
２を用意しである。

■θｓ１は電池の負電位側のレベルで、ｙｓｓ２は２倍
の昇圧出力であって　ｙｓθ２＝２・Ｖ８８１となるＯ 又Ｖ８８１／４は　ｖｓｓ１／４−＝　ｌ　／４　ＶＳ
ｅ２である。

１１０３及び１１０４はパルスモータ駆動用の大電流容
量のＦＥＴインバータである。Ｐ−ＣＨ−ＦＥＴＩＩＩ
Ｉ及び１１１３にはローレベルの入力信号時にｙｓ、ｓ
ｌの２倍のゲート電圧が印加されてＯＮになるので、通
常の昇圧回路なしのシステムに比較してＯＮインピーダ
ンスを１／４にでき或いは駆動用インバータの為にＩＣ
内部で使用するチップサイ〆の面積比率を低下できる。

Ｎ−ＣＨｌ−Ｆ’ＥＴ１１１２及び１１１４に対しては
ＯＮインピーダンス低減の効果がないが、ＯＦ、Ｆ状態
でゲート人力１１０６及び１１０８のローレベルがリー
ス電位よシも低電位のために完全なＯＦＦ状態が実現さ
れ、回路のリーク電流が少なくなる。

計時のための機構１１０１が低電圧動作する事と出カイ
／ピーダンスの低下或いはリーク電流の最大のウェイト
を占める駆動インバータのリーク減少の効果は大きい。

Ｎ−ＣＨ−ＦＥＴのインピーダンス低下のためには、入
力信号１１０５と１１０６をコンデンサで直流的にカッ
トしてやり、ダイオードで１１０６のローレベルヲＶ８
８１のレベルにクランプし、１１０５は直接的にレベル
変換回路１１０２に接続し、入力１１０６は上記コンデ
ンサを介してレベル変換器１１０２に接続されるようニ
：シても良い。入力１１０７と１１０８についても同様
で、Ｐ　、−ＣＨ−Ｆ　Ｅ’Ｔ入力１１０７は直接駆動
、Ｎ−ＣＨ、−Ｆ　Ｅ　Ｔ入力１１０８はダイオードク
ランプしてコンデンサを介して入力１１０４に連結して
も良い。正電位側にｙＤＤの２倍の電源ＶＤＤ２を増設
してレベル変換器によって論理レベルをＶＤＤ２とＶＳ
ｅ２　とに伸長した信号でインバー月１０３及び１１０
４を駆動しても良い。

第１１図Ｂは、第１１図Ａ′□におｉる信号の波形図で
あり、第１１図Ｃは第６′；Ｉ図Ｂにおける信号の波形
図である。φ６３７はゲート６３７の出力信号テＱＯ１
、Ｑ０６はカウンタ６　ｉＳ’ｌ’ｍの出力信号で、φ
６３フＣ１、φ６３フＣ４はカウンタ６３８とゲート６
３７の出力から定められる。

こ＼で Ｃ”１＝ＱＯ１、 Ｃ２＝Ｑ、０１　　・　ＱＯ２ Ｃ３＝ζＯｌ＠Ｑ　Ｏ’２−Ｑ０３ Ｃ４−ト０１　’−Ｑ　Ｏ’　２・Ｑ４０３嗜ＱＯ番で
ある。

【図面の簡単な説明】

第１図は電圧変換回路を用いた本発明の時計システムブ
ロック図、 第２図は電圧変換回路の一実施例、 第３図Ａ％Ｂは本発明の電圧変換回路の別の実施例、 第４図ＡＳＢは本発明の電圧変換回路動作説明図、 第５図は本発明電圧変換回路の別の実施例、第６図Ａは
本発明電圧変換回路と温度補償同時の組合せシステムブ
、ツ１、でり図、 第６図Ｂは第６図Ａ’ｔ７おける２乗乗算回路実施例、 第６図Ｃは第６、図Ａのシステム動作説明図、第７図は
レベル変換回路実施例、 第８図は電圧の低下と昇圧へを組合せだ実施例、第９図
Ａは第８図の電圧変換を利用した液晶マトリクス駆動シ
ステムのための表示素子図、第９図Ｂはマトリクス駆動
波形図、 第９図Ｃはマトリクス駆動−路実施例、第１０図Ａ１Ｂ
は蓄積型表示素子特性図、第１０図Ｃ，Ｄは蓄積型表示
素子駆動回路実施例、 第１１図Ａは第８図の電圧変換を利用したパル。 スモータ式水晶時計システム回路実施例、第１０図Ｅは
蓄積型表糸素子駆動波形図、第１１図Ｂはモータ駆動回
路の駆動波形図、第１１図Ｃは第６図Ｂの信号波形図で
ある。 １１１：第２の信号の発生手段たる発振器。 １１２：蓄積器の結線を切換えるスイッチング回路。 １１６：レベル変換器。 １１７−表示機構。 １１８：電気的エネルギー源。 ３３″２ （Ｂ） 第４図 （Ａ）（Ｂ） １−Ｙ−１４ｍｎ ｍイぎｎ 第６図Ｂ 第７図 第１０図 （Ｅ） 第１１図 （Ｂ）

Claims (1)

【特許請求の範囲】
1. 時間基準信号源、計時単位信号合成機構、時刻表示機構
   、外情操作部材、電気的エネルギー供給源、よりなる電
   子時計に於て、パルス信号により蓄電気の結線を切換え
   て前記電気的エネルギー供給源からの実圧を変換する電
   圧変換機構を備え、前記時刻表示機構はエレクトロクロ
   ミズム表示素子とエレクトロクロミズム表示素子駆動回
   路よりなり、該表示素子駆動回路は正電位、負電位開放
   、の３電位を前記表示素子廠切換え接続する亀界効束ト
   ランジスタからなるスイッチ回路素子と表示データに基
   き表示開始信号Ａ示停止信号を作成する駆動信号発生回
   路とを備え、前記３電位のうちエレクトロクロミズム表
   示素子を駆動するＯＮ電圧を非駆動とするＯＦＦ電圧よ
   り低電位とし、前記電圧変換機構より供給されることを
   特徴とする電子時計。