JPS6367159B2

JPS6367159B2 -

Info

Publication number: JPS6367159B2
Application number: JP57167941A
Authority: JP
Inventors: Shigeru Morokawa
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Watch Co Ltd
Priority date: 1982-09-27
Filing date: 1982-09-27
Publication date: 1988-12-23
Also published as: JPS5873892A

Description

【発明の詳細な説明】本発明は、特に温度補償を行う低電力の電子時
計に関するものである。

従来、電子時計の大きさを定めるものとして、
水晶振動子、パルスモータ、電子表示素子、電池
のうちのいずれかが限界となり、技術の発展と共
に交互に限界の地位を譲りながら体積の縮小化の
道をたどつてきた。

時計の動作寿命を定めるものとして、分周電
力、パルスモータ電力、水晶発振器電力があり、
これらに組合わされる電池の漏れ電流損失があ
り、これらと使用電池の電流容量との関係で電子
時計の動作寿命が定められた。電池時計の商品性
において、性能は当然として上記の外形寸法及び
動作寿命は大きな割合を占めるものであり、最近
になつてようやく自動巻の機械式時計の域に達し
て来た。更に最近の技術によればモータの特性向
上及び輪列機構の設計の合理化により、時計を駆
動するに必要な電力は数年前の10μWから1μW以
下にまで低下しようとしている。又、電子表示の
時計の時刻表示に要する電力に就いても、液晶表
示を例に取れば0.5μW以下になつた。ここで時刻
表示に要する電力だけを考えるとすれば、電池容
量は1/10で良い事になり、或いは動作寿命を10年
とする時計をも設計可能となつた。現状において
は、時刻表示以外の電池時計の電力消費が3μW
〜1.5μW存在し、これはその2/3を発振回路、1/3
を分周その他の発振以外の時計回路システムが消
費するようになつている。従つて、現在時計の薄
型化、長寿命化に対する難点の2/3は電気回路で
あると言える。

本発明は、上記の問題点である電気回路の消費
電力を低減化し、更に性能の向上をも期待できる
システムの構成に関するものである。本発明の要
点は、電源電圧に対しコンデンサを直列に接続し
てエネルギーを蓄え、次にこれを並列接続してコ
ンデンサの両端の電位差を平均化し、これらのス
イツチング動作により高い効率の低電圧源を作成
し、この低電圧を用いて水晶の発振及び時計用の
情報処理を行う事により従来の電子回路で行つて
来た情報の処理をもとの電圧の２乗分の１にし、
一挙に1/4〜1/25とし、総消費電力で従来の電子
時計の1/10を達成し、薄型でかつ長動作寿命の電
子時計を提供するものである。更に本構成によれ
ば電子部品を低いインピーダンスで使用できるよ
うになり、水晶発振器の精度、安定度、精度の維
持の容易さにおいて効果が大きい。又、本構成は
電子回路による機能の増大を特徴とする多機能時
計、例えば多重アラーム時計や計算器付き時計、
或は純然たるポケツタブル機器例えば手帳型計算
器に用いて効果が大であり、又、場合に応じて高
電圧や低電圧を使いわけるシステム、例えば、常
時は低電圧源で計時を行い、表示素子のコントラ
ストを高めたり、置数表示や演算結果の表示時に
は低速動作とし、演算命令時のみ演算の速度を上
げたい場合に演算部電源を切りかえて高電圧部を
用い計算器の動作周波数上限を向上させ、クロツ
クパルスの周波数を高くして演算スピードを向上
させる場合などに用いて低消費電力化と高性能化
を両立させる事ができ、効果の大きなものであ
る。

次に、図面に基づき本発明の１実施例を説明す
る。第１図において、黒の太線はエネルギー流の
経路を示し、細線は信号の経路を示すこととす
る。第１図において、１１１は本発明における電
圧変換回路の為の極低電力の副発振器で、例えば
低相互コンダクタンスのＣ／MOSインバータを
３段〜５段リング接続して作られる集積回路化さ
れたリング発振器である。１１２はスイツチング
回路網で、副発振器１１１から得られる信号に同
期してスイツチングされる。１１３は時計の時間
基準信号源で、例えば水晶発振回路で実現化され
る。１１４は計時単位信号合成機構で時間基準信
号源１１３の出力、例えば32768Hzから時計の刻
みの単位となる信号、例えば家庭用のクロツクに
は秒まで正確であればよいからHzを合成し、ま
たクロノグラフ用には1/100単位まで測れるよう
に100Hzを合成する。１１５は計時機構であつて
初期値の設定の可能な計数器で構成され前記計時
単位信号合成機構１１４の信号を計数する事によ
り初期値時刻をスタート点として時刻を保持す
る。１１６はレベル変換器で水晶発振器１１３、
計数信号合成機構１１４、計時機構１１５までが
V_SS′例えば0.3Vで動作し、表示装置１１７以降
のシステムがV_SS1例えば1.55Voltで動作するが如
く動作電圧レベルが異る場合に信号の伝達すべき
情報は変えずに電圧レベルのみを変換する。レベ
ル変換器１１６は計数信号合成機構１１４と計時
機構１１５の間に挿入し計時機構１１５はV_SS１
で動作せしめる方式例えば計数信号合成機構１１
４を分割して前段をV_SS′で動作させ後段をV_SSｉ
で動作させ前段と後段の間にレベル変換器１１６
をそう入する方式も考えられる。そう入の位置に
よりレベル変換すべき信号路の数が異なり又取扱
う周波数が異なる。一般には計時機構よりも周波
数の高い側にレベル変換器１１６を設置する方が
レベル変換器の数が少なくて良いが消費電力が増
える、又周波数の低い側に設置する方がレベル変
換器の数が増えチツプサイド的に負担が大きいが
消費電力が低くなる。表示装置１１７は計時機構
１１５で保持される時刻情報あるいはその他の指
示情報を表示するブロツクでデコーダ及表示駆動
回路及表示素子を含む。１１８は電気的エネルギ
ー源で例えば過酸化銀電池あるいは太陽電池と二
次電池を組合せたシステムが用いられる。スイツ
チング素子を制御するスイツチングパルスは、水
晶時計の場合分周段の途中から簡単に取り出せる
が、これと独立に極低電力のリング発振器を用い
る方法があり、高Ｑ値の水晶振動子を用いた低電
力水晶発振器の遅い起動性に比較して、速い発振
立上り特性を備えたリング発振器を副発振器とし
て用意し、これにより温度検出や電圧変換のスイ
ツチングを行う事ができる。

第２図は、本願における電圧変換用の副発振器
Ａ、波形整形回路Ｂ、スイツチング回路Ｃの具体
的実施例である。２０１は1.6Voltの電池、２１
１は低GmiのＰチヤネルエンハンスメントＦ・
ET，２１２はＮチヤネルエンハンスメントFET
である。第２図において、Ｐチヤネルエンハンス
メントFET，２１１と、Ｎチヤネルエンハンス
メントFET２１２の対は、インバータ回路を形
成し、ゲインが充分であれば該回路の応答時間の
３倍を半周期とする周波数で発振する。

このようなリング発振器を副発振器として用い
る事は、集積回路化に際して外付けコンデンサが
不要な為に有効である。

周波数は、例えば1000Hz〜100Hzで、この発振
で消費する電流は、0.1μA〜0.01μAとなる。２１
１の低Gm（相互コンダクタンス）のFETは発振
時にFET２１１及び２１２を貫通し、電源を短
絡して流れる電流の成分を減ずる為の処理であつ
て、インバータのソースと電源とを単に高抵抗を
介して接続する事によつても該貫通電流の低下を
達成できるものである。

信号φ_D２１３は、やはり低Gmのインバータ２
２１によつて波形整形され、スイツチング回路Ｃ
にφ，なる相補的な信号対として供給される。
スイツチング回路Ｃに供給する信号は必ずしも位
相反転した相補的な信号である必要はない。

もしもスイツチング部にｍ相（ｍは自然数）の
信号を供給する必要がある場合には、発振部Ａの
奇数個例えば2n＋１個（（2n＋１）＞ｍ，ｍは自
然数）のインバータの出力信号が同一周期で位相
が相互に異なるのを利用して、となり合うインバ
ータの出力の排他論理和の如きデコーダ回路によ
り（2n＋１）以下の個数の信号、及びその反転
信号を得る事ができる。

第２図のスイツチング回路Ｃの実施例は単相で
相補的な２つの信号があれば良い。

第２図の２３１，２３３，２３２，２３４は共
にスイツチング回路で、機能的にはφ＝Ｈにおい
て、偶数番号２３２，２３４のスイツチがONと
なり、奇数番号２３１，２３３のスイツチが
OFFとなる。

このφ＝Ｈの状態でコンデンサC₁２４１及び
C₂２４２は直列に接続されて、その両端がV_DD及
びV_SSに接続され充電される。

V_SS1/2なる出力端２５１と電源のV_DD又はV_SSと
の間に負荷が接続されていれば、又C₁とC₂の容
量比が等しくなれば、C₁，C₂の各々の両端の電
圧V₁，V₂は相等しくない。次にφ＝Ｌとなると
奇数番号２３１，２３３のスイツチがONとな
り、２３２，２３４の偶数番号のスイツチが
OFFとなつてC₁２４１，C₂２４２のコンデンサ
は並列接続されV₁＝V₂（≠０）となる。φのＨ，
Ｌの交互の切り換えにより、２５１のV_SS1/2出力
端からはV_DDとV_SS1/2の間で測つてV_SS１の1/2の
電圧が得られる。C₁＝2.5μF，C₂＝0.1μFの如く
値の大きく異なるコンデンサを用いても良いが、
C₁，C₂の容量値の近い方が利用効率が高い。

なんとなればスイツチング回路の切換動作によ
つて、コンデンサ相互の間でジユール損失をとも
なう電荷の移動が生じると、電力効率が低下する
からである。コンデンサ２４１と２４２の値が完
全に等しければ、並列位相で接続する直前の各コ
ンデンサの充電電圧は相等しく、並列接続時にコ
ンデンサ間の電荷の移動は生じない。

２３１はＰチヤネルFETを用いたスイツチで
ON状態ではV_DDに接続する事が必要であり、
OFF状態ではドレイン電位がV_DDとV_SS１の間に
あつて該ソースドレイン間のインピーダンスは大
でなければならず、もれ電流は無視できる程の小
さな値でなければならない。

FET２３４とFET２３１は相補的にON及び
OFFになり、φ＝ＨでＮチヤネルFET２３４が
ON、ＰチヤネルFET２３１がOFFとなる。

２３２，２３３は伝送ゲートであつて、スイツ
チングすべき点の電位がV_DDとV_SSの中間にある
ので、Ｐチヤネル及びＮチヤネルのFETを対に
して確実にONとなるようにして用いている。第
２図でＰチヤネル（以下Ｐ―CHと略記する）
FETのサブストレートは全てV_DDに、Ｎチヤネル
（以下Ｎ―CHと略記する）FETのサブストレー
トは全てV_SS１に接続されている。

第２図Ａの発振器を用いずに、時計用時間基準
信号源である水晶発振器を電池電圧で直接駆動せ
しめ、該発振力信号或は、その分周された信号を
もつて電圧変換回路を駆動するシステムを用いる
事もできる。この場合の低電圧源作成の目的は、
は、例えば液晶のマトリクスドライブの為の低電
圧を供給するとか、低めの閾値電圧で既に発振さ
せている水晶発振器のバイアス電圧を低下させる
とか、電界効果トランジスタを用いた抵抗に印加
するバイアス電圧を供給するのに用いる。

第２図Ａの発振器部分は、低消費電流化の為の
副発振器であるから、ここでの消費電流を低下さ
せるよう注意を用する。発振出力信号２１３の出
力波形は鈍つた波形で、インバータ２２１に直接
該鈍り波形を印加すると貫通電流成分（Ｐ―
CHFETとＮ―CHFETとの両方を通過して流れ
る電源短絡電流成分）が大になるので、発振部の
となり合つた２つのインバータ出力を用いて、第
５図の如く貫通電流成分のない波形整形ができ
る。

第３図Ａは1/3の電圧を得る場合の例であつて、
３０１は電池、３１３は発振器、３２１は波形整
形、３２４は反転波形を得るためのインバータで
ある。φ＝Ｈにおいて、Ｎ―CH FET３３２、
伝送ゲート（以下TGと称す）３４２，３４４が
ONになつて、３つのコンデンサ３５１，３５
２，３５３は直列接続となつて電源に接続され、
充電される。次にφ＝Ｌとなると、FET３３２，
T.G３４２，３４４はOFFとなり、Ｐ―CHFET
３３１，３４１及びTG３４３，３４５がONと
なり、３つのコンデンサ３５１，３５２，３５３
は並列接続されて、電圧の平均化が行われる。こ
の平均化動作により、コンデンサの容量のばらつ
きに起因する３つのコンデンサの充電時における
電圧のばらつきは直されてしまい、正確に電源電
圧の1/3の電圧が作られる。既に述べた如く高効
率実現の為には、３つのコンデンサの値の比は１
となる方が望ましく、低電圧電圧源出力インピー
ダンスを下げる都合からは、コンデンサ容量が大
である方が良く、又低電圧化回路を小さな体積
で、ローコストに実現しようとする立場からは、
コンデンサ容量が小の方が良い。このように相克
する要求を満足するシステムとして、第３図Ｂが
ある。ここで電圧変換には小容量コンデンサを用
いた第３図Ａのシステムをそのまま用い、該電圧
変換器出力を、大容量コンデンサ３９９にスイツ
チ回路３８９を用いて接続している。

電圧の低い出力の得られる状態で、電荷を転送
する方式が考えられる。電荷の転送は低電圧出力
位相で行われるので、定常状態において、該大容
量コンデンサの電圧と低電圧化回路の出力電圧と
はほとんど一致し、異なる電圧のコンデンサの並
列接続によるジユール損失の成分はほとんど生じ
ない。又、出力負荷から見た微分出力インピーダ
ンスは出力端の大容量コンデンサーにより低い値
となる。

第４図は一般に与えられた電源電圧のｎ／ｍ
（ｍ，ｎは自然数）を作る回路の原理を説明する
為の図である。４１１〜４nmの各コンデンサの
容量は全て等しくCoであるとし、又電源電圧
（V_DDとV_SSｉとの電位差）はVoであるとする。簡
単の為にはじめに４１１〜４mnのコンデンサに
は電荷が充電されていなかつたとし、第４図Ａの
如く結線されていたとすると、各コンデンサには
等しくQo＝CoVo／ｎだけの電荷が蓄えられ、コ
ンデンサの両端にはVo／ｎの電圧が現われる。
次にコンデンサの向きをそろえたままｍ個直列と
なるように結線を変えたとすると、コンデンサの
総数を変えないとすればｍ個直列のコラムがｎ個
できる。これらｎ個のコラムを並列接続すると、
並列接続した状態でコラムの両端の電圧は（ｍ／
ｎ）Voとなる。又明らかに、以上の操作の過程
では、コンデンサのつなぎかえに由来する電流が
生じないから理屈の上では100％の効率で電圧変
換されることになる。各コンデンサの容量が等し
くなつている事により100％の効率が期待できる。
以上は動作原理を判り易く説明する為の一例であ
つて、実際にはコンデンサの数はずつと少くて済
む。

分圧比＞１／２の場合１−分圧比＜１／２となる。従つて、残りの電
圧を作り、Voとの差電圧を利用すればコンデン
サの数が節約される。

直・並列コンデンサの置換ｎ個直列にしたｍ個のコンデンサコラムをｍ個
直列にしたｎ個のコンデンサコラムに接続し直す
場合に、定常的に直列になつたままのコンデンサ
を小容量の１個のコンデンサに置換える事ができ
る。少くともｍ個直列のコンデンサコラムｎ個、
すなわちm²個のコンデンサは、Coの容量のコン
デンサ１個に置換える事ができる。

第５図は、本願発明による電圧変換回路に更に
回路素子の閾値を基準とした電圧制御回路を組合
せた場合の集積回路構成例を示す。第５図の構成
は、例えば、リチユーム電池の如く、大電力容量
で保存寿命も非常に良好な電池が、時計用として
は電圧が高め（約2.6〜3.2Volt）で、かつ銀電池
に比較して電圧変動率が大きな電池を有効に利用
する上で非常に便利な回路である。５００は電
池、５０１，５０２，５０３は、低電流のインバ
ータで、３個をリング接続して発振させている。
各インバータの出力は位相が2π／３づつずれた
波形整形されていない発振波形であるから５０４
の波形整形ゲートで、貫通電流小で波形整形でき
る。５０２及び５０３の出力が共に“Ｈ”におい
て５０４の出力は“Ｌ”に設定され、５０２及び
５０３の出力が共に“Ｌ”において、５０４の出
力は“Ｈ”に設定される。５０４の出力は更にイ
ンバータ回路２段で波形整形して、既説明済のコ
ンデンサの接続路の切換回路で、５０８，５０９
の２つのコンデンサを直列と並列に切換えて1/2
V_SS1の電圧を得る。更に５１０はＣ／MOSイン
バータの入・出力を結合したもので、Ｐ―ch―
FET，Ｎ―ch―FETの閾値の絶対値の和を越え
る電圧に対しては、ツエナーダイオードに似た電
圧（ソース間）電流特性を示すので、この閾値の
和を基準とした電圧制御回路を構成している。
Ｃ／MOSインバータ５１０の電源電圧は｛｜V_TP
｜＋V_TN｝に、更にＰ―ch―FET５１３のソース
フオロワによる電圧成分｜V_TP｜が加わつて、２
｜V_TP｜＋V_TNとなる。FET５１１は、Ｎ―ch―
FETを用いた高抵抗である。５１２は、大電流
容量のＰ―ch―FETで、ソースフオロワとなつ
ているためにソース出力電圧はゲート電圧より
V_TPだけの電圧の差があり、Ｐ―ch―FET５１３
でかさ上げされたぶんの電圧がＰ―ch―FET５
１２における差電圧の補償に用いられる。制御出
力５１９の出力電圧は大略｜V_TP｜＋V_TNになつ
ており、IC製造時の閾値のバラツキに対して、
本回路では電源電圧の制御によりマツチングを取
つており、かつ効率の良い電圧変換回路で大巾に
電圧変換したあと、更に細かな電圧調整をFET
の閾値を基準として行う事により、エネルギー効
率の極めて高いシステムが実現される。

５２０は水晶発振回路、５２１は波形整形回路
で時間基準信号を発生し、５２３は分周回路で、
波形整形回路５２１の出力から計時単位信号を合
成する。５２４は計時回路で、低周波を取扱い、
消費電流も少いので分周器５２３より低いインピ
ーダンスの水晶発振器５２０の電源を用いてい
る。５２５はレベルシフタで、計時回路５２４の
論理出力信号を高電圧に変換し、表示装置５２６
を駆動する信号を供給する。

第６図Ａは、本願構成による温度補正回路と電
圧変換回路とを結合させたシステムのブロツク図
である。６００は銀電池、６０１，６０２，６０
３は低相互コンダクタンスのインバータ、６０４
は抵抗、６０５は容量であつて、６０４及び６０
５は集積回路組み込みも可能である。集積回路内
の６０１，６０２，６０３のコンダクタンス及び
浮遊容量が再現性良く作られない場合には、６０
４の抵抗を外付けにして発振周波数の調整あるい
は温度―発振周波数特性の補正を行う。該発振周
波数の調整には６０５を集積回路の外付けの調整
コンデンサとして用いても良いし、インバータ６
０１，６０２，６０３へ供給する電源電圧を調整
して相互コンダクタンスを変える事により調整し
てもよい。６１０は既に説明した本発明による電
圧変換回路である。６０１，６０２，６０３のイ
ンバータによる発振回路は第１図の１１１相当の
副発振器であり、発振周波数の温度係数が大であ
る場合には、６００の銀電池の安定不変な電圧を
直接インバータ６０１，６０２，６０３に供給す
れば良いが、外付けの感温素子例えば６０４にサ
ーミスタ抵抗、あるいは６０５に感温コンデンサ
を用いない場合、あるいはマンガン電池を用いる
家庭用の置時計の場合には、発振インバータを構
成する６０１，６０２，６０３に用いる能動素子
であるトランジスタの制御端子の閾値を基準とす
る簡単なレギユレータ回路から電源を供給する方
が、集積回路製造時のトランジスタの定数の特性
上の偏差を吸収できて良い。６１１は時間基準信
号源で、水晶発振回路である。

６１２は分周器、６１３はデータタイプフリツ
プフロツプであつて、周波数の差を得る回路の一
実施例である。周波数差が非常に大きい場合に、
データタイプフリツプフロツプ６１３の出力は差
周波数の整数倍を与えるようになるから、例えば
データ入力Ｄに16384Hz、クロツク入力φに1023
Hzを接続すると、16×（1024−1023）Hzの差周波
数信号が得られる。６１４は２乗の乗算回路で、
水晶振動子の２次温度係数補正の為の信号すなわ
ち温度補償関数を合成するために備えてある。６
１６は周波数加算回路の一実施例で、排他論理回
路あるいはその論理否定である一致回路（iden―
tity gate）が最も簡便である。６２３は感温発
振器兼電圧変換回路用第２信号発生回路６０１，
６０２，６０３の出力６０６を６１１の信号の位
相に同期化する為の回路で、６２３のデータ入力
と出力との周波数はほとんど等しく、単に位相の
み６０６への同期から周波数加算回路６１６の出
力に同期したものに変つている。６２４は分周器
で、補生用の低周波数の信号を作る。

分周器６２４の出力信号の位相は分周器６１２
の出力信号の位相とインバータ６２２による信号
の反転作用を利用して水晶発振回路６１１の半周
期分ずらした波形となつている。６２６は周波数
加算用のゲートである。以上述べた所において、
温度特性の２次特性補正用の乗算回路６１４の出
力及び同１次特性補正用の信号作成回路の分周器
６２４の出力の各々の信号は、時間基準用の信号
源である水晶発振回路６１１からの信号をも利用
して合成しているが、本来利用することが必然的
ではなく、近くに周波数源としてあるから利用し
たに過ぎず、別の発振器を用いて、あるいは電圧
変換用信号６０６から合成しても良いものであ
る。第６図Ａの動作の概略を説明する。時間基準
用水晶発振器６１１の比較的正確な周波数の信号
は、分周器６１２で分周され、ゲート６１３でリ
ング発振器の出力６０６との差周波数信号ｘとな
り、２乗算回路６１４で２乗されてx²の項を含む
温度補償関数信号となつて分周器６１５を通り、
ゲート６１６において、２乗算回路を側路した信
号と周波数加算される。この出力はさらに、ゲー
ト６２６でリング発振回路の出力信号６０６と加
算されることによつて温度変化に対し十分に安定
な周波数の信号となり、分周器６１７で分周され
て時刻保持信号となつて時刻保持回路６１８に伝
達される。すなわち温度情報は前記フリツプフロ
ツプ６１３のサンプリング動作により採集され、
その出力ｘに包含されて温度差信号となり、上述
のように演算回路で処理されて他の周波数成分と
合成され、温度補正された時刻保持信号を生じる
のであつて、要素６１３，６１４，６１５，６１
６，６２４，６２６等が発振周波数の温度補正の
ための演算回路を構成する。第６図Ｂは２乗回路
で、第６図Ａの２次特性補正用２乗算回路６１４
に相当する一実施例である。ｘは被２乗入力信
号、REFは周波数測定の為の時間信号で、第６
図Ａの保持機構６１８あるいは分周器６１７ある
いは分周器６１５あるいは分周器６１２あるいは
水晶発振回路６１１の如く安定な周波数の信号を
基に合成する。周波数の測定法の一実施例とし
て、第６図Ｂでは一定のREFの周期の間のｘ入
力のパルスの数を計数する。本方式は比較的長い
周波数測定の時間における平均の周波数を求める
事になり、ジツターや雑音の影響を軽減でき、時
計用の時間基準信号の周波数一定という性質を有
効に生かす事のできる方法である。第６図Ｂで
REF↑はREFの信号の立上りに同期して短時間
立下がるリセツト信号で６３１の論理回路による
遅延及びゲート６３２によりREF信号とクロツ
クパルスφClとから合成される。６３３は計数器
で、↑信号でリセツトされて“０”計数値
となり、その後ｘなる被２乗信号パルスを計数し
て時間の凾数として一定の勾配の段階波状に計数
値を増加させる。REFのパルス巾はハイレベル
の期間において短かくローレベルが長い。この
REF信号のハイレベルの期間に未知の周波数の
信号ｘを計数し、残りのローレベルの期間はこの
計数値を保持し、次のREFの信号の立上り縁に
おいて作られるREFの立上り微分信号REF↑に
より該計数値は０にリセツトされることをくり返
す。例えばREFのハイレベルの期間を１秒、
REFのローレベルの期間を15秒〜300秒位に選ぶ
と良い。金属ケースに収められた時計のステツプ
状の温度変化に対する熱伝導の時定数は約８秒〜
15秒であるし、人が携帯している状態での温度変
化の最小時間は数分間であり、実際に時計の保持
時刻の変化として目に見えて変化が現われるには
更に数時間ないし数十時間を要するので、0.5秒
以下の時刻指示誤差を気にしない場合は上記の
REF信号のローレベルの期間は１時間程度にま
での長い期間にしてよい。従つて第６図Ｂにおい
て計数器６３３は常時ｘ入力の周波数を保持して
おり、例えばフリツプフロツプ７個のカスケード
接続で構成された計数器を用いたとすると、計数
器６３３はQ₁₀〜Q₁₆の７ビツトで温度差情報の
２乗演算を実施するための一実施例を示す。上記
温度差情報をΘとし、 Θ＝q₀2⁰＋q₁2¹＋……＋q₆2⁶と表わしたとする
と、Q₁i＝Ｈ（ハイレベル）はqi＝１に対応し、
Q₁i＝Ｌ（ローレベル）はqi＝０に対応するように
設定できる。Θ²を実現するには、まずΘ¹に比例
した信号を作る。一定周波数の_c信号Ｃをバイナ
リカウンタを用いて1/2ずつ順次分周し、2^-i・_c
の周波数の信号CiとQ₁iとの論理積を論理和ゲー
トにより加えるとΘに比例した周波数〓₁の信号
Cθ₁が得られる。次に全く同じ操作で、Ｃの代り
にCθ₁を用い、2^-i・〓₁の周波数の信号Cθ₁iとQ₁i
との論理積和からΘ²に比例した信号〓₂を得る。
同様の操作を続ければΘの３乗以上のべき乗に比
例した信号を得る事も容易である。このようにし
て得るΘの０乗〜３乗まで、あるいはより高次の
べき乗の信号を適当な係数を掛けて加算すること
により、実際に用いられるＸカツト水晶振動子や
DTカツト、ATカツトの水晶振動子の各々の１
次、２次、３次の温度係数を補償できる。当然な
がら最高次数以下の次数の温度係数についての補
償をも行う事ができる。ここで上記原理を変形し
てシステムの簡易化を行う事ができる。前記の説
明において一定周波数の信号_cからΘ¹に比例した
〓₁をわざわざ作つて考えたが、〓₁に相当する信
号として、ｘ入力を用いる事ができる場合があ
る。温度検出器を間欠的に動作せしめ、例えば
REF信号のハイレベルにおいてのみ温度検出器
を動作させ、この間に測定したデータを計数器に
保持しておき、この保持されたデータを基に温度
補正信号を発生せしめるシステムムにおいては、
ｘ入力に相当する温度信号は間欠的にしか入力さ
れず、_cから〓₁を作るような凾数発生機構を用
意する。本願の実施例の如く電圧変換用の副発振
器を常時動作せしめ、かつ該信号と周波数の一定
の信号との差信号が温度差信号であつて連続的に
得られる場合には、〓₁の代わりにｘ信号を用い
る事ができ、システム構成を簡単にできる。第６
図Ｂは以上に述べたような簡易化されたシステム
の実施例である。

第６図Ｂにおいて、REFは一定周波数の信号
で周期測定の基準となる信号で、水晶発振器出力
信号を分周して得られる比較的低周波数の信号で
あり、計時単位信号作成機構（第１図１１４）或
いは保持機構（第１図１１５）から合成される。
ｘは温度差信号で、第６図Ａのデータタイプフリ
ツプフロツプ６１３で作成される。Ｃはクロツク
信号で、ｘよりも高い周波数の信号であれば何で
もよいが、DIV６１２の出力信号とDIV６１
５の出力信号の位相をずらす必要があるので、そ
の目的にそうように相異なる位相信号を選ぶ必要
がある。

第６図Ａ，Ｂ，Ｃの説明において、全てのトグ
ルタイプフリツプフロツプ（以下Ｔ―FFと略記
する）は立下りトリガ、全てのラツチ（以下Ｌ―
FFと略記する）はクロツク信号のハイレベルで
データを読み込み、ローレベルで該データを保持
するとする。また、データタイプフリツプフロツ
プ（以下Ｄ―FFと略記する）はクロツク信号の
立下りの瞬間におけるデータの値を保持するとす
る。

第６図Ｂにおいて、６３１はデジタル遅延回路
でＣの立上りに同期してその出力が変り、遅延の
時間巾で、REFの立上りに同期した信号↑
をゲート６３２を用いて作成する。６３３はｘ入
力の周波数を計数し、保持する計数器（Ｎ（Q₁i）
で、Q₁₀〜Q₁₆は2⁰〜2⁶の重みを表わす。６３４は
ｘ入力信号をＣの立上りに同期した信号にする同
期化の為のＤ―FF回路、６３５は微分の為の遅
延波形を作る為のＤ―FFである。周波数測定・
保持用の計数器６３３には、フリツプフロツプ６
３４で同期化された信号^*とデジタル遅延回路
６３１の出力とからREF信号のハイレベルに位
置するCp＝x^*・Q_REFなる計数用の信号を作成し、
計数器６３３で計数する。ゲート６３７はフリツ
プフロツプ６３４及び６３５の出力信号x^*，x^**
の遅延を利用して、x^*の立上りに同期した信号
x^*↑を作成する。x^*↑のハイレベルのパルス巾
はＣ入力信号の同期に等しくＣ入力の立下り、即
ち第６図Ａの発振器６１１の出力の立上りに同期
している。６３８はx^*↑を分周して低周波数の
信号を得るためのカスケード接続されたＴ―FF
からなる分周器で、各々のQ₁₀〜Q₁₆の出力の変
化はx^*↑の立下りに同期している。

６３９は論理積和を見易くする為の特別な表記
であつて、６４０ゲートの出力をｙとすると、ｙ＝Q₁₆・Q₀₁・x^*↑ ＋Q₁₅・₀₁・Q₀₂・x^*↑ ＋Q₁₄・₀₁・₀₂・Q₀₃・x^*↑ ＋Q₁₃・₀₁・₀₂・₀₃・Q₀₄・x^*↑ ＋Q₁₂・₀₁・₀₂・₀₃・₀₄・Q₀₅・x^*↑ ＋Q₁₁・₀₁・₀₂・₀₃・₀₄・₀₅・Q₀₆・x^*
↑ ＋Q₁₀・₀₁・₀₂・₀₃・₀₄・₀₅・₀₆・
x^*↑ である。これを既述のCiなる信号を用いて表わし
直せば、上記の右辺は右辺＝Q₁₆・C₁ ＋Q₁₅・C₂ ＋Q₁₄・C₃ ＋Q₁₃・C₄ ＋Q₁₂・C₅ ＋Q₁₁・C₆ ＋Q₁₀・C₇ となる。周波数を与える記号（）を設定し、
(A)はＡの周波数を表わすとすると、（C₁）＝2⁶・（x^*）・2^-7 （C₂）＝2⁵・（x^*）・2^-7 （C₃）＝2⁴・（x^*）・2^-7 （C₄）＝2³・（x^*）・2^-7 （C₅）＝2²・（x^*）・2^-7 （C₆）＝2¹・（x^*）・2^-7 となり、（ｙ）＝2^-7・（x²）が成立する。第６図Ｂでは、論理積和を見易くす
るための特別な表記を用いる。例えばマトリクス
６３９とゲート６４０を用いて表わされる。

AND―ORゲートを用いる理由はQ₁₀〜Q₁₆に
対応する2^-7(C)〜2^-1(C)のウエイト付け信号の周
波数をORゲート６４０の如き論理ゲートを用い
て加算することを可能にするには該ウエイト付け
信号の任意の組合せに対する論理積を全て加えた
ものが常にローレベルである必要があるからであ
る。ANDゲートを用いる場合は負論理にして全
く同様の考察をすればよい。EXCLUSIVE―OR
ゲートを周波数加算に用いる場合は該ウエイト信
号相互の波形の変化の一致さえなければよい。第
６図Ｃは第６図Ｂにおける温度データの測定及び
保持のタイミングを示すタイミングチヤートであ
る。横軸は時間で縦軸は上向きにハイレベルをと
つてある。REF入力信号は遅延され反転されて
Ｑ_REF信号になりREF信号と_REF信号とからな
るリセツト信号が作られる。はREF信号の立
上り信号でREF↑の反転信号そのものである。
Ｐは_REF信号そのもので、のローレベルで計
数しＰのハイレベルでデータを保持する。Cpは
温度データの計数用の信号である。Q₁₀〜Q₁₆に
データが蓄えられたt₂〜t₃の状態では、既に述べ
た機構によりx²に比例した信号が得られ第６図の
システムが動作する。

第７図はレベル変換回路の一実施例である。イ
ンバータ７０１の入力信号Ａ７００がレベル変換
されて出力信号A′７２０になる。インバータ７
０１は低電圧動作であり、入力信号７００及び出
力信号７０２は共に論理レベルがV_DDとV_SS1であ
るような相補的な信号である。

FET７１１，７１２，７１４，７１５及び
FET７２１，７２２，７２４，７２５はV_DDと
V_SS2を論理回路の出力レベルとするNANDゲー
トを構成しており、２組のNANDゲートがたす
きがけになつて正帰還ループを形成して双安定の
フリツプフロツプになつている。７０２の信号Ａ
及び７００の信号の相補的な信号は該双安定フ
リツプフロツプ回路の状態を設定する入力信号に
なつている。Ａ＝Ｌであれば、Ｐ―CH―FET７
１１がONになり、Ｎ―CH―FET７２１はOFF
になるか或いは高インピーダンス状態になる。同
時に＝Ｈであるから、Ｐ―CH―FET７１５は
OFFになり、Ｎ―CH―FET７２５はONになる。
この状態で出力信号７２０は正帰還ループの作用
により、急速にハイレベルV_DDに近付き、Ｐ―
CH―FET７１２がON、７１４がOFFになり、
Ｎ―CH―FET７２２がOFF、７２４がONにな
つて安定する。安定状態でＡとA′とは反転関係
にあるが、FET７１４及び７１５のドレインか
ら出力信号を取り出せば、反転関係でない信号
で、論理レベルのみ異なる信号が得られる事は明
らかである。第７図のレベル変換回路を構成する
場合には、Ｎ―CH―FETの相互コンダクタンス
を小さな値にし、Ｐ―CH―FETの相互コンダク
タンスを大きな値にし、７２１或いは７２６に示
されるＮ―CH―FETのゲートに（V_SS1−V_SS2）
の電圧を印加した状態でのインピーダンスが、７
１１及び７１５に示されるＰ―CH―FETにおい
てゲートに（V_DD−V_SS1）なる電圧を印加した状
態でのインピーダンスより大であつて、FET７
１１或いは７１５によりフリツプフロツプの値が
設定できるように注意しておかねばならない。集
積回路化に際してはFET７１１及び７１５のチ
ヤネル巾を大に、FET７２１及び７２５のチヤ
ネル長を大にすればよい。

第８図は本発明による電圧変換回路による電圧
低下と昇圧回路による電圧昇圧の２種類の機構を
備えた電子時計の例を示す。８００は電圧変換用
の副発振器で、既に第２図及び第３図において示
した如きリングオシレータと考えても良いし、単
に表示駆動用の電圧変換を目的とする場合には、
時間基準信号源から得られる信号或いは該信号の
分周された信号を用いても良いし、全く別個に水
晶振動子を用意して発振させても良い。インバー
タ８０１，８０２は波形整形の為に用いてあり、
同時に昇圧機構を駆動する電力供給用のインバー
タでもある。８０３及び８０４は分圧用のコンデ
ンサであつて容量値が等しい方が良い。８０５は
昇圧後の電圧を保持するためのコンデンサであ
る。８１１はクランプ用のダイオードであり、８
２１はクランプ用のコンデンサである。＝Ｈに
おいてダイオード８１１が順方向にバイアスされ
て、コンデンサ８２１のインバータ８０２の出力
端側が正、反対側電極が負に充電され、＝Ｌに
おいてダイオード８１１は逆バイアスされて
OFFの状態となり、コンデンサ８１１の正に充
電された側の電極すなわちインバータ８０２の出
力端に接続された側の電極がローレベルでV_SS1の
電位に設定されるので、コンデンサ８２１の負電
位側電極すなわち８２１の点における電位はV_SS1
よりも（V_DD−V_SS1）だけ低電位になる。結局ダ
イオード８１１とコンデンサ８２１によりインバ
ータ８０２の出力信号はそのハイレベルがV_SS1
の電位になるようにクランプされる。トランジス
タ８１６はＮ―CH―FETで、サブストレートと
ソースが接続されてコンデンサ８０５によりV_DD
に接続されているが、トランジスタ８１６の
OFF状態においてトランジスタ８１６をソース
側からドレイン側に電流の流れる向きを順方向と
するダイオードに置換えて考えることができる。
この場合には、ダイオード８１１とコンデンサ８
２１によりV_SS1の電位をハイレベルとしてクラン
プされた信号を、更にダイオード８１６で整流
してコンデンサ８０５に電荷を蓄える回路の如く
考える事ができる。ここでインバータ８０２の出
力インピーダンスが充分に低い値であつて、
FET８１２及び８１６のON状態におけるインピ
ーダンスよりも大巾に低い値であるとすると、上
記のクランプ作用が確実に行われ、クランプ出力
端８２３のハイレベルは大略V_SSのレベル、ロー
レベルは大略２・V_SS1のレベルになる事が保証で
きる。ここで大略という表現をするのは、ダイオ
ードが順方向電圧降下をもたらすとすると、その
分だけクランプレベルがV_SS1よりもV_DDに近付く
からである。整流出力端８２５の電位が大略２・
V_SS1の値であると、FET８１４及び８１８から
なるインバータはV_SS1及びV_SS1×２の電位を電源
レベルとするインバータ動作を行ない、８２３の
レベルがV_SS1のとき８２４のレベルは２・V_SS1と
なつてFET８１２をON，FET８１６をOFFと
し、ダイオード８１１の順方向電圧降下を等価的
に消滅せしめ、８２３のレベルが２・V_SS1になる
と８２４のレベルはV_SS1となつてFET８１６を
ONとし、ダイオードとしての８１６の順方向電
圧降下を消滅せしめる。結局ダイオードクランプ
回路における順方向電圧降下の成分を本実施例に
よれば効果的に除去でき、高い効率の昇圧機構が
実現できる。例えばコンデンサ８２１及び８０５
を0.5μFとし、φなる信号の周波数を256Hzとし、
FET８１２をHD1G1030、ダイオード８１１及
び８１６（これはFETとしても動作する）を
3N169で構成すると、1MΩの負荷に対して電源
電圧1.6voltで98％の電力変換効率を示した。ダ
イオード８１１を3N169で構成する場合は、ゲー
トとサブストレートとソースを結合し、ドレイン
とサブストレートの間をダイオードとして用い
る。本構成はそのままＣ／MOS―ICにできる。
コンデンサ８２２とダイオード８１３は本構成を
プツシユプル動作させる場合に用いるものであ
る。本構成の変形として、コンデンサ８０５を取
外し、コンデンサ８２２とダイオード８１３を用
いたシステム及びダイオード８１３とコンデンサ
８２２を取り外したシステムが用いられる。昇圧
システム８３１は上記と全く同じ原理で、ただ上
記説明のクランプレベルV_SS1を、電圧変換回路の
V_SS1/2出力である（1/2）・V_SS1のレベルにクラン
プするよう変更しただけである。この場合、（1/
２）→V_SS1からV_SS1だけシフトした電位である
（3/2）・V_SS1が得られるので、これをV_SS3/2と表わ
してある。以上の回路の組合せにより、V_DD（＝
0volt）とV_SS1の電位から、1/2，3/2，２倍のV_SS1
という３種類の電圧が得られ、V_SS1を基準に考え
ると、V_SS1から正負に1/2V_SS1ずれた電位及び正
負に丁度V_SS1だけずれた電位が得られ、液晶表示
パネルを1/3電圧印加方式でダイナミツクマトリ
クス駆動できる。1/3電圧印加方式の意味は、点
灯選択されたマトリクス点の印加電圧の比と、非
点灯の選択をされたマトリクス上の点の印加電圧
が３：１になる事を示す。８４１は時計用の時間
基準源となる水晶発振器で、2¹⁵Hz〜2²²Hzであ
る。８４２は分周器からなる計時単位信号合成機
構、８４３はレベル変換回路、８４４は計時機
構、８４５は表示駆動回路、８４６は表示機構で
ある。

本構成の特徴は、電圧低下回路で得られる低い
電圧で情報の処理を行い、本質的にエネルギーを
必要とする構成要素にのみ、必要にして充分なエ
ネルギーを最も適した電圧で供給するものであつ
て、低電圧の液晶表示素子を閾値を利用して確実
にアドレスして駆動するマトリクス駆動、低電圧
のエレクトロミズム表示素子の駆動、大電流を要
するパルスモータの駆動回路のFETに高い電圧
を印加してICのチツプサイズ中に大きな割合を
占める駆動FETのサイズを小にしたりでき、特
に本願における任意の分数で表現できる分圧電圧
変換は、電池電圧と素子のマツチングをとる上で
有効である。又本願の実施例に示されるように低
電流のリングオシレータをIC内部に作りつける
とか、貫通電流の少ない発振及び波形整形回路等
もシステム全体をまとめる上で重要な役割を果た
している。

第９図Ａは液晶のｍ行ｎ列（ｍ，ｎは自然数）
のマトリクス駆動のための模式図で、例えば上部
電極としてｍ行、下部電極としてｎ列の電極線が
それぞれ上部電極用ガラス、下部電極用ガラスの
表面に形成され、該電極線を対向させて狭い間げ
きで絶縁スペーサを用いて重ね、該対向した電極
の間に電界効果型液晶を封入したものを考えれば
良い。説明は第９図Ａのｉ行ｊ列目（ｉ，ｊは任
意の自然数）の指定されたセグメントSijの点灯
及び非点灯について行うものとする。Sijの非点
灯時においては、Sijの部分９０１に閾値以下の
電圧が印加され、点灯時においては少く共短時間
閾値以上の電圧が印加されるようにすれば、表示
セグメントの正確なアドレスができる。マトリク
ス駆動を達成するにはこの他に、短時間の駆動パ
ルスで点灯する速い立上り特性と、駆動パルスの
周期の間点灯状態を記憶するフレームメモリ時間
の長い液晶すなわち立下りの緩やかな特性の液晶
が必要であるが、ここでは液晶セル構造と液晶材
料の選定により上記要求は満足されているとす
る。

第９図Ｂのφd₁〜φd_nは、行を指定する電極線
に電位を与えるものである。列を指定する電位
φs_jは、第９図Ｂのφsとｓとを選択して得られ
る。第９図Ｃに具体的な回路構成を示す。第９図
のφsは消灯状態を指定するもので、Si_jのセグメ
ントのみを点灯するにはφd_iのハイレベルでのみ
φｓが指定され、φd_iのローレベルにおいてはφs
が指定されるようにφs_jを定めれば良く、Si_j+1セ
グメントのみ点灯とするにはφd_iのハイレベルで
のみｓ，φd_iのローレベルでφsが指定されるよ
うにφs_j+1を定めれば良い。第９図ＢにおけるＥ
なる信号は液晶セグメントに交番電圧を印加する
場合に電源回路を経由しない短絡路を形成するた
めの信号で、容量性表示素子一般の駆動において
消費電力低下の効果がある。液晶素子の非点灯時
の印加される電圧は（φd_i−φs）で表わされ、点
灯セグメントとなる液晶素子に印加される電圧は
（φd_i−ｓ）で表わされ、第９図Ｂに示されてい
る。（φd_i−φs）の波形で明らかなように、点灯
の場合は短時間だけ非点灯時の３倍の電圧が印加
される。

第９図Ｃにおいて、φs_jはV_SS1/2をハイレベルと
し、V_SS1を中点レベルとし、V_SS3/2をローレベル
とする信号であつて、Ｅのハイレベルにおいて中
点レベルに設定され、それ以外のＥのローレベル
の状態では、Sjのハイレベルでφに等しい位相で
電圧レベルがV_SS1/2とV_SS3/2の間で変化する信号に
なり、Sjのローベルではこれがに等しい位相の
信号に変わる。φd_iはV_DDをハイレベル、V_SS2をロ
ーレベルとする信号で、Ｅ又はｉのハイレベル
で中点レベルV_SS1に設定され、ｉのローレベル
でφに一致した信号となる。第９図Ｃにおいて、
信号Ｅ９３１，９３３，Di９３２，ｉ９３
４，φ９３５，９３６は論理レベルのハイレベ
ルがV_DD，V_SS2であるような信号と考えて良い。
第９図Ｃの回路が有効な場合は、液晶素子の閾値
電圧V_TLCと電源電圧の関係が｛（1/2）・（V_DD−V_SS1）＜V_TLC （3/2）・（V_DD−V_SS1）＞V_TLC｝である場合であつて、V_TLCの値によりV_SS1/2，
V_SS1，V_SS3/2，V_SS2の電圧比は一定のまま上記関
係式を満足するよう電圧変換回路の係数を変え
て、例えば電源電圧の1/3，2/3，3/3，4/3，の電
圧を作るようにする。3/3の電圧は実際に作る必
要がなく、電池電圧をそのまま利用できる。現在
入手できる液晶の例ではVnc＝1.1volt程度のもの
があるから、第９図Ｃの回路で例えば８行２列な
いし８行８列程度のマトリクス駆動ができる。こ
の場合、情報の処理は低電圧で行ない、表示駆動
信号例えばφはレベル変換された高電圧としたシ
ステムが合理的である。

第１０図Ａ及び第１０図Ｂは、PLZT（チタン
酸ジルコン酸ランタン鉛）或いはエレクトロクロ
ミズム表示素子の印加電圧と内部状態の関係を示
すものである。第１０図Ａで点灯状態をB′点と
して、非点灯状態をＯ点或いはＱ＝０の状態とす
る場合と、点灯状態をB′、非点灯状態をE′とする
かで駆動方式が異なつてくる。Ｑを分極量とした
場合のPLZTはB′点を点灯、H′〜D′の点を非点
灯として用いることができ、OA′以上の電圧を印
加して点灯し、H′とD′の間の逆電圧を印加して
消灯する用い方ができる。エレクトロクロミズム
素子においてもＱを電気化学的に析出した物質量
（上面に析出した場合を正、裏面析出を負として
定める）とすれば同様の駆動方式が用いられる。
第１０図Ｂの如き性質を示すPLZT或いはエレク
トロクロミズム或いはエラストマ表示素子の場合
は電荷積分値を制御して非点灯時にも（用い方に
よつてはＡ）の位置で停止せしめるか、或いはマ
イナーループを描かせて０点に停止せしめる用い
方をする必要がある。Ｂ点とＥ点で表示素子とし
て明らかに識別がつくならば、充分な正電圧を印
加してＢ点に設定して点灯し、充分な逆電圧を印
加してＥ点に設定して消灯する用い方ができる。
第１０図Ｃ及び第１０図Ｅに、第１０図Ａの如き
性質の表示素子としてPLZT或いはエレクトロク
ロミズム素子の駆動回路例を示す。該駆動回路は
第１０図Ｂの如き性質の表示素子に用いても使用
できる場合が多い。第１０図Ｃは、表示信号Sk
に対し、Skの立上りに際してφのハイレベルに
一致して立上りかつφのローレベルで立下るSk
立上り微分信号S^ON _kなる信号と、Skの立下りに際
してφの立下りに同期して立上り、φのハイレベ
ルで立下るSk立下り信号S^OFF _kを作成する回路実施
例である。S^ON _kは表示素子を点灯状態にするため
の信号、S^OFF _kは表示素子を消灯するための信号で
あつて、その波形は第１０図Ｅに示されている。
第１０図Ｄは駆動回路例であつて、１００２のブ
ロツクは第１０図Ｃの１００１なるブロツクに等
しい。１００３及び１００５はＰ―CH―FETで
あつて、S^ON _kのハイレベルにおいてトランジスタ
１００３がONとなつてφskなる出力の電位はV_DD
に設定され、S^OFF _kのハイレベルにおいてトランジ
スタ１００５がONになつてφskの電位はV_SS1/4に
等しくなる。S^ON _kとS^OFF _kが同時にハイレベルにな
る事はない。S^ON _kとS^OFF _kが共にローレベルの状態
ではトランジスタ１００３と１００５は共に
OFFとなり、表示素子１００６の印加電圧は素
子のもれ抵抗と容量で定められる時定数で減衰し
て０になるか、或いは以前印加された電圧を保持
している。インバータ１００４からはφに同期し
た位相及び波形で電圧レベルのみ異なるφ_COMなる
信号が得られ、これが共通電極電位として表示素
子１００６に接続される。結局表示素子１００６
のある特定のセグメントに印加される電圧V_EC-k
は第１０図Ｅに示されるが如くなり、Skの立上
りに点灯用の正向きの電圧が印加されるとする
と、S_kの立下りに消灯用の逆向きで点灯電圧の1/
２の電圧を印加することになる。

第１１図Ａはパルスモータ式水晶時計の駆動回
路の部分を詳しく示したものである。１１０１は
低電圧で動作する計時機構で、水晶発振から分
周、波形整形を含む機能を持つ。１１０２はレベ
ル変換回路で、本実施例では負電位側の電圧レベ
ルを拡大してより低電位にしたV_SS2を用意してあ
る。V_SS1は電池の負電位側のレベルで、V_SS2は２
倍の昇圧出力であつてV_SS2＝２・V_SS1となる。又
V_SS1/4は V_SS1/4＝1/4 V_SS1である。１１０３及
び１１０４はパルスモータ駆動用の大電流容量の
FETインバータである。Ｐ―CH―FET１１１１
及び１１１３にはローレベルの入力信号時にV_SS1
の２倍のゲート電圧が印加されてONになるの
で、通常の昇圧回路なしのシステムに比較して
ONインピーダンスを1/4にでき或いは駆動用イ
ンバータの為にIC内部で使用するチツプサイズ
の面積比率を低下できる。Ｎ―CH―FET１１１
２及び１１１４に対してはONインピーダンス低
減の効果がないが、OFF状態でゲート入力１１
０６及び１１０８のローレベルがソース電位より
も低電位のために完全なOFF状態が実現され、
回路のリーク電流が少なくなる。計時のための機
構１１０１が低電圧動作する事と出力インピーダ
ンスの低下或いはリーク電流の最大のウエイトを
占める駆動インバータのリーク減少の効果は大き
い。Ｎ―CH―FETのインピーダンス低下のため
には、入力信号１１０５と１１０６をコンデンサ
で直流的にカツトしてやり、ダイオードで１１０
６のローレベルをV_SS1のレベルにクランプし、１
１０５は直接的にレベル変換回路１１０２に接続
し、入力１１０６は上記コンデンサを介してレベ
ル変換器１１０２に接続されるようにしても良
い。入力１１０７と１１０８についても同様で、
Ｐ―CH―FET入力１１０７は直接駆動、Ｎ―
CH―FET入力１１０７は直接駆動、Ｎ―CH―
FET入力１１０８はダイオードクランプしてコ
ンデンサを介して入力１１０４に連結しても良
い。正電位側にV_DDの２倍の電源V_DD2を増設して
レベル変換器によつて論理レベルV_DD2とV_SS2とに
伸長した信号でインバータ１１０３及び１１０４
を駆動しても良い。

第１１図Ｂは、第１１図Ａにおける信号の波形
図であり、第１１図Ｃは第６図Ｂにおける信号の
波形図である。φ₆₃₇はゲート６３７の出力信号
で、Q₀₁……Q₀₆はカウンタ６３８の出力信号で、
φ₆₃₇C₁……φ₆₃₇C₄はカウンタ６３８とゲート６３
７の出力から定められる。

こゝで、 C₁＝Q₀₁、 C₂＝₀₁・Q₀₂ C₃＝₀₁・₀₂・Q₀₃ C₄＝₀₁・₀₂・₀₃・Q₀₄ である。

【図面の簡単な説明】

第１図は電圧変換回路を用いた本発明の時計シ
ステムブロツク図、第２図は電圧変換回路の一実
施例、第３図Ａ，Ｂは本発明の電圧変換回路の別
の実施例、第４図Ａ，Ｂは本発明の電圧変換回路
動作説明図、第５図は本発明の電圧変換回路の別
の実施例、第６図Ａは本発明の電圧変換回路と温
度補償回路の組合せシステムブロツク図、第６図
Ｂは第６図Ａにおける２乗乗算回路実施例、第６
図Ｃは第６図Ａのシステム動作説明図、第７図は
レベル変換回路実施例、第８図は電圧の低下と昇
圧とを組合せた実施例、第９図Ａは第８図の電圧
変換を利用した液晶マトリクス駆動システムのた
めの表示素子図、第９図Ｂはマトリクス駆動波形
図、第９図Ｃはマトリクス駆動回路実施例、第１
０図Ａ，Ｂは蓄積型表示素子特性図、第１０図
Ｃ，Ｄは蓄積型表示素子駆動回路実施例、第１１
図Ａは第８図の電圧変換を利用したパルスモータ
式水晶時計システム回路実施例、第１０図Ｅは蓄
積型表示素子駆動波形図、第１１図Ｂはモータ駆
動回路の駆動波形図、第１１図Ｃは第６図Ｂの信
号波形図である。１１１：第２の信号の発生手段たる発振器、１
１２：蓄電器の結線を切換えるスイツチング回
路、１１６：レベル変換器、１１７：表示機構、
１１８：電気的エネルギー源。

Claims

【特許請求の範囲】１時間基準信号源、計時単位信号合成機構、計
時機構、時刻表示機構、外部操作部材、電気的エ
ネルギー供給源を備え該時間基準信号源は水晶発
振器である電子時計において、集積回路化された
感温性の副発振器を設け、該水晶発振器周波数と
該副発振器の発振周波数との周波数差を温度依存
性の温度差信号として計数し、該温度差信号から
温度補償関数を含成して該時間基準信号源水晶発
振器による発振周波数の温度変動を補償する演算
回路を備えた電子時計。２演算回路は温度差信号を間欠的に計数記憶
し、該記憶された温度差信号に基づく温度補償関
数の発生を連続的に行うことを特徴とする特許請
求の範囲第１項記載の電子時計。