JPS5874037A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5874037A JPS5874037A JP56174310A JP17431081A JPS5874037A JP S5874037 A JPS5874037 A JP S5874037A JP 56174310 A JP56174310 A JP 56174310A JP 17431081 A JP17431081 A JP 17431081A JP S5874037 A JPS5874037 A JP S5874037A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photoresist
- wiring layer
- contact
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法、特にコンタクト開孔
部での配線電極のオーミック接続に関するものである。
部での配線電極のオーミック接続に関するものである。
最近の集積回路の集積度の向上につれて配線幅の微細化
、配線を接続するためのコンタクト孔の縮小化が必須と
なっている。したがって、コンタクト開孔部での配線間
の接触する面積が小さくなシ配線間めオーミック接続が
困難になシうつある。
、配線を接続するためのコンタクト孔の縮小化が必須と
なっている。したがって、コンタクト開孔部での配線間
の接触する面積が小さくなシ配線間めオーミック接続が
困難になシうつある。
まだ、プロセスの自動化、パターンの微細化などのため
に、従来の７ツ酸を緩和して用い友エツチング□液によ
るエツチング法（等方性エッチイブ）から、スパッター
現像を利用した、特に平行平板型のプラズマエツチング
法（異方性エツチング）を川伝るようになってきた。し
かしながら岬方性エツチングに比べ、異方性エツチング
は、コンタクト段部でのサイドエッチシフが極めて少な
いので、コンタクト段部でのテーパーがきびしくなる事
が知もれてい′る− そこで、形成するパターンの最小寸法を１μｍが限界で
あるとする、つまシコンタクトサイズを１２ｍＸ１μｍ
にし、絶縁膜厚を１μｍとした場合、等方性エツチング
法では、当然のことながら、サイドエツチングが片＃Ｊ
１μｍとなるため両側で２μｍとなり、コンタクトサ
イズ１μｍと両側のサイドエツチング量２μｍとで最低
３μｍの余裕度が必要となｐ高集積化を制限するもので
ある。したがって３μｍ、以下のコンタクト孔を形成す
るにはサイドエツチングが極めて少ない異方性エツチン
グ法（４１に平行平板型エツチング）でコンタクト孔を
ほぼマスク通シのサイズに形成する必要がある。
に、従来の７ツ酸を緩和して用い友エツチング□液によ
るエツチング法（等方性エッチイブ）から、スパッター
現像を利用した、特に平行平板型のプラズマエツチング
法（異方性エツチング）を川伝るようになってきた。し
かしながら岬方性エツチングに比べ、異方性エツチング
は、コンタクト段部でのサイドエッチシフが極めて少な
いので、コンタクト段部でのテーパーがきびしくなる事
が知もれてい′る− そこで、形成するパターンの最小寸法を１μｍが限界で
あるとする、つまシコンタクトサイズを１２ｍＸ１μｍ
にし、絶縁膜厚を１μｍとした場合、等方性エツチング
法では、当然のことながら、サイドエツチングが片＃Ｊ
１μｍとなるため両側で２μｍとなり、コンタクトサ
イズ１μｍと両側のサイドエツチング量２μｍとで最低
３μｍの余裕度が必要となｐ高集積化を制限するもので
ある。したがって３μｍ、以下のコンタクト孔を形成す
るにはサイドエツチングが極めて少ない異方性エツチン
グ法（４１に平行平板型エツチング）でコンタクト孔を
ほぼマスク通シのサイズに形成する必要がある。
次に金属配線層（特にアルミニウム層）を蒸着するわけ
であるが、ここで蒸着の機構として高真空中で蒸発物（
アルミニウム）が加熱され蒸発原子（アルミニウム原子
）が基体へ付着するが仁の蒸発原子（アルミニウム原子
）は基体に対して方向性を特りているためＪ第１図（ａ
） 、 （ｂ）のようなコンタクト段部のくほみの部分
は、陰になりてしまいアル１＝ウム原子が付着されにく
い事が知られている。したがりて結果的には、コンタク
ト段部でのテーパーがきびしい場合第１図（ｂ）のよう
に最悪の場合、アルミニウム配線層は段切れが生じてし
まうという欠点があった。この事は半導体製品の製造歩
留シ、しいてはその信頼性を損う要因となっていた。
であるが、ここで蒸着の機構として高真空中で蒸発物（
アルミニウム）が加熱され蒸発原子（アルミニウム原子
）が基体へ付着するが仁の蒸発原子（アルミニウム原子
）は基体に対して方向性を特りているためＪ第１図（ａ
） 、 （ｂ）のようなコンタクト段部のくほみの部分
は、陰になりてしまいアル１＝ウム原子が付着されにく
い事が知られている。したがりて結果的には、コンタク
ト段部でのテーパーがきびしい場合第１図（ｂ）のよう
に最悪の場合、アルミニウム配線層は段切れが生じてし
まうという欠点があった。この事は半導体製品の製造歩
留シ、しいてはその信頼性を損う要因となっていた。
本発明は、配線電極が必要とする全てのコンタクト開孔
部でコンタクト段部でのテーパーがきびしい形状でも配
線電極をオーミックに接続でき、しかもその段切れを少
なくできる事を目的とする半導体装置の製造方法を提供
することにある０本発明をよシ具体的に説明すると、半
導体基体の一部とオーミックコンタクトを有する金属配
線層ヲ有し１３μｍ以下のコンタクト孔を有する半導体
装置の製法において、電極をとシ出すコンタクトの開孔
後金面に多結晶シリコン層を成長する工程と、配線電極
と、して全面に第１の金属配線層を成長する工程と、門
１の金属配線層の厚さよシも厚くホトレジストを全面に
塗布し前記ホトレジストの膜厚分だけを全面除去させて
コンタクト孔にホトレジストの一部を残留せしめる工程
と、前記金属配線層を前記ホトレジストをマスクとして
除去する工程と、前記コンタクト開孔部に残留した前記
ホトレジストを除去し、全面に配！！！電極として第２
の金属配線層を成長して前記コンタクト開孔部に残留し
良前記金属配線層と接続し、十分オーミックなコンタク
トを得る工程とを有する半導体装置の製造方法である。
部でコンタクト段部でのテーパーがきびしい形状でも配
線電極をオーミックに接続でき、しかもその段切れを少
なくできる事を目的とする半導体装置の製造方法を提供
することにある０本発明をよシ具体的に説明すると、半
導体基体の一部とオーミックコンタクトを有する金属配
線層ヲ有し１３μｍ以下のコンタクト孔を有する半導体
装置の製法において、電極をとシ出すコンタクトの開孔
後金面に多結晶シリコン層を成長する工程と、配線電極
と、して全面に第１の金属配線層を成長する工程と、門
１の金属配線層の厚さよシも厚くホトレジストを全面に
塗布し前記ホトレジストの膜厚分だけを全面除去させて
コンタクト孔にホトレジストの一部を残留せしめる工程
と、前記金属配線層を前記ホトレジストをマスクとして
除去する工程と、前記コンタクト開孔部に残留した前記
ホトレジストを除去し、全面に配！！！電極として第２
の金属配線層を成長して前記コンタクト開孔部に残留し
良前記金属配線層と接続し、十分オーミックなコンタク
トを得る工程とを有する半導体装置の製造方法である。
次に本発明の実施例につき図を用いて説明する＠まず、
公知の半導体装置の製造プロセスで、電極部１上および
層間ＰＥＧ層２上に多結晶シリコン層４′ｔ−設け、そ
の上に配線材料として全面にアルミニウム層３を蒸着し
ホトレジスト５ｔ−塗布するまでを行ない、第２図（ａ
）を得る。この時前述した理由によシ、コンタクト段部
でのテーパーがきひしいためアルミ隼つム層３は段切れ
してしまう。
公知の半導体装置の製造プロセスで、電極部１上および
層間ＰＥＧ層２上に多結晶シリコン層４′ｔ−設け、そ
の上に配線材料として全面にアルミニウム層３を蒸着し
ホトレジスト５ｔ−塗布するまでを行ない、第２図（ａ
）を得る。この時前述した理由によシ、コンタクト段部
でのテーパーがきひしいためアルミ隼つム層３は段切れ
してしまう。
またホトレジスト５はその流動性のためコンタクト段部
でａｒｔは平坦になる。つｔ〕、結果的に〈埋みの部分
のホトレジスト５の膜厚は厚くなる・次に全面に塗布し
九ホトレジス）Ｓｔ塗布した膜厚分のみを全面に０２プ
ラス！でエツチングし第２図（ｂ）を得る。この時ホト
レジスト膜厚で決められる時間でエツチングを終了させ
ればコンタクト孔のくぼみにホトレジスト５は、残存す
ることは理解されることである。次に全面に蒸着したア
ルミニウム層３を膜厚分のみを異方性エツチング、特に
平行平板型でエツチングし、第３図（ａ）を得る。
でａｒｔは平坦になる。つｔ〕、結果的に〈埋みの部分
のホトレジスト５の膜厚は厚くなる・次に全面に塗布し
九ホトレジス）Ｓｔ塗布した膜厚分のみを全面に０２プ
ラス！でエツチングし第２図（ｂ）を得る。この時ホト
レジスト膜厚で決められる時間でエツチングを終了させ
ればコンタクト孔のくぼみにホトレジスト５は、残存す
ることは理解されることである。次に全面に蒸着したア
ルミニウム層３を膜厚分のみを異方性エツチング、特に
平行平板型でエツチングし、第３図（ａ）を得る。
この時、ホトレジスト５は選択比の関係から多少エツチ
ングされるが残存する・しかし必すしも異方性エツチン
グを用いる必要もない事は明白である。また、当然のこ
ととして、ホトレジスト５の下のアルミニウム層３も残
存する・次に残存しているホトレジスト５を公知の方法
にて除去し再びアルミニウム層６を蒸着し、第３図（ｂ
）ｔ−得て本発明は達成される。本発明は、コンタクト
孔にアルミニウム層を残し、基体表面を平坦化して、ア
ルミニウム層の断線を防ごうとすることが目的で、
ングされるが残存する・しかし必すしも異方性エツチン
グを用いる必要もない事は明白である。また、当然のこ
ととして、ホトレジスト５の下のアルミニウム層３も残
存する・次に残存しているホトレジスト５を公知の方法
にて除去し再びアルミニウム層６を蒸着し、第３図（ｂ
）ｔ−得て本発明は達成される。本発明は、コンタクト
孔にアルミニウム層を残し、基体表面を平坦化して、ア
ルミニウム層の断線を防ごうとすることが目的で、
第１図は、従来の配線層の成長後の断面図であり、（ａ
）はコンタクト開孔法を等方性エツチングで行なり九も
ので、（ｂ）は異方性エツチングで行なったものである
。 尚、第１図において、１・・・・・・アルミニウム配線
層と接続される電極部、２・・・・・・層間Ｐ２Ｏ層、
３・・・・・・アル１＝ウム配線層。第２図および第３
図は本発明による半導体装置の製造工程の断面図を示す
。 尚、第２図および第３図において、１・・・・・・アル
ミニウム配線層と接続される電極部、２・・・・・・層
間Ｐ２Ｏ層、３・・・・・・第１アルミニウム配線層、
４・・・多結晶シリコン層、５・・・・・・ホトレジス
ト、６・・・・・・第２アルミニウム配線層。 代理人 弄、−士 内 原 晋 第 ｌ 図 第 ２ 図 第３ 図
）はコンタクト開孔法を等方性エツチングで行なり九も
ので、（ｂ）は異方性エツチングで行なったものである
。 尚、第１図において、１・・・・・・アルミニウム配線
層と接続される電極部、２・・・・・・層間Ｐ２Ｏ層、
３・・・・・・アル１＝ウム配線層。第２図および第３
図は本発明による半導体装置の製造工程の断面図を示す
。 尚、第２図および第３図において、１・・・・・・アル
ミニウム配線層と接続される電極部、２・・・・・・層
間Ｐ２Ｏ層、３・・・・・・第１アルミニウム配線層、
４・・・多結晶シリコン層、５・・・・・・ホトレジス
ト、６・・・・・・第２アルミニウム配線層。 代理人 弄、−士 内 原 晋 第 ｌ 図 第 ２ 図 第３ 図
Claims (1)
- 絶縁層に開孔を形成し、該絶縁層上および該開孔内に前
記絶縁層上の多結晶シリコン層の上および前記開孔内の
多結晶シリコン層上に第１の金属配線層を形成する工程
と、前記開孔内の第１の金属配線層の部分上にホトレジ
ストを残余せしめ、前記絶縁層上の第１の金属配線層上
のホトレジストを残去せしめる工程と、前記絶縁層上の
第１の金属配線層を除去する工程と、前記残余せるホト
レジストを除去する工程と、第２の金属配線層を形成し
て、前配開孔内に残留した前記第１の金属配線層との部
分と該第２の金属配線層とを接続する工程とを有する事
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56174310A JPS5874037A (ja) | 1981-10-29 | 1981-10-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56174310A JPS5874037A (ja) | 1981-10-29 | 1981-10-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5874037A true JPS5874037A (ja) | 1983-05-04 |
Family
ID=15976414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56174310A Pending JPS5874037A (ja) | 1981-10-29 | 1981-10-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5874037A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010718A (ja) * | 1983-06-30 | 1985-01-19 | Nec Corp | 半導体装置の製造方法 |
| JPS62281468A (ja) * | 1986-05-30 | 1987-12-07 | Fujitsu Ltd | 半導体装置 |
| US5266521A (en) * | 1991-03-20 | 1993-11-30 | Samsung Electronics Co., Ltd. | Method for forming a planarized composite metal layer in a semiconductor device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4533365Y1 (ja) * | 1967-12-27 | 1970-12-19 | ||
| JPS4722361U (ja) * | 1971-03-26 | 1972-11-13 | ||
| JPS5435967U (ja) * | 1977-08-16 | 1979-03-09 | ||
| JPS5518610U (ja) * | 1978-07-20 | 1980-02-06 | ||
| JPS5660812U (ja) * | 1979-10-18 | 1981-05-23 |
-
1981
- 1981-10-29 JP JP56174310A patent/JPS5874037A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4533365Y1 (ja) * | 1967-12-27 | 1970-12-19 | ||
| JPS4722361U (ja) * | 1971-03-26 | 1972-11-13 | ||
| JPS5435967U (ja) * | 1977-08-16 | 1979-03-09 | ||
| JPS5518610U (ja) * | 1978-07-20 | 1980-02-06 | ||
| JPS5660812U (ja) * | 1979-10-18 | 1981-05-23 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010718A (ja) * | 1983-06-30 | 1985-01-19 | Nec Corp | 半導体装置の製造方法 |
| JPS62281468A (ja) * | 1986-05-30 | 1987-12-07 | Fujitsu Ltd | 半導体装置 |
| US5266521A (en) * | 1991-03-20 | 1993-11-30 | Samsung Electronics Co., Ltd. | Method for forming a planarized composite metal layer in a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4917759A (en) | Method for forming self-aligned vias in multi-level metal integrated circuits | |
| US5025303A (en) | Product of pillar alignment and formation process | |
| JPS60130144A (ja) | 相互接続用スタツド構造体形成方法 | |
| JPS59208859A (ja) | 半導体ウエハおよびその製造方法 | |
| JPH0563940B2 (ja) | ||
| JP2787571B2 (ja) | 半導体素子の配線構造及びその形成方法 | |
| US6949458B2 (en) | Self-aligned contact areas for sidewall image transfer formed conductors | |
| JP3147698B2 (ja) | バンプ電極及びその製造方法 | |
| JPH0570301B2 (ja) | ||
| JPH0346977B2 (ja) | ||
| JP3033839B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPS58184764A (ja) | 集積回路装置 | |
| JPH03108359A (ja) | 配線構造及びその形成方法 | |
| JP3036038B2 (ja) | 半導体装置の製造方法 | |
| KR0147716B1 (ko) | 자기정렬콘택 형성방법 | |
| JP2785474B2 (ja) | 金属突起形成基板への開口部の形成方法 | |
| JPH06295906A (ja) | 半導体装置の製造方法 | |
| JP3033171B2 (ja) | 半導体装置の製造方法 | |
| KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| JPS5877246A (ja) | 多層配線構造の形成方法 | |
| JPH0220141B2 (ja) | ||
| JPS59926A (ja) | アルミニウム膜の選択エツチング法 | |
| KR0140729B1 (ko) | 미세콘택 형성방법 | |
| JPS6237945A (ja) | 半導体装置の製造方法 | |
| JPH05275539A (ja) | 半導体装置の製造方法 |