JPH0220141B2 - - Google Patents
Info
- Publication number
- JPH0220141B2 JPH0220141B2 JP20755683A JP20755683A JPH0220141B2 JP H0220141 B2 JPH0220141 B2 JP H0220141B2 JP 20755683 A JP20755683 A JP 20755683A JP 20755683 A JP20755683 A JP 20755683A JP H0220141 B2 JPH0220141 B2 JP H0220141B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- etching
- organic film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
（技術分野）
この発明はリフトオフ法における有機絶縁膜上
の不要なAl膜をドライエツチングにより除去す
るようにした半導体装置の製造方法に関する。
の不要なAl膜をドライエツチングにより除去す
るようにした半導体装置の製造方法に関する。
（従来技術）
半導体装置の高集積化に伴い多層配線構造化す
ることが必要となつてくる。多層配線とは半導体
基板上に第１配線を形成し、その上に絶縁膜を被
着させた後、第２配線を形成していくことであ
り、配線間の絶縁膜はできるだけ平坦であること
が望ましい。
ることが必要となつてくる。多層配線とは半導体
基板上に第１配線を形成し、その上に絶縁膜を被
着させた後、第２配線を形成していくことであ
り、配線間の絶縁膜はできるだけ平坦であること
が望ましい。
第１図は従来の半導体装置の製造方法で形成し
た多層配線構造の断面図である。これは半導体基
板１上に段差5000Å〜10000Åの第1Al配線２を
形成し、絶縁膜３として膜厚が第1Al配線２とほ
ぼ同じ膜厚のPSG膜を被着させ、その上全面に
第2Al配線４を形成したときを示す。
た多層配線構造の断面図である。これは半導体基
板１上に段差5000Å〜10000Åの第1Al配線２を
形成し、絶縁膜３として膜厚が第1Al配線２とほ
ぼ同じ膜厚のPSG膜を被着させ、その上全面に
第2Al配線４を形成したときを示す。
絶縁膜３は特に平坦化しなかつた場合、第1Al
配線２のところでかなり急峻な段差（ときには凹
状のへこみ）がみられる。そのためその上に形成
する第2Al配線４も絶縁膜３と同様に急峻な段差
となる。この段差部分５では第2Al配線４が断線
や短絡となるおそれがある。
配線２のところでかなり急峻な段差（ときには凹
状のへこみ）がみられる。そのためその上に形成
する第2Al配線４も絶縁膜３と同様に急峻な段差
となる。この段差部分５では第2Al配線４が断線
や短絡となるおそれがある。
この問題を解決する方法として、リフトオフ法
という平坦化方法がある。第２図はリフトオフ法
の工程図を示す。まず第２図ａに示すように半導
体基板１１上に第１絶縁膜１２として、PSG膜
を約5000Å〜10000Åを形成し、その上にパター
ニングされた感光性有機物被膜１３をマスクとし
て前記第１絶縁膜１２を選択エツチングしたもの
である。
という平坦化方法がある。第２図はリフトオフ法
の工程図を示す。まず第２図ａに示すように半導
体基板１１上に第１絶縁膜１２として、PSG膜
を約5000Å〜10000Åを形成し、その上にパター
ニングされた感光性有機物被膜１３をマスクとし
て前記第１絶縁膜１２を選択エツチングしたもの
である。
次に第２図ｂに示すように、全面に第1Al配線
１４を形成させた後、感光性有機物被膜１３を除
去し、感光性有機物被膜１３上の第1Al配線１４
を取り除くことによつて第２図ｃのように、平坦
な表面が得られる。
１４を形成させた後、感光性有機物被膜１３を除
去し、感光性有機物被膜１３上の第1Al配線１４
を取り除くことによつて第２図ｃのように、平坦
な表面が得られる。
したがつて、次に形成する第２絶縁膜１５は第
２図ｄのように段差のない平坦な膜となる。
２図ｄのように段差のない平坦な膜となる。
しかし、この方法は前記感光性有機物被膜１３
を除去することによつて、感光性有機物被膜上の
第1Al配線１４を取り除くため、感光性有機物被
膜１３の除去液中に余分な第1Al配線１４の材料
が残る。
を除去することによつて、感光性有機物被膜上の
第1Al配線１４を取り除くため、感光性有機物被
膜１３の除去液中に余分な第1Al配線１４の材料
が残る。
このため、感光性有機物被膜１３のエツチング
液が汚染され、大量処理には不適当であるという
欠点がある。
液が汚染され、大量処理には不適当であるという
欠点がある。
また他の従来の平坦化方法として、第３図に示
すようなエツチング法による平坦化方法がある。
第３図ａは半導体基板２１上に第1Al配線２２を
形成し、全面に第１絶縁膜２３としてPSG膜を
形成した後、凸状部には薄く他の部分には厚く、
有機物被膜２４をスピン塗布したものである。
すようなエツチング法による平坦化方法がある。
第３図ａは半導体基板２１上に第1Al配線２２を
形成し、全面に第１絶縁膜２３としてPSG膜を
形成した後、凸状部には薄く他の部分には厚く、
有機物被膜２４をスピン塗布したものである。
次に有機物被膜２４と、PSG膜とがほぼ同じ
エツチング速度となる条件でドライエツチングを
行ない、第３図ｂに示すようにPSG膜が全面に
現われるまで行い、有機物被膜２４の平坦な表面
形状をPSG膜２３′に転写する方法がある。
エツチング速度となる条件でドライエツチングを
行ない、第３図ｂに示すようにPSG膜が全面に
現われるまで行い、有機物被膜２４の平坦な表面
形状をPSG膜２３′に転写する方法がある。
この方法はエツチングをPSG膜の途中で止め
るため、終点検出が難かしく、またウエハー内の
エツチング速度のばらつきによつて絶縁膜の膜厚
が変わつたりする欠点がある。
るため、終点検出が難かしく、またウエハー内の
エツチング速度のばらつきによつて絶縁膜の膜厚
が変わつたりする欠点がある。
さらに、PSGと有機物被膜２４のエツチング
速度比の変動や、有機物被膜２４の表面形状が下
地のパターンによつて変わることなどによつて安
定した平坦化を得ることは難かしい。
速度比の変動や、有機物被膜２４の表面形状が下
地のパターンによつて変わることなどによつて安
定した平坦化を得ることは難かしい。
（発明の目的）
この発明は上記従来の欠点を除去するためにな
されたもので、絶縁膜の平坦な表面を再現性よく
得ることができ、配線の断線や短絡を防止できる
とともに、LSIの高集積化、高速度化、高信頼性
を期することのできる半導体装置の製造方法を提
供することを目的とする。
されたもので、絶縁膜の平坦な表面を再現性よく
得ることができ、配線の断線や短絡を防止できる
とともに、LSIの高集積化、高速度化、高信頼性
を期することのできる半導体装置の製造方法を提
供することを目的とする。
（発明の概要）
この発明の要点は、半導体基板上の絶縁膜を第
１の感光性有機物被膜のパターンをマスクとして
エツチングし、次に全面に配線層、表面を平坦化
させた第２の有機物被膜を順次に形成し、この後
に、第１の感光性有機物被膜上の配線層を除去す
るまでエツチングを行ない、更に残存した第１の
感光性有機物被膜と第２の有機物被膜を除去する
ようにしたものである。
１の感光性有機物被膜のパターンをマスクとして
エツチングし、次に全面に配線層、表面を平坦化
させた第２の有機物被膜を順次に形成し、この後
に、第１の感光性有機物被膜上の配線層を除去す
るまでエツチングを行ない、更に残存した第１の
感光性有機物被膜と第２の有機物被膜を除去する
ようにしたものである。
（実施例）
以下、この発明の半導体装置の製造方法の実施
例について図面に基づき説明する。
例について図面に基づき説明する。
第４図ａ〜第４図ｆはこの発明の第１の実施例
を工程順に示した断面図である。まず、第４図ａ
に示すように半導体基板３１上にCVD
（Chemical Vapor Deposition）法により絶縁膜
として、PSG膜３２を約1μ形成し、パターニン
グされた有機物被膜としてのフオトレジスト膜３
３をマスクにして、前記PSG膜３２を選択的に
エツチングする。
を工程順に示した断面図である。まず、第４図ａ
に示すように半導体基板３１上にCVD
（Chemical Vapor Deposition）法により絶縁膜
として、PSG膜３２を約1μ形成し、パターニン
グされた有機物被膜としてのフオトレジスト膜３
３をマスクにして、前記PSG膜３２を選択的に
エツチングする。
次に、第４図ｂに示すように、フオトレジスト
膜３３を残したまま、全面に前記PSG膜３２と
ほぼ同じ膜厚の配線層としてAl膜３４を形成す
る。
膜３３を残したまま、全面に前記PSG膜３２と
ほぼ同じ膜厚の配線層としてAl膜３４を形成す
る。
次に、第４図ｃに示すように全面に有機物被
膜、たとえばフオトレジスト膜３５をスピン塗布
し、表面を平坦化するように凹部には厚く他の部
分は薄くなるように形成する。
膜、たとえばフオトレジスト膜３５をスピン塗布
し、表面を平坦化するように凹部には厚く他の部
分は薄くなるように形成する。
次に第４図ｄに示すように、前記フオトレジス
ト膜３３上の不要なAl膜３４がなくなるまで、
前記フオトレジスト膜３５とAl膜３４のエツチ
ングを行う。このエツチングはドライエツチング
で行なう。
ト膜３３上の不要なAl膜３４がなくなるまで、
前記フオトレジスト膜３５とAl膜３４のエツチ
ングを行う。このエツチングはドライエツチング
で行なう。
フオトレジスト３５とAl膜３４とのエツチン
グ速度の比は１：１〜４が適当である。エツチン
グ方法の１例をあげると装置は平行平板型を用
い、エツチングガスはBCl3：CF4＋５％O2＝
４：１の混合ガスで圧力約20paの条件で行うと、
エツチ速度の比がフオトレジスト：Al膜＝約
１：３となりこの実施例に適している。
グ速度の比は１：１〜４が適当である。エツチン
グ方法の１例をあげると装置は平行平板型を用
い、エツチングガスはBCl3：CF4＋５％O2＝
４：１の混合ガスで圧力約20paの条件で行うと、
エツチ速度の比がフオトレジスト：Al膜＝約
１：３となりこの実施例に適している。
このエツチングの終点は、不要なAl膜３４が
なくなつたときなので、波長396μmのAlの発光
強度の減少を検出すれば、終点検出は可能であ
る。
なくなつたときなので、波長396μmのAlの発光
強度の減少を検出すれば、終点検出は可能であ
る。
不要なAl膜３４を取り除いた後の残つたフオ
トレジスト膜３３′及び３５′はO2プラズマエツ
チングにより取り除き、第４図ｅのようにし、次
にCVD法によるPSG膜３６を全面に形成するこ
とによつて第４図ｆに示すような平坦な表面形状
が得られる。
トレジスト膜３３′及び３５′はO2プラズマエツ
チングにより取り除き、第４図ｅのようにし、次
にCVD法によるPSG膜３６を全面に形成するこ
とによつて第４図ｆに示すような平坦な表面形状
が得られる。
以上に説明したように、第１の実施例では従来
のリフトオフ法とはちがつて、不要なAl膜をド
ライエツチングによつて固形物として残さないた
め、溶液を汚染するというような問題はなく、大
量処理が可能であるという利点がある。
のリフトオフ法とはちがつて、不要なAl膜をド
ライエツチングによつて固形物として残さないた
め、溶液を汚染するというような問題はなく、大
量処理が可能であるという利点がある。
また、不要なAl膜を除去するためのエツチン
グは終点検出が可能であるばかりでなく、取り除
くAl膜の下には不要なフオトレジスト膜３３′が
介在しているため、多少のオーバエツチングを行
なつても平坦度にはなんら変化がなく、再現性よ
く平坦化される。
グは終点検出が可能であるばかりでなく、取り除
くAl膜の下には不要なフオトレジスト膜３３′が
介在しているため、多少のオーバエツチングを行
なつても平坦度にはなんら変化がなく、再現性よ
く平坦化される。
さらに上記実施例によれば、平坦な絶縁膜の表
面上に塗布したホトレジスト膜が凹凸のない均一
な膜厚として得られるので、これを高精度なマス
クパターンを得るための技術的手段として応用す
ることが可能である。
面上に塗布したホトレジスト膜が凹凸のない均一
な膜厚として得られるので、これを高精度なマス
クパターンを得るための技術的手段として応用す
ることが可能である。
第１の実施例は、第４図ｂのAl膜３４の形成
においてホトレジスト膜３３によつて完全に分離
できた場合について説明したが、ホトレジスト膜
３３の形状やAl膜３４の形成方法により、レジ
スト膜３３の側壁にAl膜が付着してしまう場合
がある。
においてホトレジスト膜３３によつて完全に分離
できた場合について説明したが、ホトレジスト膜
３３の形状やAl膜３４の形成方法により、レジ
スト膜３３の側壁にAl膜が付着してしまう場合
がある。
この場合、大部分の不要なAl膜３４は、ドラ
イエツチングによつて取り除くことができるが、
若干Al配線の路肩部分に残ることがある。この
Alは第４図ｅの工程のときに等方性エツチング
（ウエエツトエツチング）を少し行なうことに取
り除くことができる。
イエツチングによつて取り除くことができるが、
若干Al配線の路肩部分に残ることがある。この
Alは第４図ｅの工程のときに等方性エツチング
（ウエエツトエツチング）を少し行なうことに取
り除くことができる。
このとき、第５図に示すように、半導体基板４
１上のAl膜４３とPSG膜４２との間に溝の部分
４６が生じる。この溝を埋めるには、第１の実施
例における絶縁膜３６をCVD法によるPSG膜の
みの代わりに一度スピン塗布によつて形成したシ
リカフイルム４４により溝を詰め、次にCVD法
によるPSG膜４５を形成すると云うふうに２回
に分けて絶縁膜を形成することにより、第５図に
示すように完全に平坦な表面を得ることができ
る。
１上のAl膜４３とPSG膜４２との間に溝の部分
４６が生じる。この溝を埋めるには、第１の実施
例における絶縁膜３６をCVD法によるPSG膜の
みの代わりに一度スピン塗布によつて形成したシ
リカフイルム４４により溝を詰め、次にCVD法
によるPSG膜４５を形成すると云うふうに２回
に分けて絶縁膜を形成することにより、第５図に
示すように完全に平坦な表面を得ることができ
る。
この方法によれば、ホトレジスト膜３３の形状
や、Al膜３４の配線部分と不要部分との分離状
態にほとんど影響なく、平坦性にすぐれた表面形
状を得られるという利点がある。
や、Al膜３４の配線部分と不要部分との分離状
態にほとんど影響なく、平坦性にすぐれた表面形
状を得られるという利点がある。
（発明の効果）
以上のように、この発明の半導体装置の製造方
法によれば、半導体基板上の絶縁膜を第１の感光
性有機物被膜のパターンをマスクとしてエツチン
グし、次に全面に配線層、表面を平坦化させた第
２の有機物被膜を順次に形成し、この後に、第１
の感光性有機物被膜上の配線層を除去するまでド
ライエツチングし、更に残存した第１の感光性有
機物被膜と第２の有機物被膜を除去して表面を平
坦化するようにしたので、多層配線構造にする場
合のこの不要な第１層配線は固形物として残らな
いため処理が容易である。
法によれば、半導体基板上の絶縁膜を第１の感光
性有機物被膜のパターンをマスクとしてエツチン
グし、次に全面に配線層、表面を平坦化させた第
２の有機物被膜を順次に形成し、この後に、第１
の感光性有機物被膜上の配線層を除去するまでド
ライエツチングし、更に残存した第１の感光性有
機物被膜と第２の有機物被膜を除去して表面を平
坦化するようにしたので、多層配線構造にする場
合のこの不要な第１層配線は固形物として残らな
いため処理が容易である。
またドライエツチングは、取り除く第１層配線
としての前記配線層の下地に有機物被膜が介在し
ているため、オーバエツチに余裕があり、特に技
術的に困難なエツチングを必要とせずに絶縁膜の
平坦な表面を再現性よく得ることができる。
としての前記配線層の下地に有機物被膜が介在し
ているため、オーバエツチに余裕があり、特に技
術的に困難なエツチングを必要とせずに絶縁膜の
平坦な表面を再現性よく得ることができる。
これにともない第２層配線の断線や、第１層配
線と第２層配線の短絡の問題が解消できるばかり
でなく、あわせて半導体装置の多層配線形成方法
として、また、高精度なマスクパターンを得る方
法として、広い利用価値を得ることができると云
う効果がある。
線と第２層配線の短絡の問題が解消できるばかり
でなく、あわせて半導体装置の多層配線形成方法
として、また、高精度なマスクパターンを得る方
法として、広い利用価値を得ることができると云
う効果がある。
第１図は従来の半導体装置の製造方法による多
層配線構造の断面図、第２図ａ〜第２図ｄは従来
の半導体装置の製造方法の一例の工程説明図、第
３図ａおよび第３図ｂはそれぞれ従来の半導体装
置の製造方法の別の例の工程説明図、第４図ａ〜
第４図ｆはこの発明の半導体装置の製造方法の一
実施例の工程説明図、第５図はこの発明の半導体
装置の製造方法の他の実施例を説明するための断
面図である。 ３１，４１……半導体基板、３２，４２，４
４，４５……絶縁膜、３３，３３′，３５′……フ
オトレジスト膜、３４，４３……Al膜。
層配線構造の断面図、第２図ａ〜第２図ｄは従来
の半導体装置の製造方法の一例の工程説明図、第
３図ａおよび第３図ｂはそれぞれ従来の半導体装
置の製造方法の別の例の工程説明図、第４図ａ〜
第４図ｆはこの発明の半導体装置の製造方法の一
実施例の工程説明図、第５図はこの発明の半導体
装置の製造方法の他の実施例を説明するための断
面図である。 ３１，４１……半導体基板、３２，４２，４
４，４５……絶縁膜、３３，３３′，３５′……フ
オトレジスト膜、３４，４３……Al膜。
Claims (1)
- １ 半導体基板上に形成した絶縁膜上にパターニ
ングされた第１の感光性有機物被膜を塗布してこ
の第１の感光性有機物被膜をマスクとして前記絶
縁膜を選択的にエツチングする工程と、このエツ
チング後に配線層を全面に形成する工程と、この
配線層上に第２の有機物被膜をその表面を平坦化
させて形成する工程と、この後、前記第１の感光
性有機物被膜上の前記配線層が除去されるまで全
面をドライエツチングする工程と、このドライエ
ツチングにより残存した前記第１の感光性有機物
被膜および前記第２の有機物被膜を取り除く工程
とを有することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20755683A JPS60100451A (ja) | 1983-11-07 | 1983-11-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20755683A JPS60100451A (ja) | 1983-11-07 | 1983-11-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60100451A JPS60100451A (ja) | 1985-06-04 |
| JPH0220141B2 true JPH0220141B2 (ja) | 1990-05-08 |
Family
ID=16541688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20755683A Granted JPS60100451A (ja) | 1983-11-07 | 1983-11-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60100451A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2587838B1 (fr) * | 1985-09-20 | 1987-11-27 | Radiotechnique Compelec | Procede pour aplanir la surface d'un dispositif semi-conducteur utilisant du nitrure de silicium comme materiau isolant |
| JPH029120A (ja) * | 1988-06-28 | 1990-01-12 | Tokuda Seisakusho Ltd | 真空処理装置 |
-
1983
- 1983-11-07 JP JP20755683A patent/JPS60100451A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60100451A (ja) | 1985-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4634496A (en) | Method for planarizing the surface of an interlayer insulating film in a semiconductor device | |
| JPH0563940B2 (ja) | ||
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| KR930001499B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH0313744B2 (ja) | ||
| JPH0220141B2 (ja) | ||
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH04259241A (ja) | 半導体装置の製造方法 | |
| JPS61287245A (ja) | 多層配線法 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| JPS5893328A (ja) | 絶縁層の平担化方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPS5874037A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JP2787903B2 (ja) | 半導体装置の製造方法 | |
| JPS5893330A (ja) | 半導体装置の製造方法 | |
| JPS6358373B2 (ja) | ||
| JPH03297134A (ja) | パターン形成方法 | |
| JPS596560A (ja) | 半導体装置の製造方法 | |
| JPH05259132A (ja) | 半導体装置の製造方法 | |
| JPH04333235A (ja) | 半導体集積回路の製造方法 | |
| JPH022619A (ja) | 半導体装置の製造方法 |