JPS5875870A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5875870A JPS5875870A JP56173065A JP17306581A JPS5875870A JP S5875870 A JPS5875870 A JP S5875870A JP 56173065 A JP56173065 A JP 56173065A JP 17306581 A JP17306581 A JP 17306581A JP S5875870 A JPS5875870 A JP S5875870A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- layer
- polycrystalline silicon
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置の構造に関するものである。
従来の横型トランジスタの構造を第１図に示す。
ここではｐｎｐトランジスタについて説明する。
ｎ型埋込層１２よりシリコンｎ型堆積層１３を設け、そ
の一部に酸化膜１４を形成し分離領域とする。ｎ型堆積
層１３内にｐ型拡散層１５．１６を設け、電極１１を接
続する。その結果、ｐ型拡散層１５．１６をエミ、り、
コレクタ領域とし、ｎ型層１３をベース領域とする従来
の横型ＰｎＰ）ランジスタが形成される。係るトランジ
スタ構造では、トランジスタ動作時、ｐ型エミッタ領域
直下のベース領域１３に、エミ、り側より注入されたキ
ャリアが蓄積し、高速動作をさまたげる。また大きなコ
レクタ領域１６とベース領域がｐｎ接合で接しているた
め、寄生容量が大きく、エミ。
の一部に酸化膜１４を形成し分離領域とする。ｎ型堆積
層１３内にｐ型拡散層１５．１６を設け、電極１１を接
続する。その結果、ｐ型拡散層１５．１６をエミ、り、
コレクタ領域とし、ｎ型層１３をベース領域とする従来
の横型ＰｎＰ）ランジスタが形成される。係るトランジ
スタ構造では、トランジスタ動作時、ｐ型エミッタ領域
直下のベース領域１３に、エミ、り側より注入されたキ
ャリアが蓄積し、高速動作をさまたげる。また大きなコ
レクタ領域１６とベース領域がｐｎ接合で接しているた
め、寄生容量が大きく、エミ。
タ接地蓮断周波数！、〜ｌＯＭＨｚ程度の値しか得られ
ない。
ない。
第２図は、寄生容量を減少し、高速動作を行なわせるた
めに、引出し電極を多績晶シリコンとし、ｐｎ接合部分
を極力小さく形成した構造である。
めに、引出し電極を多績晶シリコンとし、ｐｎ接合部分
を極力小さく形成した構造である。
係るトランジスタ構造では、ｐ型多結晶引出し電極２５
．２６の直下に、厚い酸化膜２４が形成されているため
、ｎ型ベース愕域２３に注入されるキャリアは非常に少
くなる。しかし、横型トランジスタのベース幅りは、多
結晶シリコン２５及び２６から拡散されたｐ型領域２５
及び２６によりてはさまれた幅となる。その結果多結晶
層２５及び２．６と単結晶層２３との接続点間の距離の
バラツキとｐ型領域２５．２６の拡散深さのバラツキと
によって、トランジスタのベース幅が変化するため、素
子特性の電流増幅率のバラツキが大きくなる欠点がある
。
．２６の直下に、厚い酸化膜２４が形成されているため
、ｎ型ベース愕域２３に注入されるキャリアは非常に少
くなる。しかし、横型トランジスタのベース幅りは、多
結晶シリコン２５及び２６から拡散されたｐ型領域２５
及び２６によりてはさまれた幅となる。その結果多結晶
層２５及び２．６と単結晶層２３との接続点間の距離の
バラツキとｐ型領域２５．２６の拡散深さのバラツキと
によって、トランジスタのベース幅が変化するため、素
子特性の電流増幅率のバラツキが大きくなる欠点がある
。
本発明の目的は、上記の欠点を無くし、横型トランジス
タのベース幅のバラツキを少なくシ、かつ寄生容量の少
ない素子構造を提案することにあるＯ 本発明では、横型トランジスタ寄生容量を多結晶シリコ
ンを用いて低減し、声らに自己整合法を含む素子製造技
術によって、上記の目的を達成したＯ 以下、本発明の実施例を述べる。
タのベース幅のバラツキを少なくシ、かつ寄生容量の少
ない素子構造を提案することにあるＯ 本発明では、横型トランジスタ寄生容量を多結晶シリコ
ンを用いて低減し、声らに自己整合法を含む素子製造技
術によって、上記の目的を達成したＯ 以下、本発明の実施例を述べる。
第３図は１本発明による素子構造断面図である。
ｎ型埋込層３２にｎ型シリコン堆積層３３を形成し１図
の様に凸型の形状にしてその側面にｐ型多結晶シリコン
３５．３６を形成する。なお、多結晶シリコン直下には
厚い酸化膜３４が挿入されている。またｎ型層３３内に
は、ｐ型領域３７が形成されている。本発明の構造にお
いて、ｐ型領域３７はエミッタ領域、多結晶層３５．３
６はコレクタ引出し電極、多結晶層に接した拡散領域３
５゜３６はコレクタ領域である。なお、ｐ型領域３７を
形成するための拡散窓３９の位置は、自己整合法により
定められる。そのため、トランジスタのベース幅りを正
確に決めることができる。
の様に凸型の形状にしてその側面にｐ型多結晶シリコン
３５．３６を形成する。なお、多結晶シリコン直下には
厚い酸化膜３４が挿入されている。またｎ型層３３内に
は、ｐ型領域３７が形成されている。本発明の構造にお
いて、ｐ型領域３７はエミッタ領域、多結晶層３５．３
６はコレクタ引出し電極、多結晶層に接した拡散領域３
５゜３６はコレクタ領域である。なお、ｐ型領域３７を
形成するための拡散窓３９の位置は、自己整合法により
定められる。そのため、トランジスタのベース幅りを正
確に決めることができる。
第４図は、第３図に示した構造を実現するための製造工
程を示す。ａ）〜ｅ）にしたぷ゛りて説明する。
程を示す。ａ）〜ｅ）にしたぷ゛りて説明する。
ａ）：ｎ型埋込層４２を有する基板にｎ型堆積層４３を
形成し、・酸化膜４１０、シリコンちり化膜（８１３Ｎ
、 ） ４１１ 、酸化膜４１’２を形成する。
形成し、・酸化膜４１０、シリコンちり化膜（８１３Ｎ
、 ） ４１１ 、酸化膜４１’２を形成する。
次に、通常の写真蝕刻法、及びドライエ、チング法を用
いて酸化膜、ちり化膜、酸化膜。
いて酸化膜、ちり化膜、酸化膜。
シリコン単結晶領域を図の櫟な凸型の形に残す。熱酸化
及びちり化膜を堆積し−た後、再びドライエ、チング法
を用いて、酸化膜４１３、ちり化４・１４を凸型形状の
側面に残す。
及びちり化膜を堆積し−た後、再びドライエ、チング法
を用いて、酸化膜４１３、ちり化４・１４を凸型形状の
側面に残す。
ｂ）；熱酸化を行い、厚い酸化膜４４を形成し、ちり化
膜４１４．酸化膜４１３を除去して、凸型形状の側面の
シリコン領を露出する。次に多結晶シリコン層を堆積し
、凸型の上面部の多結晶シリコン層のみを選択的に除去
し、多結晶シリコン層４５．４６を残す。なお、多結晶
シリコン層を選択的に除去するには、たとえば、凹型平
面部にホトレジストを埋込み、霧出した凸面上部の多結
晶シリコンを除去する。次に多結晶シリコン層から、ｐ
型不純物を拡散して、ｐ型コレクタ領域４５１，４６１
を形成する。
膜４１４．酸化膜４１３を除去して、凸型形状の側面の
シリコン領を露出する。次に多結晶シリコン層を堆積し
、凸型の上面部の多結晶シリコン層のみを選択的に除去
し、多結晶シリコン層４５．４６を残す。なお、多結晶
シリコン層を選択的に除去するには、たとえば、凹型平
面部にホトレジストを埋込み、霧出した凸面上部の多結
晶シリコンを除去する。次に多結晶シリコン層から、ｐ
型不純物を拡散して、ｐ型コレクタ領域４５１，４６１
を形成する。
Ｃ）：ちり化膜４１１を側面より１６０〜１８０℃に加
熱したリン酸溶液を用いてエツチングする。
熱したリン酸溶液を用いてエツチングする。
ｄ）：酸化膜４１２を除去し、多結晶シリコンをノくタ
ーノニングし、熱酸化を行うと、多結晶シリコン層４４
．４５及び単結晶層４３上に酸化膜４１５が形成される
。このとき最初もこ形成された酸化膜４１０との膜厚差
を充分にとる。 ゛ ｅ）：ちり化膜４１１を除去し、薄し１酸化膜４１０を
除去してｐＨ，不純物を拡散し、ｐ型領域４７を形成し
、エミ、り領域をつくる。
ーノニングし、熱酸化を行うと、多結晶シリコン層４４
．４５及び単結晶層４３上に酸化膜４１５が形成される
。このとき最初もこ形成された酸化膜４１０との膜厚差
を充分にとる。 ゛ ｅ）：ちり化膜４１１を除去し、薄し１酸化膜４１０を
除去してｐＨ，不純物を拡散し、ｐ型領域４７を形成し
、エミ、り領域をつくる。
酸化膜４１５の一部を開口し、多結晶シリコン及びｐｍ
！領域４７に接して、金属電極４８を形成する。
！領域４７に接して、金属電極４８を形成する。
以上の製造工程により、本発明の素子力を形成できるが
、ちり化膜のサイドエツチング法を利用して、ｐ型コレ
クタ領域４５１，４６１とエミッタ領域４７との間を定
めているため、制御性力ｌ良く。
、ちり化膜のサイドエツチング法を利用して、ｐ型コレ
クタ領域４５１，４６１とエミッタ領域４７との間を定
めているため、制御性力ｌ良く。
ベース幅を正確に定めることができる。
第５図は１本発明による素子構造で、ベース端子を素子
近傍にとり出した実施例の断面図である。
近傍にとり出した実施例の断面図である。
本実施例で、ｐ型基板５１内に形成されてＩ／するｎ型
埋込層５２のペース領域は、ｎ１１．′多結晶層５６か
らｎ型層５．３に拡散されたｎ型領域５６１を通して表
面から取り出されている。なお、エミ、り及びコレクタ
領域は、絶縁膜５４上のｐ型多結晶シリコン層５５より
拡散されたｐ型領域５５１または、上面より拡散された
ｐ型領域５７のいずれでも良い。本実施例では、素子近
傍から、ベース端子が取り出されているため、ベース抵
抗が低減され、また微細化した素子が実現できる。
埋込層５２のペース領域は、ｎ１１．′多結晶層５６か
らｎ型層５．３に拡散されたｎ型領域５６１を通して表
面から取り出されている。なお、エミ、り及びコレクタ
領域は、絶縁膜５４上のｐ型多結晶シリコン層５５より
拡散されたｐ型領域５５１または、上面より拡散された
ｐ型領域５７のいずれでも良い。本実施例では、素子近
傍から、ベース端子が取り出されているため、ベース抵
抗が低減され、また微細化した素子が実現できる。
第６図は、第３図に示した本発明の実施例で、さらに高
速化を追求した素子断面構造図である。
速化を追求した素子断面構造図である。
本実施例では、導電型及び断面形状は、第３図の実施例
と同一であるが、やや濃度の高いｎ型領域６１６がｐ型
エミ、り領域の周辺に拡散されている。ｎ型領域６１６
とｐ型領域６７とは、同一開口部より拡散されている。
と同一であるが、やや濃度の高いｎ型領域６１６がｐ型
エミ、り領域の周辺に拡散されている。ｎ型領域６１６
とｐ型領域６７とは、同一開口部より拡散されている。
そのため、エン、夕領域より注入されたキャリアは６１
６領域で加速電界を受けてコレクタ領域に入るため、高
速となる。
６領域で加速電界を受けてコレクタ領域に入るため、高
速となる。
１１：′・
以上述べた如く１本発明１′こよれば、横型トランジス
タのベース幅を制御性良く定めることができるので、素
子特性変動低減、高速で微細な素子の実現に効果が大き
い。
タのベース幅を制御性良く定めることができるので、素
子特性変動低減、高速で微細な素子の実現に効果が大き
い。
なお１本文中でｐ型領域とｎ型領域とを変えた構造でも
、素子特性については同一であることはいうまでもない
。
、素子特性については同一であることはいうまでもない
。
第１図は従来の横型トランジスタの断面構造図、第２図
は高周波特性を抜食した従来の横型トランジスタの断面
構造図、第３図は本発明による素子断面構造図、第４図
は第３図の素子を実現する各製造工程毎の断面構造図、
第５図は本発明による素子構造で、ベース電極を直接表
面に接続した構造の断面図、第６図は第３図の素子をよ
り高速にした構造の断面図である。 ・３２：ｎ型埋込層 ３３：ｎ型層 ３４：絶縁膜 ３５．３６：多結晶層 ３７：ｐ型層 ３８：電極 第１図 ５ 第２図 第３図 亮６起
は高周波特性を抜食した従来の横型トランジスタの断面
構造図、第３図は本発明による素子断面構造図、第４図
は第３図の素子を実現する各製造工程毎の断面構造図、
第５図は本発明による素子構造で、ベース電極を直接表
面に接続した構造の断面図、第６図は第３図の素子をよ
り高速にした構造の断面図である。 ・３２：ｎ型埋込層 ３３：ｎ型層 ３４：絶縁膜 ３５．３６：多結晶層 ３７：ｐ型層 ３８：電極 第１図 ５ 第２図 第３図 亮６起
Claims (1)
- 【特許請求の範囲】 １、第１導電型の凸型部を有する半導体基体と、前記基
体の凸型領域以外に設けられた絶縁膜と。 前記絶縁膜上に設けられ、前記基体に接した前記第１導
電型と反対導電型の第２導電型半導体層の第１領域と、
第１領域に接し、前記基体内に設けられた第２導電型の
第２領域と、前記基体内に設けられた第２導電型の第３
領域とを有することを特徴とする半導体装置。 ２、上記第２領域を第１導電型の第４領域と、第２導電
型の第５領域とに分割したことを特徴とする特許請求の
範囲第１項記載の半導体装置。 ３、上記第３領域の周辺に第１導電型の第６領域を追加
して形成したことを特徴とする特許請求の範囲第１項記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56173065A JPS5875870A (ja) | 1981-10-30 | 1981-10-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56173065A JPS5875870A (ja) | 1981-10-30 | 1981-10-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5875870A true JPS5875870A (ja) | 1983-05-07 |
Family
ID=15953553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56173065A Pending JPS5875870A (ja) | 1981-10-30 | 1981-10-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5875870A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6045065A (ja) * | 1983-08-04 | 1985-03-11 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 横型トランジスタの製造方法 |
| US4805065A (en) * | 1986-10-29 | 1989-02-14 | Eastman Kodak Company | Particulate magnetic recording media having an areally controlled recording characteristics |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56126961A (en) * | 1980-03-03 | 1981-10-05 | Ibm | Semiconductor device |
-
1981
- 1981-10-30 JP JP56173065A patent/JPS5875870A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56126961A (en) * | 1980-03-03 | 1981-10-05 | Ibm | Semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6045065A (ja) * | 1983-08-04 | 1985-03-11 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 横型トランジスタの製造方法 |
| US4805065A (en) * | 1986-10-29 | 1989-02-14 | Eastman Kodak Company | Particulate magnetic recording media having an areally controlled recording characteristics |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2728671B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS63140571A (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH0123949B2 (ja) | ||
| KR870006673A (ko) | 자기정열된 쌍극성트랜지스터 구조의 제조공정 | |
| JPS60202965A (ja) | 改良した酸化物画定型トランジスタの製造方法及びその結果得られる構成体 | |
| JPS5989457A (ja) | 半導体装置の製造方法 | |
| JPS5875870A (ja) | 半導体装置 | |
| JPS63244775A (ja) | 半導体デバイスおよびその製造方法 | |
| JPH0478178B2 (ja) | ||
| JP2528559B2 (ja) | ラテラルバイポ―ラトランジスタの製造方法 | |
| JPS60216580A (ja) | 半導体装置の製造方法 | |
| JPH03205831A (ja) | バイポーラトランジスタ | |
| JP2915002B2 (ja) | バイポーラ型半導体集積回路装置及びその製造方法 | |
| JPS6295871A (ja) | 半導体装置の製造方法 | |
| JPS6346773A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPS63114173A (ja) | 半導体装置の製造方法 | |
| JPS63138764A (ja) | 半導体集積回路およびその製造方法 | |
| JPS6319870A (ja) | 半導体集積回路 | |
| JPH04359434A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02246338A (ja) | 半導体装置 | |
| JPS61287120A (ja) | 半導体装置の製造方法 | |
| JPS63133645A (ja) | 半導体素子分離領域の形成方法 | |
| JPH03225833A (ja) | 半導体装置の製造方法 | |
| JPH08274113A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61290763A (ja) | 半導体装置の製造方法 |