JPS5877099A - シフト・レジスタ・ラツチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、Ｄタイプのエツジ・トリガとして動作するラ
ッチ回路に関する。

米国特許第４０６３０８０号明細書には、単一の発振器
入力から少なくとも１組の重複しないクロンク列を発生
するクロック発生回路網が述べられている。回路網は、
米国特許第！１７６１６９７号、第３７．８３２５４号
及び第５７８４９０７号明細書に述べられているような
いわゆるレベル感知形走査デザイン（ＬＳＳＤ）ルール
を含む。ＬＳＳＤルールで設計された論理回路網蝶、２
つ以上の重複しないクロック列により制御される連続す
る論理回路を必要とする。ＬＳＳＤの目的は、大規模集
積半導体装置に具備された論理回路網が適切に試験され
ることを可能にすることでめる。

前記の米国特許第４０６３０８０号のクロック発生回路
網は、次のような利点を有する。すなわち、それは十分
に試験可能で、論理回路がＬＳ　ＳＤルールに適合する
ように同じ半導体チップ上に集積化することが可能であ
り、試験の際に試験発生システムは、論理回路網の他に
クロック回路網に対する試験も行なえる。

高速カウンティング及び他の場合にも、十分確立された
°゛Ｄ′″Ｄ′″タイプ・トリガを用いることがしばし
ば必要になっている。めいにく、“Ｄ”タイプのエツジ
・トリガは６つのナンド・ゲートから経済的に作られて
いるが、余分な入出力端子を用いることなく自動的にテ
スト〜・パターンを発生させて試験するには非常に困難
な幾つかのフィード・バンク・パスを含む。さらに、こ
のようなトリガは上記のＬＳＳＤルールに適合しない。

本発明の目的は↓ＳＳＤルールに適合し且つエツジ・ト
リガとして動作するラッチ回路を提供することでるる。

本発明では“Ｄ”タイプのエツジ・トリガとして動作す
るシフト・レジスタ・ラッチは、極性保持ランチ形のデ
ータ入力ラッチ及び極性保持ラッチの出力に接続される
セット／リセット・ラッチ形のデータ出力ランチと、極
性保持ラッチの信号と異なり且つ重複しないクロック信
号で上記セット／リセット・ランチをり゛ロックするた
めに試験の際に動作する手段と、同じクロック信号で上
記極性保持ランチ及び上記セット／リセット・ランチを
クロックするために、上記シフト・レジスタ・ラッチの
動作の際にＤタイプのエツジ・トリガとして動作する手
段とを含む。

好ましくは、シフト・レジスタ・ランチはＬＳＳＤルー
ルに適合人る他の論理回路と共に単一の半導体チップ内
に形成すると良い。−こうして、チップ上のすべての回
路は同じ試験装置で同時に試験できる。

第１図では、シフト・レジスタ・ラッチ回路は、セット
／リセット・ラッチ２に接続された極性保持ラッチ１よ
り成る。極性保持ラッチ１は、試験データを受取るため
のスキャン・イン入力６、動作中データを受取るための
データ人力４、＋ＬＡ出力６からフィードバック・デー
タを受取るためのフィードバック人力５及びクロック信
号を受取るためのクロック人カフ乃至１０を有する。セ
ント／リセット・ラッチ２はラッチ１の＋ＬＡ出力を受
取るために接続されたセット人力１１、ランチ１の−Ｌ
Ａ出力を受取るために接続されたリセット人力１２及び
クロック入力１３を有する。

クロック列＋Ａ、十Ｂ及び＋Ｃが第３図に示されている
。クロック列＋Ａ、−１−Ｂ及び十〇は重複していない
ことがわかる。すなわちクロック信号は他のクロック信
号と同時には現われない。第１図では、十Ｃクロック信
号はインバータ及び−Ｃクロックを用いて得られる。こ
れは、第１図に示されたシフト・レジスダランチが前記
のレベル感知形走査デザイン（ｔ、５ｓｎ）ルールに適
合スることを意味する。こうして極性保持ラッチは、セ
ット／リセット・ラッチをクロックするクロック列に独
立なりロンク列によりクロックされる゛。

従って回路は、容易に前記特許明細書に記載されている
スキャン人力３に印加される自動的に発生されるテスト
・パターンにより試験できる。

しかしながら、Ｃクロックは極性保持ランチへの条件を
セットするために用いられ、それからテスト・パターン
がＡ及びＢクロックを用いてランチ回路によシスキャン
される。スキャニングの際、Ｃクロックは用いられない
。

システムの動作中、すなわち回路が“Ｄ”タイプのエツ
ジ・トリガとして用いられる時、セット／リセット・ラ
ッチ２のクロック入力１３は点線１４で示された極性保
持ラッチ１の−Ｃクロンク人力９に接続される。システ
ム・データはデータ・入力４に印加され＋Ｃクロックの
制御の下にクロックされる。Ａクロックは用いられない
。−Ｃクロックの立下シのエツジの後に、セット／リセ
ット・ランチが不変に保たれている間は、極性保持ラッ
チ１はデータ入力に従う。−〇クロック信号゛　　　の
次に来る立上りのエツジの時に、極性保持ラッチ１の情
報はセント／リセット・ラッチ２に転送される。もちろ
んラッチ１のデータ入力は、極性保持ラッチ１がセット
されている間は、不変でなければならない。

第２図は、第１図のシフト・レジスタ・ランチをアンド
・オア反転回路で構成した本発明のブロック・ダイヤグ
ラムである。また同じ部分は同じ参照番号が与えられて
いる。これらのアンド・オ゛ア反転ゲートはＴＴＬバイ
ポーラ・トランジスタ・・ロジックから形成できる。各
アンド・オア反転回路は第４図に示されている。そして
これらは、本当の出力がオア・ゲート３７にフィードバ
ックされる１組のアンド・ゲート５５及び３６から成る
。オア・′ゲート３７の反転された出力は、アンド・オ
ア反転回路の出力を構成する。第２図では、極性保持ラ
ンチは、アンド・オア反転回路５８及び６９により構成
されセット／リセット・ランチはＡＯＩ回路４０及び４
１により構成される。

セット／リセット・ラッチへの−ＬＡ入力はインバータ
４２により極性保持ランチの＋ＬＡ出力を反転すること
により提供される。インバータ４２により、−ＬＡ大入
力−Ｃクロックの立下りにより変わる前に、−ＬＡ大入
力Ｂクロックの立下りによりディゲートされる。もしＡ
ＯＩ回路４１の立下りの入力しきい値がＡＯＩ回路５８
の立下りの入力しきい値より速いことが保証できるなら
、インバータ４２は無税されて、極性保持ラッチの−Ｌ
Ａ出力がセント／リセット・ランチのＡＯＩ回路４１に
接続される。

第２図のシフト・レジスタ・ランチの動作は、第１図を
参照して前記したのと同じでるる、。システムの動作中
、すなわちシフト・レジスタ・ランチが“Ｄ”タイプの
エツジ・トリガとして用いられる時、十Ｂクロンク入力
は点線１４で示されているように−ＣＣクロックに接続
される。

第５図はジョンソン（Ｊｏｈｎｓｏｎ）・カウンタを構
成するために共に接続されｆｃ５つのシフト・レジスタ
・ラッチ４３．４４及び４５を示している。遅延回路４
６及び４７は各々ラッチ４３及び４４の＋ＬＢ出力に提
供されていて、遅延回路４８はラッチ４５の−ＬＢ出力
に提供されている。

例えば２つのインバータで構成できるこれらの遅延回路
は、極性保持ラッチが前記のセット／リセット・ランチ
からの間違った情報でロードされないことを保証するた
めに選択されている。′幾つものシフト・レジスタ・ラ
ンチが示されているように接続できるし、また鎖状にシ
フト・レジスタ・ラッチが存在する場合の２倍になるこ
とがわかる。、第１以外の鎖状のすべてのシフト・レジ
スタ・ランチは、それらのデータ入力で前記のシフト・
レジスタ・ラッチのセント／リセット・ラッチからの遅
延された＋ＬＢ出力を受取る。第１のシフト・レジスタ
・ラッチは、そのデータ入力で最後のシフト・レジスタ
・ランチのセット／リセット・ランチからの遅延したー
ＬＢ出力を受取る。

回路の試験中、すべてのり巳ツク列は通常に用いられる
。しかしながら、カウンタとして回路が動作する時は、
すべてのクロック入力は発振器の駆動より構成される例
えば１９４４メガヘルツの一〇クロックに接続される。

回路は最初に初期化される。すなわちラッチのすべてが
オフにセントされる。これは、スキャン大刀（図示され
ず）を用いることにより行なわれるし、また代わりに遅
延回路４８が自動スタータとして動作するように設計さ
れた論理デコーダとして用いることもできる。コウシテ
、例えば、鎖状に５つのシフト・レジスタ・ラッチがろ
る場合、論理デコーダは、第１と第２のラッチがオンで
第４と第５のランチがオフの時に認識する第１のアンド
・ゲートと、第２、第６、第４及び第５のラッチがオフ
の時に認識する第２のアンド・ゲートと、そしてこれら
の条件が満足される時にのみ鎖状の第１のランチをオン
にできるように用いられる第１及び第２のアンド・ゲー
トの出力を受取るオア・ゲートとから形成される。第６
図は、第５図のカウンタで作られる波形−を示している
。ランチの６つの状態は出力＋ＬＢを適当なデコード・
ロジックに接続スることにより、デコードできることは
わかる。このように、一連の重複しないクロック信号が
発生できる。ランチの６つの状態は第６図に１乃至６と
して示されている。

以上、ＬＳＳＤルールに適合し且つそれゆえに同じ半導
体チップ上の他の回路と共に自動的にテスト・パターン
を発生して試験できるシフト・レジスタ・ラッチについ
て述べてきた。動作中、ランチは、単一の発振器に接続
されてカウンタ又はクロツク源を形成するように用いる
ことができる“Ｄ”タイプのエツジ・トリガとして動作
する。

十Ｂクロック入力（セット／リセット・ランチの）とシ
ステム・クロック（−Ｃ）との接続は適当な手段で行な
われる。こうして、それは試験中はオフにスイッチされ
る通常はオンのトランジスタ・スイッチで行なわれるか
、又はエツジ・トリガとして動作中はオンにスイッチさ
れる通常はオフのトランジスタ・スイッチで行なわれる
。代わりに、シフト・レジスタ・ラッチを含む半導体チ
ップ又はモジュールが他の回路に接続されている時は、
試験後に接続が行なわれる。

【図面の簡単な説明】

第１図は、極性保持ランチ及びセット／リセット・ラッ
チを用いたシフト・レジスタ・ラッチのブロック・ダイ
ヤグラムでるる。第２図は、第１図のシフト・レジスタ
・ラッチを４つのアンド・オア反転回路で構成した本発
明のブロック・ダイヤグラムでるる。第３図は、第１図
の回路が試験される時の種々のクロック信号間の関係を
示すタイミング・ダイヤグラムでるる。第４図は、第２
図のアンド・オア反転回路を示す。第５図は、ジョンソ
ン（Ｊｏｈｎｓｏｎ）・カウンタを形成するために、幾
つかのシフト・レジスタ・ランチ回路がどのように共に
接続できるかを示している。第６図は、単一発振器に接
続された第５図のカウンタの動作を示すタイミング・ダ
イヤグラムでるる。 １・“・・極性保持ランチ、２・・・・セット／リセッ
ト・ランチ、３８く・ろ９．４０．４１・・・・アンド
・オア反転回路、４２・・・・インバータ。

Claims (1)

1. 【特許請求の範囲】 システム・データを受取る第１人力と、第１クロツク信
   号を受取る第２人力と、前記第１クロツク信号の反転信
   号を受取る第３人力と、第４人力と、出力とを有する第
   １アンド・オア反転回路と、前記第１アンド・オア反転
   回路の出力に接続された第１人力と、第２クロツク信号
   の反転信号を受取る第２人力と、テスト・データを受取
   る第３人力と、前記第２クロツク信号を受取る第４人力
   と、出力とを有する第２アンド・オア反転回路と、入力
   と出力を有する反転回路と、 前記第１アンド・オア反転回路の第４人力、前記反転回
   路２の入力及び前記第２アンド・オア反転、回路の出力
   に接続された第１人力と、第２人力と、第３人力と、出
   、力とを有する第３アンド・オア反転回路と、 前記第３アンド・オア反転回路の出力に接続された第１
   ．入力と、前記反転回路の出方に接続された第２人力と
   、第３人力と、前記゛第５アンド・オア反転回路の第３
   人力に接続された出力とを有する第４アンド・オア反転
   回路と、 を備え、前記第３アンド・オア反転回路の第２人力及び
   前記第４アンド・オア反転回路の第６人力が、システム
   動作時には前記第１クロツク信号の反転信号を受取り、
   テスト時には第３クロツク信号を受取る、シフト・レジ
   スタ・ラッチ回路。