JPS5877268A - トンネル型ジヨセフソン接合素子の製造方法 - Google Patents
トンネル型ジヨセフソン接合素子の製造方法Info
- Publication number
- JPS5877268A JPS5877268A JP56175652A JP17565281A JPS5877268A JP S5877268 A JPS5877268 A JP S5877268A JP 56175652 A JP56175652 A JP 56175652A JP 17565281 A JP17565281 A JP 17565281A JP S5877268 A JPS5877268 A JP S5877268A
- Authority
- JP
- Japan
- Prior art keywords
- josephson junction
- tunnel
- type josephson
- electrode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はトンネル型ジョセフソン接合素子を製造する方
法の改良に関する。
法の改良に関する。
従来ジョセフソン接合素子としては１種々の構造のもの
が知られているが、２つの超電導体の間に極めて薄いト
ンネル障壁層を介在させて構成されるトンネル型ジョセ
フソン接合素子が、応用上多くの利点を持つために、集
積回路化技術が開発されている。第１図はトンネル型ジ
ョセフソン接合素子の斜視図であり、超電導体薄膜によ
り形成された第１の電極１と第２の電極２０間に極めて
薄いトンネル障壁層３をはさんだ構造になっている。第
２図はこのような構造を持つトンネル型ジョセフソン接
合素子の電流−電圧特性の一例を示すものである３、電
圧を発生せずに流しうる最大の電流を最大ジョセフソン
電流■、と呼び、ジョセフソン接合素子を多数個用いる
ような集積回路の作製にあたっては各素子間での最大ジ
ョセフソン電流工、の不均一を可能な限り小さくするこ
とが極めて重要である。この最大ジョセフソン電流■、
はトンネル障壁層の厚み及び接合面積によって変化する
。従ってこれらを精度良く所望の値に制御する必要があ
る。接合面積はリソグラフィー技術を適用することで、
かなり゛の精度をもって規定することができる。一方ト
ンネル障壁層の形成においては、その厚みにより最大ジ
ョセフソン電流工、は指数関数的に変化する上に、上記
のリソグラフィー技術の適用により超電導電極表面がウ
ェットな状態におかれ、不要な汚染層、変質層が形成さ
れ、再現性良く均一なトンネル障壁層を形成することは
はなはだ困難なことになっている。
が知られているが、２つの超電導体の間に極めて薄いト
ンネル障壁層を介在させて構成されるトンネル型ジョセ
フソン接合素子が、応用上多くの利点を持つために、集
積回路化技術が開発されている。第１図はトンネル型ジ
ョセフソン接合素子の斜視図であり、超電導体薄膜によ
り形成された第１の電極１と第２の電極２０間に極めて
薄いトンネル障壁層３をはさんだ構造になっている。第
２図はこのような構造を持つトンネル型ジョセフソン接
合素子の電流−電圧特性の一例を示すものである３、電
圧を発生せずに流しうる最大の電流を最大ジョセフソン
電流■、と呼び、ジョセフソン接合素子を多数個用いる
ような集積回路の作製にあたっては各素子間での最大ジ
ョセフソン電流工、の不均一を可能な限り小さくするこ
とが極めて重要である。この最大ジョセフソン電流■、
はトンネル障壁層の厚み及び接合面積によって変化する
。従ってこれらを精度良く所望の値に制御する必要があ
る。接合面積はリソグラフィー技術を適用することで、
かなり゛の精度をもって規定することができる。一方ト
ンネル障壁層の形成においては、その厚みにより最大ジ
ョセフソン電流工、は指数関数的に変化する上に、上記
のリソグラフィー技術の適用により超電導電極表面がウ
ェットな状態におかれ、不要な汚染層、変質層が形成さ
れ、再現性良く均一なトンネル障壁層を形成することは
はなはだ困難なことになっている。
従来この困難さを取り除く方法として、超電導電極表面
を予め酸化しておき、この酸化膜を保護とする方法、ト
ンネル障壁層形成直前に、電極表面をスパッタエツチン
グして表面の不要層を取り除く方法などが用いられてい
る。しかし、この様な方法では、たとえば前者の場合酸
化膜は１００オングストローム以下の極めて薄い膜であ
り、完全な保護膜とはなり得ない、後者の場合、スパッ
タリングの選択性、あるいはスパッタ時の温度上昇によ
シ、かえって、超電導膜表面を変質させてしまうなどの
問題があシ、十分な対策方法とは言いがたい。
を予め酸化しておき、この酸化膜を保護とする方法、ト
ンネル障壁層形成直前に、電極表面をスパッタエツチン
グして表面の不要層を取り除く方法などが用いられてい
る。しかし、この様な方法では、たとえば前者の場合酸
化膜は１００オングストローム以下の極めて薄い膜であ
り、完全な保護膜とはなり得ない、後者の場合、スパッ
タリングの選択性、あるいはスパッタ時の温度上昇によ
シ、かえって、超電導膜表面を変質させてしまうなどの
問題があシ、十分な対策方法とは言いがたい。
本発明の目的は、トンネル型ジョセフソン接合素子を作
製する際、電極パタンを形成するフォトレジスト工程に
より、電極表面がウェットな状況にお゛かれても、再現
性の良い素子作製を可能にすることにある。
製する際、電極パタンを形成するフォトレジスト工程に
より、電極表面がウェットな状況にお゛かれても、再現
性の良い素子作製を可能にすることにある。
本発明は、電極表面を予め耐食に優れた保護膜で被覆し
ておくことにより、ウェットな工程や大気中に於いても
、その電極表面を保膿できるようにするものである。
ておくことにより、ウェットな工程や大気中に於いても
、その電極表面を保膿できるようにするものである。
以下１本発明の一実施例を第３図にょシ説明する。第３
図（Ａ）において、たとえばシリコン等からなる基板ｌ
ｌ上に、ポジティブ型フォトレジスト（たとえば、ＡＺ
１３５０Ｊ （米国シプレー社の商品名）など）１２を
たとえば１ミクロン程度の厚さに塗布した後、フォトマ
スクを介してフォトレジスタ１２上に第１の超電導電極
のノ（タンを転写、現像処理を行なう。次に第３図（Ｂ
）において例えば蒸着法によシ鉛・インジウム・金合金
１３などの蒸着を行なう。次いで第３図（Ｃ）において
たとえば蒸着法によりインジウム、金など耐食性にすぐ
れた蒸着膜１４を保農膜としてたとえば厚さ１００〜１
０００オングストローム程匿形成する。次に上記基板１
１をアセトン中に浸しフォトレジスト１２を除去して第
３図（Ｄ）に示すように、第１の超電導電極１５を形成
する。このようにして基板上に蒸着膜バタンを形成する
方法はリフトオフ法と言われる公知の技術である。次に
第３図（Ｅ）に示す工程において、第３図（Ａ）の工程
と同様にして第２の超電導電極のためのしされる゛から
、通常であれば、その電極表面は少なからす汚染される
ところであるが１本発明では第３図（Ｃ）に示した工程
によりあらかじめ保護膜１４で被覆しであるので、その
ようなことは起きない。次に第３図（Ｆ）に示すように
残っているフォトレジスト膜をマスクとして保護膜１４
のエツチングを行なって第１の超電導電極１５の一部表
面を露出させる。このエツチングは例えばアルゴンをエ
ツチングガスとするプラズマエツチング法を用いて行な
う。次いでたとえば第３図（Ｇ）に示す工程のように、
たとえば酸素中で行なわれる熱酸化、プラズマ酸化など
の周知の方法によシ第１の超電導電極１５上にトンネル
障壁層１７を形成する。引き続いて第３図（Ｈ）に示す
工程において、たとえば、鉛・金合金、鉛・ビスマス合
金などの蒸着によ＃）、第３図（Ｂ）および第３図（Ｄ
）と同様の工程により第２の超電導電極１８を形成すれ
ばジョセフソン接合素子が完成する。
図（Ａ）において、たとえばシリコン等からなる基板ｌ
ｌ上に、ポジティブ型フォトレジスト（たとえば、ＡＺ
１３５０Ｊ （米国シプレー社の商品名）など）１２を
たとえば１ミクロン程度の厚さに塗布した後、フォトマ
スクを介してフォトレジスタ１２上に第１の超電導電極
のノ（タンを転写、現像処理を行なう。次に第３図（Ｂ
）において例えば蒸着法によシ鉛・インジウム・金合金
１３などの蒸着を行なう。次いで第３図（Ｃ）において
たとえば蒸着法によりインジウム、金など耐食性にすぐ
れた蒸着膜１４を保農膜としてたとえば厚さ１００〜１
０００オングストローム程匿形成する。次に上記基板１
１をアセトン中に浸しフォトレジスト１２を除去して第
３図（Ｄ）に示すように、第１の超電導電極１５を形成
する。このようにして基板上に蒸着膜バタンを形成する
方法はリフトオフ法と言われる公知の技術である。次に
第３図（Ｅ）に示す工程において、第３図（Ａ）の工程
と同様にして第２の超電導電極のためのしされる゛から
、通常であれば、その電極表面は少なからす汚染される
ところであるが１本発明では第３図（Ｃ）に示した工程
によりあらかじめ保護膜１４で被覆しであるので、その
ようなことは起きない。次に第３図（Ｆ）に示すように
残っているフォトレジスト膜をマスクとして保護膜１４
のエツチングを行なって第１の超電導電極１５の一部表
面を露出させる。このエツチングは例えばアルゴンをエ
ツチングガスとするプラズマエツチング法を用いて行な
う。次いでたとえば第３図（Ｇ）に示す工程のように、
たとえば酸素中で行なわれる熱酸化、プラズマ酸化など
の周知の方法によシ第１の超電導電極１５上にトンネル
障壁層１７を形成する。引き続いて第３図（Ｈ）に示す
工程において、たとえば、鉛・金合金、鉛・ビスマス合
金などの蒸着によ＃）、第３図（Ｂ）および第３図（Ｄ
）と同様の工程により第２の超電導電極１８を形成すれ
ばジョセフソン接合素子が完成する。
本発明によれば、トンネル型ジョセフソン接合素子を作
製する際、第１の肩篭導電極上をあらかじめ耐食性にす
ぐれた保ｒａｍで被覆することで、それに続く、水洗な
どウェットな工程を経ても。
製する際、第１の肩篭導電極上をあらかじめ耐食性にす
ぐれた保ｒａｍで被覆することで、それに続く、水洗な
どウェットな工程を経ても。
その電極表面を何ら変質させることなく、その上にトン
ネル障壁層、第２の超電導電極を形成し完成するもので
あって、従来、この種のジョセフソン接合素子を作製す
る場合の障害となっていた。
ネル障壁層、第２の超電導電極を形成し完成するもので
あって、従来、この種のジョセフソン接合素子を作製す
る場合の障害となっていた。
第１の超電導電極表面の汚染あるいは変質を防止するこ
とで、再現性の良い均一なトンネル障壁層を形成するこ
とができる。結果的に、同一基板上に作製した多数個の
ジョセフソン接合素子の最大ジョセフソン電流１．の不
均一さを±５％以内に収めることも可能である。
とで、再現性の良い均一なトンネル障壁層を形成するこ
とができる。結果的に、同一基板上に作製した多数個の
ジョセフソン接合素子の最大ジョセフソン電流１．の不
均一さを±５％以内に収めることも可能である。
第１図はトンネル型ジョセフソン接合素子を示す主要部
斜視図、第２図はその電流−・電圧特性の一例を表わす
グラフ、第３図（Ａ）〜（Ｈ）は本発明一実施例の工程
説明図である。 １１・・・基板、１２・・・レジスト膜、１３・・・第
１の超電導電極膜、１４・・・保護膜、１５・・・第１
の超電導電極、１６・・・レジスト膜、１７・・・トン
ネル障壁層。 １８・・・第２の超電導電極。 蒐１図 ￥、２図 ％ ３ 図 Ｃｆ）） （” ’ （
Ｆ）第１頁の続き ０発 明 者 西野寿− 国分寺市東恋ケ窪１丁目２８０番 地株式会社日立製作所中央研究 所内 ０発 明 者 山下邦男 国分寺市東恋ケ窪１丁目２８０番 、 地株式会社日立製作所中央研究所内
斜視図、第２図はその電流−・電圧特性の一例を表わす
グラフ、第３図（Ａ）〜（Ｈ）は本発明一実施例の工程
説明図である。 １１・・・基板、１２・・・レジスト膜、１３・・・第
１の超電導電極膜、１４・・・保護膜、１５・・・第１
の超電導電極、１６・・・レジスト膜、１７・・・トン
ネル障壁層。 １８・・・第２の超電導電極。 蒐１図 ￥、２図 ％ ３ 図 Ｃｆ）） （” ’ （
Ｆ）第１頁の続き ０発 明 者 西野寿− 国分寺市東恋ケ窪１丁目２８０番 地株式会社日立製作所中央研究 所内 ０発 明 者 山下邦男 国分寺市東恋ケ窪１丁目２８０番 、 地株式会社日立製作所中央研究所内
Claims (1)
- 【特許請求の範囲】 １、第１の超電導体電極および第２の超電導体電極の間
に極めて薄いトンネル障壁層を介在させて構成するトン
ネル型ジョセフソン接合素子の製造方法において、上記
第１の超電導電極を蒸着法、スパッタ法などにより形成
した後に、形成装置の真空を破ることなく続けて上記第
１の超電導体電極表面に予め耐食性に優れた保護膜を形
成しておくことを特徴とするトンネル型ジョセフソン接
合素子の製造方法。 ２ 上記保護膜の形成方法として蒸着法、スパッタ法な
どによる被着方法を用いることを特徴とする特許請求の
範囲第１項記載のトンネル型ジョセフソン接合素子の製
造方法。 ３、上記保護膜としてｈ Ｉ ” ｅ Ａ ” ＠ Ａ
４ ＋ ８’Ｏ＊ｓｉｏ、もしくはこれらの複合体を用
いることを特徴とする特許請求の範囲第１項記載のトン
ネル型ジョセフソン接合素子の製造方法。 ４、上記保護膜として１００〜１０００オングストロー
ムの膜厚を用いることを特徴とする特許請求の範囲第１
項記載のトンネル型ジョセフソン接合素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56175652A JPS5877268A (ja) | 1981-11-04 | 1981-11-04 | トンネル型ジヨセフソン接合素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56175652A JPS5877268A (ja) | 1981-11-04 | 1981-11-04 | トンネル型ジヨセフソン接合素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5877268A true JPS5877268A (ja) | 1983-05-10 |
Family
ID=15999835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56175652A Pending JPS5877268A (ja) | 1981-11-04 | 1981-11-04 | トンネル型ジヨセフソン接合素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5877268A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6143488A (ja) * | 1984-08-08 | 1986-03-03 | Agency Of Ind Science & Technol | 超伝導コンタクトの製造方法 |
-
1981
- 1981-11-04 JP JP56175652A patent/JPS5877268A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6143488A (ja) * | 1984-08-08 | 1986-03-03 | Agency Of Ind Science & Technol | 超伝導コンタクトの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5877268A (ja) | トンネル型ジヨセフソン接合素子の製造方法 | |
| JPH027175B2 (ja) | ||
| US4462881A (en) | Method of forming a multilayer thin film | |
| JPS5978585A (ja) | ジヨセフソン集積回路 | |
| US3450534A (en) | Tin-lead-tin layer arrangement to improve adherence of photoresist and substrate | |
| US3383758A (en) | Cryogenic circuit fabrication | |
| JPH0480549B2 (ja) | ||
| JPH0680845B2 (ja) | ジョゼフソン素子の作成方法 | |
| JPS6213832B2 (ja) | ||
| JPS6147679A (ja) | ジヨセフソン接合素子の作製方法 | |
| JPS61263179A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS60208873A (ja) | ジヨセフソン接合素子の製造方法 | |
| US4536780A (en) | Superconductive tunneling junction resistor and method of fabrication | |
| JPS6052069A (ja) | ジョセフソン集積回路装置の製造方法 | |
| JP2533088B2 (ja) | サ−マルヘツドの製造方法 | |
| JPS61144892A (ja) | シヨセフソン集積回路の製造方法 | |
| JPS6140004A (ja) | 抵抗器のパタ−ン形成方法 | |
| JPS6167975A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS6224677A (ja) | 超伝導回路用接地面の形成方法 | |
| JPS592390B2 (ja) | ジヨセフソン接合素子とその製造方法 | |
| JPS58125880A (ja) | ジヨセフソン接合素子 | |
| JPS60210887A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS60208875A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS60113484A (ja) | ジョセフソン集積回路装置の製造方法 | |
| JPS6147680A (ja) | ジヨセフソン接合素子の作製方法 |