JPH0480549B2 - - Google Patents
Info
- Publication number
- JPH0480549B2 JPH0480549B2 JP57189050A JP18905082A JPH0480549B2 JP H0480549 B2 JPH0480549 B2 JP H0480549B2 JP 57189050 A JP57189050 A JP 57189050A JP 18905082 A JP18905082 A JP 18905082A JP H0480549 B2 JPH0480549 B2 JP H0480549B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- integrated circuit
- film
- etching
- superconducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ジヨセフソン集積回路に用いる抵抗
の構造に係り、特に抵抗値の再現性と、超電導電
極の加工を容易にするジヨセフソン集積回路用抵
抗に関する。
の構造に係り、特に抵抗値の再現性と、超電導電
極の加工を容易にするジヨセフソン集積回路用抵
抗に関する。
本願で開示される発明のうち代表的なものの概
要は、下記の通りである。
要は、下記の通りである。
すなわち、薄膜抵抗３の第１と第２の端部にそ
れぞれ第１と第２の超伝導電極部分５を形成する
ジヨセフソン集積回路用抵抗の製造方法であつ
て、 基板１上に上記薄膜抵抗３を形成する第１の工
程と、 上記第１の工程の後、上記第１と第２の超伝導
電極部分５の間の上記薄膜抵抗３の表面に絶縁物
よりなる保護膜４を形成する第２の工程と、 上記第２の工程の後、超伝導膜５を形成する第
３の工程と、 上記第３の工程で形成された上記超伝導膜５を
少なくとも上記保護膜４中央部の上の部分につい
て反応性イオンエツチング法でエツチすることに
より上記薄膜抵抗３の上記第１と第２の端部にそ
れぞれ上記第１と第２の超伝導電極部分５を形成
する第４の工程とを含むことを特徴とする。
れぞれ第１と第２の超伝導電極部分５を形成する
ジヨセフソン集積回路用抵抗の製造方法であつ
て、 基板１上に上記薄膜抵抗３を形成する第１の工
程と、 上記第１の工程の後、上記第１と第２の超伝導
電極部分５の間の上記薄膜抵抗３の表面に絶縁物
よりなる保護膜４を形成する第２の工程と、 上記第２の工程の後、超伝導膜５を形成する第
３の工程と、 上記第３の工程で形成された上記超伝導膜５を
少なくとも上記保護膜４中央部の上の部分につい
て反応性イオンエツチング法でエツチすることに
より上記薄膜抵抗３の上記第１と第２の端部にそ
れぞれ上記第１と第２の超伝導電極部分５を形成
する第４の工程とを含むことを特徴とする。
かくして、実質的にサイドエツチが極めて少な
く縦方向のエツチングが大きな反応性イオンエツ
チング法によつて第１と第２の超伝導電極部分５
は極めて微細に形成されるとともに、この第１と
第２の超伝導電極部分５の間の薄膜抵抗３の表面
は絶縁物よりなる保護膜４によつて保護され、そ
の結果エツチングされにくくなる。
く縦方向のエツチングが大きな反応性イオンエツ
チング法によつて第１と第２の超伝導電極部分５
は極めて微細に形成されるとともに、この第１と
第２の超伝導電極部分５の間の薄膜抵抗３の表面
は絶縁物よりなる保護膜４によつて保護され、そ
の結果エツチングされにくくなる。
従つて、本発明によれば、ジヨセフソン集積回
路用抵抗の抵抗値の精度を極めて高くすることが
できる。
路用抵抗の抵抗値の精度を極めて高くすることが
できる。
従来、ジヨセフソン集積回路の超電導電極に
NbあるいはNbの金属間化合物を用いた場合、そ
の加工にイオンエツチング等を用いると、エツチ
ングの終点近くで抵抗体がイオン、あるいはプラ
ズマ等にさらされるために抵抗体材料の腐食が生
じ、低抗体の膜厚等が変化してしまい抵抗値の再
現性が非常に悪かつた。
NbあるいはNbの金属間化合物を用いた場合、そ
の加工にイオンエツチング等を用いると、エツチ
ングの終点近くで抵抗体がイオン、あるいはプラ
ズマ等にさらされるために抵抗体材料の腐食が生
じ、低抗体の膜厚等が変化してしまい抵抗値の再
現性が非常に悪かつた。
本発明の目的は、従来技術の欠点を解決し抵抗
値の再現性、精度に優れたジヨセフソン集積回路
用抵抗の製造方法を提供することにある。
値の再現性、精度に優れたジヨセフソン集積回路
用抵抗の製造方法を提供することにある。
本発明のジヨセフソン集積回路用抵抗は、抵抗
体の上部に保護膜を形成し、抵抗体と他の回路の
要とを接続する超電導電極の加工の際に、抵抗体
の材料が腐食等の悪影響を受けることを防止で
き、また、２つの超電導電極部分が薄膜抵抗体の
縁部でそれぞれこの薄膜抵抗体と接続する構成で
あるため、更に抵抗値の再現性、精度を高めるこ
とができる点に特徴がある。
体の上部に保護膜を形成し、抵抗体と他の回路の
要とを接続する超電導電極の加工の際に、抵抗体
の材料が腐食等の悪影響を受けることを防止で
き、また、２つの超電導電極部分が薄膜抵抗体の
縁部でそれぞれこの薄膜抵抗体と接続する構成で
あるため、更に抵抗値の再現性、精度を高めるこ
とができる点に特徴がある。
以下、実施例を参照して本発明を詳細に説明す
る。Si基板１の表面を熱酸化によつて酸化し、厚
さ約700nｍのSiO2より成る絶縁膜２を形成する。
次に電子ビーム蒸着法によつて厚さ約50nｍの
Mo膜を形成する。ホトレジストのパターンをマ
スクとして化学エツチング法により不要なMoを
除き抵抗３を形成する（第１図）。この際のエツ
チング液は50％の硝酸水溶液を用いた。次にスパ
ツタリング法により厚さ約150nｍのSiO2膜を形
成しホトレジストAZ1350J（米国、シプレー社の
商品名）を用いて成るリフトオフステンシルを用
いたリフトオフ法によつて保護膜４を形成する
（第２図）。最後にスパツタリング法によつて厚さ
約200nｍのNb膜を形成し、ホトレジストのパタ
ーンをマスクとしてCF4ガスによる反応性イオン
エツチング法によつて超電導電極５を形成した
（第３図）。
る。Si基板１の表面を熱酸化によつて酸化し、厚
さ約700nｍのSiO2より成る絶縁膜２を形成する。
次に電子ビーム蒸着法によつて厚さ約50nｍの
Mo膜を形成する。ホトレジストのパターンをマ
スクとして化学エツチング法により不要なMoを
除き抵抗３を形成する（第１図）。この際のエツ
チング液は50％の硝酸水溶液を用いた。次にスパ
ツタリング法により厚さ約150nｍのSiO2膜を形
成しホトレジストAZ1350J（米国、シプレー社の
商品名）を用いて成るリフトオフステンシルを用
いたリフトオフ法によつて保護膜４を形成する
（第２図）。最後にスパツタリング法によつて厚さ
約200nｍのNb膜を形成し、ホトレジストのパタ
ーンをマスクとしてCF4ガスによる反応性イオン
エツチング法によつて超電導電極５を形成した
（第３図）。
以上によつて本発明のジヨセフソン集積回路用
抵抗を実現することができた。第３図から理解さ
れるように、本発明において２つの超電導電極５
は抵抗３の縁部でそれぞれ抵抗と接続をする。こ
のような構成は抵抗値の高精度化、インダクタン
ス低減による集積回路の高速化、更に抵抗の小型
化が可能であることに伴う集積度向上に適してい
る。特に抵抗値の高精度化に優れるため、集積回
路の動作の安定度向上及び歩留り向上が図られ
る。また、このようにして作成されたジヨセフソ
ン集積回路用抵抗は、保護膜４を設けてあるため
Nbのエツチング時に、抵抗体であるMoがCF4等
のガス、イオンにさらされることが無いため、
Moの腐食などのために抵抗値がNbのエツチング
条件によつて変化することがなく、再現性に優れ
ていた。図には示されていないジヨセフソンデバ
イスの負荷としてこの抵抗を用い、集積回路を動
作させたところ、良好な動作を得ることができ
た。またNbのエツチングに際しては、エツチン
グの終点付近で露出して来る材料は、本発明の抵
抗の場合SiO2のみとすることができ、このこと
はエツチング速度の再現性を高める効果があるば
かりでなく、NbとSiO2のエツチング速度の比が
一般に数倍以上とれることから、エツチングの終
点の判定が非常に容易であつた。さらに、保護膜
４は、抵抗３がNbのエツチング時ばかりでなく
全てのプロセス工程において使用される薬品類あ
るいはジヨセフソンデバイスの抵抗以外の要素に
使用されている材料と抵抗材料との相互拡散を防
止する効果があり、このため抵抗値の信頼性を高
めることができた。なお、本実施例では保護膜４
の材料としてSiO2を用いたが、SiOを用いても同
様の効果を得ることができた。
抵抗を実現することができた。第３図から理解さ
れるように、本発明において２つの超電導電極５
は抵抗３の縁部でそれぞれ抵抗と接続をする。こ
のような構成は抵抗値の高精度化、インダクタン
ス低減による集積回路の高速化、更に抵抗の小型
化が可能であることに伴う集積度向上に適してい
る。特に抵抗値の高精度化に優れるため、集積回
路の動作の安定度向上及び歩留り向上が図られ
る。また、このようにして作成されたジヨセフソ
ン集積回路用抵抗は、保護膜４を設けてあるため
Nbのエツチング時に、抵抗体であるMoがCF4等
のガス、イオンにさらされることが無いため、
Moの腐食などのために抵抗値がNbのエツチング
条件によつて変化することがなく、再現性に優れ
ていた。図には示されていないジヨセフソンデバ
イスの負荷としてこの抵抗を用い、集積回路を動
作させたところ、良好な動作を得ることができ
た。またNbのエツチングに際しては、エツチン
グの終点付近で露出して来る材料は、本発明の抵
抗の場合SiO2のみとすることができ、このこと
はエツチング速度の再現性を高める効果があるば
かりでなく、NbとSiO2のエツチング速度の比が
一般に数倍以上とれることから、エツチングの終
点の判定が非常に容易であつた。さらに、保護膜
４は、抵抗３がNbのエツチング時ばかりでなく
全てのプロセス工程において使用される薬品類あ
るいはジヨセフソンデバイスの抵抗以外の要素に
使用されている材料と抵抗材料との相互拡散を防
止する効果があり、このため抵抗値の信頼性を高
めることができた。なお、本実施例では保護膜４
の材料としてSiO2を用いたが、SiOを用いても同
様の効果を得ることができた。
以上説明したごとく本発明によれば、ジヨセフ
ソン集積回路において、抵抗体の上部に保護膜を
設けたことにより、従来技術の欠点を解決し抵抗
体への接続電極の加工の際に抵抗体材料が影響を
受けることを防止して、精度と再現性に優れたジ
ヨセフソン集積回路用抵抗が実現できた。
ソン集積回路において、抵抗体の上部に保護膜を
設けたことにより、従来技術の欠点を解決し抵抗
体への接続電極の加工の際に抵抗体材料が影響を
受けることを防止して、精度と再現性に優れたジ
ヨセフソン集積回路用抵抗が実現できた。
第１図、第２図および第３図は、本発明の一実
施例によるジヨセフソン集積回路用抵抗の製造工
程を示す断面図である。 １……Si基板、２……絶縁膜、３……抵抗、４
……保護膜、５……超電導電極。
施例によるジヨセフソン集積回路用抵抗の製造工
程を示す断面図である。 １……Si基板、２……絶縁膜、３……抵抗、４
……保護膜、５……超電導電極。
Claims (1)
- 【特許請求の範囲】 １ 薄膜抵抗の第１と第２の端部にそれぞれ第１
と第２の超伝導電極部分を形成するジヨセフソン
集積回路用抵抗の製造方法であつて、 基板上に上記薄膜抵抗を形成する第１の工程
と、 上記第１の工程の後、上記第１と第２の超伝導
電極部分の間の上記薄膜抵抗の表面に絶縁物より
なる保護膜を形成する第２の工程と、 上記第２の工程の後、超伝導膜を形成する第３
の工程と、 上記第３の工程で形成された上記超伝導膜を少
なくとも上記保護膜中央の上の部分について反応
性イオンエツチング法でエツチすることにより上
記薄膜抵抗の上記第１と第２の端部にそれぞれ上
記第１と第２の超伝導電極部分を形成する第４の
工程とを含むことを特徴とするジヨセフソン集積
回路用抵抗の製造方法。 ２ 上記第１および第２の超電導電極部分はNb
あるいはNbの金属間化合物によりなることを特
徴とする特許請求の範囲第１項に記載のジヨセフ
ソン集積回路用抵抗の製造方法。 ３ 上記保護膜はSiO2あるいはSiOよりなること
を特徴とする特許請求の範囲第１項に記載のジヨ
セフソン集積回路用抵抗の製造方法。 ４ 上記基板は半導体領域とこの半導体領域上に
設けられた絶縁膜よりなることを特徴とする特許
請求の範囲第１項に記載のジヨセフソン集積回路
用抵抗の製造方法。 ５ 上記半導体領域はSiよりなり、かつ上記絶縁
膜はSiO2よりなることを特徴とする特許請求の
範囲第４項に記載のジヨセフソン集積回路用抵抗
の製造方法。 ６ 上記第３の工程の上記反応性イオンエツチン
グはCF4ガスを含む雰囲気で行うことを特徴とす
る特許請求の範囲第１項から第５項のいずれかに
記載のジヨセフソン集積回路用抵抗の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57189050A JPS5979584A (ja) | 1982-10-29 | 1982-10-29 | ジヨセフソン集積回路用抵抗 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57189050A JPS5979584A (ja) | 1982-10-29 | 1982-10-29 | ジヨセフソン集積回路用抵抗 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5979584A JPS5979584A (ja) | 1984-05-08 |
| JPH0480549B2 true JPH0480549B2 (ja) | 1992-12-18 |
Family
ID=16234447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57189050A Granted JPS5979584A (ja) | 1982-10-29 | 1982-10-29 | ジヨセフソン集積回路用抵抗 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5979584A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6265487A (ja) * | 1985-09-18 | 1987-03-24 | Agency Of Ind Science & Technol | 低温回路用抵抗およびその製造方法 |
| JPH0620110B2 (ja) * | 1985-10-07 | 1994-03-16 | 日本電気株式会社 | 半導体装置 |
| JPS63234575A (ja) * | 1987-03-24 | 1988-09-29 | Agency Of Ind Science & Technol | 超電導回路のパタ−ン形成方法 |
| US5236857A (en) * | 1991-10-30 | 1993-08-17 | Texas Instruments Incorporated | Resistor structure and process |
| JP4848202B2 (ja) * | 2006-04-14 | 2011-12-28 | 三菱重工業株式会社 | スクロール圧縮機 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54116894A (en) * | 1978-03-03 | 1979-09-11 | Nippon Telegr & Teleph Corp <Ntt> | Superconduction circuit device |
| US4430662A (en) * | 1981-04-09 | 1984-02-07 | Sperry Corporation | Superconductive tunnel junction integrated circuit |
-
1982
- 1982-10-29 JP JP57189050A patent/JPS5979584A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5979584A (ja) | 1984-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0321001A (ja) | 超電導集積回路においてモリブデン抵抗器を形成する方法 | |
| JPH0480549B2 (ja) | ||
| JPS59138390A (ja) | 超電導スイツチング装置 | |
| CA2025800C (en) | Silver metal electrode on oxide superconductor | |
| JPH027175B2 (ja) | ||
| JP2001185531A (ja) | 多層レジストのエッチング方法と薄膜磁気ヘッドの製造方法 | |
| JP2001291706A (ja) | 高融点金属の加工方法及びこの金属を用いた半導体装置の製造方法 | |
| JP3349001B2 (ja) | 金属膜の形成方法 | |
| US3450534A (en) | Tin-lead-tin layer arrangement to improve adherence of photoresist and substrate | |
| JPS60208873A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS61263179A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS605230B2 (ja) | ジヨセフソン素子の製造方法 | |
| JPH0828538B2 (ja) | 超電導薄膜パタンの形成方法 | |
| JP2776053B2 (ja) | 半導体装置の製造方法 | |
| JPS6167975A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS61144892A (ja) | シヨセフソン集積回路の製造方法 | |
| JPS6224677A (ja) | 超伝導回路用接地面の形成方法 | |
| JPS61110479A (ja) | 超電導トランジスタの構造 | |
| JPS6147679A (ja) | ジヨセフソン接合素子の作製方法 | |
| JPS5877268A (ja) | トンネル型ジヨセフソン接合素子の製造方法 | |
| JPS6224678A (ja) | 超伝導回路の製造方法 | |
| JPH0481876B2 (ja) | ||
| JPS6143488A (ja) | 超伝導コンタクトの製造方法 | |
| JPS60210887A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS6299908A (ja) | 薄膜素子の製造方法 |