JPS587843A - リ−ドフレ−ムの製造方法 - Google Patents
リ−ドフレ−ムの製造方法Info
- Publication number
- JPS587843A JPS587843A JP56105876A JP10587681A JPS587843A JP S587843 A JPS587843 A JP S587843A JP 56105876 A JP56105876 A JP 56105876A JP 10587681 A JP10587681 A JP 10587681A JP S587843 A JPS587843 A JP S587843A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- resist film
- lead
- forming
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はり−ド７レー五の製造方法に関するものである
。
。
従来より半導体用リードフレーム％特にテープキャリア
用のリードフレームの製造方法として、レジスト膜を使
用して行なうエツチング法が使用されている。このエツ
チング法は、素材にレジストを全面に被覆し、リードフ
レーム設計寸法に合わせたマスクパターンを使用してレ
ジスト膜を露光する。その後、露光された部分、又は露
光されなかった部分をエツチングすることによシリード
フレームができる。この様にして製造され九り一ドフレ
ームを使用して半導体装置が作られる。この様なリード
フレームを使用する半導体装置も。
用のリードフレームの製造方法として、レジスト膜を使
用して行なうエツチング法が使用されている。このエツ
チング法は、素材にレジストを全面に被覆し、リードフ
レーム設計寸法に合わせたマスクパターンを使用してレ
ジスト膜を露光する。その後、露光された部分、又は露
光されなかった部分をエツチングすることによシリード
フレームができる。この様にして製造され九り一ドフレ
ームを使用して半導体装置が作られる。この様なリード
フレームを使用する半導体装置も。
近年の技術進歩で高集積化され、それに供ない外部導出
用リードの本数も多゛くなりて来て−る。これに対応し
て半導体用リードフレームの本数も多く、又、細くなっ
て来ている。しかし、従来のエツチングではリードフレ
ームの先端部を細くした場合エツチングオーバーになシ
やすくリードフレーム設計寸法より細く、又、針状のリ
ードフレーム先端ができてしまう。この様なリードフレ
ームを使用して半導体装置を組立て友もの杖ボンディン
グ強度が弱く信頼性が劣る。
用リードの本数も多゛くなりて来て−る。これに対応し
て半導体用リードフレームの本数も多く、又、細くなっ
て来ている。しかし、従来のエツチングではリードフレ
ームの先端部を細くした場合エツチングオーバーになシ
やすくリードフレーム設計寸法より細く、又、針状のリ
ードフレーム先端ができてしまう。この様なリードフレ
ームを使用して半導体装置を組立て友もの杖ボンディン
グ強度が弱く信頼性が劣る。
本発明は上記欠点を解消する半導体用リードフレームの
製造方法を提供するものである〇すなわち、半導体用リ
ードフレームの先端部會形成する為のレジスト膜を先端
部以外のレジスト膜よシも半導体用リードフレーム設計
寸法から遠くまで広く被覆する様にしてリードフレーム
をエツチングする。
製造方法を提供するものである〇すなわち、半導体用リ
ードフレームの先端部會形成する為のレジスト膜を先端
部以外のレジスト膜よシも半導体用リードフレーム設計
寸法から遠くまで広く被覆する様にしてリードフレーム
をエツチングする。
この方法で、エツチングされたリードフレームの先端部
は、牛導体用リードフレーム設計寸法に近いものができ
る。
は、牛導体用リードフレーム設計寸法に近いものができ
る。
以下、図を用いて本発明を実施例によ）説明する０
第１図は従来のエツチング方法による場合のレジスト膜
位置１１を示す。すなわち、板厚５０Ｊ１ｍのリードフ
レームを作る場合、素材（アルミニウム、銅、鉄−ニッ
ケル合金等）上にＯＮＩ″ＰＲ（商品名Ｋ）’Ｒ，ＡＺ
−１１１）等のレジストを５乃至１０４ｍ厚に塗布し、
リードフレーム設計寸法より３０乃至４０μｍ大きいひ
さし巾に設計したマスクを使用して素材上のレジストを
露光する。第１図は露光後のレジスト膜位置１１及びリ
ードフレーム設計寸法１２を示し友ものである。次に、
素材上のレジスト膜を現象した後にレジスト膜以外の部
分を苛性カリ、塩化第二鉄、塩化第二銅等で、エツチン
グする。この様にしてリードフレームができるがリード
フレーム先端を他の部分より細く設計した場合及び板厚
が厚くその割にリード巾が細い場合例えばリード巾が板
厚のにの時には第２図の様なリードフレーム２２先端が
できてしまう。この様なリードフレームを使用して半導
体装置を組立てたものはボンディング強度が弱く信頼性
が劣ってしまう。
位置１１を示す。すなわち、板厚５０Ｊ１ｍのリードフ
レームを作る場合、素材（アルミニウム、銅、鉄−ニッ
ケル合金等）上にＯＮＩ″ＰＲ（商品名Ｋ）’Ｒ，ＡＺ
−１１１）等のレジストを５乃至１０４ｍ厚に塗布し、
リードフレーム設計寸法より３０乃至４０μｍ大きいひ
さし巾に設計したマスクを使用して素材上のレジストを
露光する。第１図は露光後のレジスト膜位置１１及びリ
ードフレーム設計寸法１２を示し友ものである。次に、
素材上のレジスト膜を現象した後にレジスト膜以外の部
分を苛性カリ、塩化第二鉄、塩化第二銅等で、エツチン
グする。この様にしてリードフレームができるがリード
フレーム先端を他の部分より細く設計した場合及び板厚
が厚くその割にリード巾が細い場合例えばリード巾が板
厚のにの時には第２図の様なリードフレーム２２先端が
できてしまう。この様なリードフレームを使用して半導
体装置を組立てたものはボンディング強度が弱く信頼性
が劣ってしまう。
そこで、本発明は露光用マスクを設計する段階で、リー
ドフレーム先端部１％に、コーナ一部を他のレジスト膜
位置３１．５１よりも遠くまで被覆し友レジスト膜位置
３３．５３’を設けたマスクを使用し、前記素材上のレ
ジストを露光する。第３図及び第５図はそれぞれ本発明
の実施例による、露光後のレジスト膜位置３１．３３．
５１．５３及びリードフレーム設計寸法３２．５２’に
示したものである。
ドフレーム先端部１％に、コーナ一部を他のレジスト膜
位置３１．５１よりも遠くまで被覆し友レジスト膜位置
３３．５３’を設けたマスクを使用し、前記素材上のレ
ジストを露光する。第３図及び第５図はそれぞれ本発明
の実施例による、露光後のレジスト膜位置３１．３３．
５１．５３及びリードフレーム設計寸法３２．５２’に
示したものである。
これらの場合には、最先端部のレジストひさし巾の２乃
至３倍に設計しである。次に、素材上のレジスタ膜をエ
ツチングする。この様にリードフレーム先端部、特にコ
ーナ一部を他のレジスト膜位置よりも遠くまで被覆した
レジスト−位置を設けてエツチングし九リードフレーム
は第４図の様なり＝ド７レーム４２ができ、先端部は工
、ツテング液の回）込みが多くてエツチングされる量が
多くとも半導体用リードフレーム設計寸法に近いものが
できる。
至３倍に設計しである。次に、素材上のレジスタ膜をエ
ツチングする。この様にリードフレーム先端部、特にコ
ーナ一部を他のレジスト膜位置よりも遠くまで被覆した
レジスト−位置を設けてエツチングし九リードフレーム
は第４図の様なり＝ド７レーム４２ができ、先端部は工
、ツテング液の回）込みが多くてエツチングされる量が
多くとも半導体用リードフレーム設計寸法に近いものが
できる。
以上のように、リードフレーム先端部分のレジスト膜端
部位置の形状についてはコーナ一部が突出していればど
の様な形状でも良く正規のリードのパターンとレジスト
膜との寸法差が他のレジスト膜位置よりも２乃至３倍遠
くまで被覆する位置にあれば形状’ｔｗ限するものでは
ない０又、リード先端部が他の部分よりも細い場合のみ
ならず。
部位置の形状についてはコーナ一部が突出していればど
の様な形状でも良く正規のリードのパターンとレジスト
膜との寸法差が他のレジスト膜位置よりも２乃至３倍遠
くまで被覆する位置にあれば形状’ｔｗ限するものでは
ない０又、リード先端部が他の部分よりも細い場合のみ
ならず。
リード先端部がリード厚板の２倍以下になるような場合
には同様の効果がある。
には同様の効果がある。
第１図は従来のエツチング方法によるレジスト膜位置を
示す平面図、第２図は従来のリードフレーム先端部分の
平面図、第３図は本発明の実施例のエツチング方法によ
るレジスト膜位置を示す平面図、第４図は本発明の実施
例によるリードフレーム先端部分の平面図、第５図は本
発明の他の実施例のレジスト膜位置である。 なお、図において、１１．３１．５１−・・・通常レジ
スト膜位置、２２．４２・・・・−・リードフレーム、
１２゜３２．５２−−−−半導体用リードフレーム設計
寸法、３３．５３・・・・・・本発明実施例のレジスト
膜位置、である。 ＼ ・−Ｉ”′ ′、−／ ネｉ； グ ひ」 ← ３ 図 第 ５ 図 第 ２ 図 篤４ ビ
示す平面図、第２図は従来のリードフレーム先端部分の
平面図、第３図は本発明の実施例のエツチング方法によ
るレジスト膜位置を示す平面図、第４図は本発明の実施
例によるリードフレーム先端部分の平面図、第５図は本
発明の他の実施例のレジスト膜位置である。 なお、図において、１１．３１．５１−・・・通常レジ
スト膜位置、２２．４２・・・・−・リードフレーム、
１２゜３２．５２−−−−半導体用リードフレーム設計
寸法、３３．５３・・・・・・本発明実施例のレジスト
膜位置、である。 ＼ ・−Ｉ”′ ′、−／ ネｉ； グ ひ」 ← ３ 図 第 ５ 図 第 ２ 図 篤４ ビ
Claims (1)
- ダート７レームの先端コーナ一部を形成する為のレジス
ト膜ひさしが前記コーナ一部以外のレジスト膜ひさしよ
りも該リードフレーム設計寸法基準部から遠くまで広く
被覆し、しかる後に前記リードフレームをエツチングす
る工１１を有することを特徴とするリードフレームの製
造方法〇
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56105876A JPS587843A (ja) | 1981-07-07 | 1981-07-07 | リ−ドフレ−ムの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56105876A JPS587843A (ja) | 1981-07-07 | 1981-07-07 | リ−ドフレ−ムの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS587843A true JPS587843A (ja) | 1983-01-17 |
Family
ID=14419136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56105876A Pending JPS587843A (ja) | 1981-07-07 | 1981-07-07 | リ−ドフレ−ムの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS587843A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60240148A (ja) * | 1984-05-15 | 1985-11-29 | Toppan Printing Co Ltd | リ−ドフレ−ムの製造方法 |
| JPS6218059A (ja) * | 1985-07-17 | 1987-01-27 | Hitachi Cable Ltd | リ−ドフレ−ムの製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53128275A (en) * | 1977-04-15 | 1978-11-09 | Dainippon Printing Co Ltd | Semiconductor packaging lead frame and method of producing same and mask plate for producing same |
-
1981
- 1981-07-07 JP JP56105876A patent/JPS587843A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53128275A (en) * | 1977-04-15 | 1978-11-09 | Dainippon Printing Co Ltd | Semiconductor packaging lead frame and method of producing same and mask plate for producing same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60240148A (ja) * | 1984-05-15 | 1985-11-29 | Toppan Printing Co Ltd | リ−ドフレ−ムの製造方法 |
| JPS6218059A (ja) * | 1985-07-17 | 1987-01-27 | Hitachi Cable Ltd | リ−ドフレ−ムの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5826828B2 (ja) | テ−プキヤリアの製造方法 | |
| JP2005026645A (ja) | 回路基板及びその製造方法 | |
| US6130027A (en) | Process for producing lead frames | |
| JPS61242044A (ja) | 半導体装置の製造方法 | |
| JPH0462885A (ja) | フレキシブル回路基板 | |
| JP2918073B2 (ja) | リードフレームの製造方法 | |
| JPS6184824A (ja) | 半導体集積回路 | |
| JPH05299535A (ja) | 半導体装置 | |
| JP2741787B2 (ja) | リードフレーム切断方法 | |
| US12327728B2 (en) | Method for manufacturing a pre-mold substrate | |
| US6635407B1 (en) | Two pass process for producing a fine pitch lead frame by etching | |
| JPH06177311A (ja) | 樹脂封止型半導体装置 | |
| JPH02244663A (ja) | リードフレームの製造方法 | |
| JPH0582708A (ja) | リードフレームおよびその製造方法 | |
| JP2637175B2 (ja) | 半導体用多ピンリードフレームの製造方法 | |
| JP2005026646A (ja) | 回路基板及びその製造方法 | |
| JPS5824020B2 (ja) | 半導体装置 | |
| JP2796641B2 (ja) | リードフレームの製造方法 | |
| JP3039137B2 (ja) | 半導体装置の製造方法 | |
| JPH02284453A (ja) | 半導体集積回路用リードフレームの製造方法 | |
| JPH0795556B2 (ja) | テープキャリアの製造方法 | |
| JPS6227383B2 (ja) | ||
| JPS6076795A (ja) | 振動板の製造方法 | |
| JPH04354153A (ja) | リードフレームの製造方法 | |
| JPS59215761A (ja) | 半導体装置 |