JPS587924A - 半導体スイツチ回路 - Google Patents
半導体スイツチ回路Info
- Publication number
- JPS587924A JPS587924A JP56105550A JP10555081A JPS587924A JP S587924 A JPS587924 A JP S587924A JP 56105550 A JP56105550 A JP 56105550A JP 10555081 A JP10555081 A JP 10555081A JP S587924 A JPS587924 A JP S587924A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- switch circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
Landscapes
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、切断機能を有するＰ Ｎ ’Ｉ） Ｎスイッ
チ素子を用いた半導体スイッチ回路に係り、特に切断能
力を著しく向上させた半導体スイッチ回路に関するもの
である。
チ素子を用いた半導体スイッチ回路に係り、特に切断能
力を著しく向上させた半導体スイッチ回路に関するもの
である。
一般にＰ Ｎ Ｐ Ｎ ４層構造からなる半導体スイッ
チ素子、たとえば、サイリスク等はＰゲートより電流を
流し込むことにより導通し、電流を引き抜くことにより
切断することができる。この場合切断能力は引き抜き電
流値に依存し、特に半導体スイッチをフローティング状
態で動作させるとき引き抜き’Ｆｊｔ Ｍｔが変化しそ
の切断能力も変わる欠点を有している。
チ素子、たとえば、サイリスク等はＰゲートより電流を
流し込むことにより導通し、電流を引き抜くことにより
切断することができる。この場合切断能力は引き抜き電
流値に依存し、特に半導体スイッチをフローティング状
態で動作させるとき引き抜き’Ｆｊｔ Ｍｔが変化しそ
の切断能力も変わる欠点を有している。
第１図に切断機能を有する従来の半導体スイッチ回路を
示す。
示す。
同図において、１はＰ Ｎ Ｐ Ｎ ４層構造の半導体
スイッチ素子、ここではルイリスクの例を示す。
スイッチ素子、ここではルイリスクの例を示す。
Ａ、に、Ｇはサイリスタ１のアノード、カソード。
ゲート端子を示す。
２はサイリスタ１が高温状態においてリーク電流等によ
り誤点弧を防止するため補助的に設けたゲ−１・・カソ
ード間抵抗（抵抗値ＲＧＫ）、３はサイリスク１を駆動
（導通）させるための電流源、４はサイリスク１の負荷
抵抗（抵抗値Ｒ＾）、５け電源電圧−どｆ５ろ。
り誤点弧を防止するため補助的に設けたゲ−１・・カソ
ード間抵抗（抵抗値ＲＧＫ）、３はサイリスク１を駆動
（導通）させるための電流源、４はサイリスク１の負荷
抵抗（抵抗値Ｒ＾）、５け電源電圧−どｆ５ろ。
１０はサイリスク１を切断するだめの電流引き抜き回路
で、引き抜き電流制限抵抗１１、スイッチ１２、引き抜
き電源１３より構成され、スイッチ１２は端子１４の制
御信号ｅｓにより動作が行われる。
で、引き抜き電流制限抵抗１１、スイッチ１２、引き抜
き電源１３より構成され、スイッチ１２は端子１４の制
御信号ｅｓにより動作が行われる。
第１図は、サイリスク１のアノード端子Ａ側を接地し、
カソード端子１ぐ側に負荷抵抗４を接続した回路である
。しだがって、負荷電源５は負電圧■Ａである。
カソード端子１ぐ側に負荷抵抗４を接続した回路である
。しだがって、負荷電源５は負電圧■Ａである。
サイリスク１の動作は、電流源３によりゲート端子Ｇに
電流を流しサイリスク１を導通させる。
電流を流しサイリスク１を導通させる。
この導通状態においてはサイリスク１のカソード端子に
およびゲルト端子Ｇともにほぼ零電位になる。
およびゲルト端子Ｇともにほぼ零電位になる。
ここで、サイリスタ１を切断する場合には、端子１４に
切断信号ｅＳを与え、スイッチ１２をオンさせ、ゲート
端子Ｇより電流を引き抜くことによりサイリスタ１の切
断動作を行う。この場合引き抜き電流値ＩＧは電流制御
膜抵抗（抵抗値Ｒａ ）１１と引き抜き用電源１３の電
圧ＶＢによりほぼＶ Ｂ ／ Ｉｆ、 Ｂにより決めら
れる。まだ切断するだめの引き抜き電流値Ｉｃはサイリ
スク１のカットオフ利得Ｇ。ＦＦ （ＩＡ／ＩＱ ）Ｋ
よりきまるもので、制限抵抗１１の値１１．Ｂは次式の
ようになる。
切断信号ｅＳを与え、スイッチ１２をオンさせ、ゲート
端子Ｇより電流を引き抜くことによりサイリスタ１の切
断動作を行う。この場合引き抜き電流値ＩＧは電流制御
膜抵抗（抵抗値Ｒａ ）１１と引き抜き用電源１３の電
圧ＶＢによりほぼＶ Ｂ ／ Ｉｆ、 Ｂにより決めら
れる。まだ切断するだめの引き抜き電流値Ｉｃはサイリ
スク１のカットオフ利得Ｇ。ＦＦ （ＩＡ／ＩＱ ）Ｋ
よりきまるもので、制限抵抗１１の値１１．Ｂは次式の
ようになる。
したがって、（１）式のＲＢ以下とすることによりサイ
リスク１を切断することができる。この値の下限値は制
限抵抗１１の電力おるいはスイッチ１２の許容電流値、
消費電力等より制限される。
リスク１を切断することができる。この値の下限値は制
限抵抗１１の電力おるいはスイッチ１２の許容電流値、
消費電力等より制限される。
まだ、（１）式において電圧Ｖａは、サイリスク１のし
ゃ断状態においてカソード端子Ｉ（電位が負のＶＡまで
になるためＶｎ≧ＶＡの条件が必要である。
ゃ断状態においてカソード端子Ｉ（電位が負のＶＡまで
になるためＶｎ≧ＶＡの条件が必要である。
一方、サイリスク１を７０−ティング状態で使用する場
合にはサイリスタ１のアノード端子への電位が正のＶＡ
に達することがある。
合にはサイリスタ１のアノード端子への電位が正のＶＡ
に達することがある。
その場合の従来例を第２図に示す。
同図において、第１図と同符号の部分はそれぞれ同じ部
分に相当する。
分に相当する。
第２図においてはサイリスタ１のカソード端子に側に負
荷抵抗４が、アノード端子Ａ側に正の電源５（電圧ＶＡ
）が接続される。この場合、サイリスク１が導通状態に
おいてはサイリスタ１のカソード端子におよびゲート端
子Ｇともにほぼ正のＶＡ電位になる。
荷抵抗４が、アノード端子Ａ側に正の電源５（電圧ＶＡ
）が接続される。この場合、サイリスク１が導通状態に
おいてはサイリスタ１のカソード端子におよびゲート端
子Ｇともにほぼ正のＶＡ電位になる。
したがって、サイリスタ１を切断するだめの引この電流
Ｉａは前述したようにスイッチ１２の許容電流、消費電
力等により制御翼を受ける。そのだめに制限抵抗１】の
抵抗値が定すると逆にサイリスタ１に印加できる動作電
圧（図においては電源重圧Ｖ＾）が制限される欠点があ
る。
Ｉａは前述したようにスイッチ１２の許容電流、消費電
力等により制御翼を受ける。そのだめに制限抵抗１】の
抵抗値が定すると逆にサイリスタ１に印加できる動作電
圧（図においては電源重圧Ｖ＾）が制限される欠点があ
る。
い外、かりに電源５粋よび１３の電圧ＶＡとＶｎとを等
しくしだ場合には、第１図の回路例と第２図の回路例と
では引き抜き電流ｆａＯ値が前者より２倍の電流が流れ
ることになる。このようにサイリスタ１をフローティン
グ状態で使用するときには引き抜き電ｉ＆’ｒ、 ｃが
変動する問題がある。
しくしだ場合には、第１図の回路例と第２図の回路例と
では引き抜き電流ｆａＯ値が前者より２倍の電流が流れ
ることになる。このようにサイリスタ１をフローティン
グ状態で使用するときには引き抜き電ｉ＆’ｒ、 ｃが
変動する問題がある。
本発明の目的は、このような問題や欠点に鑑みサイリス
タ１を７０−ティング状態、あるいは動作電源電圧■Ａ
が変っても引き抜き電流ＩＧの変動を小さくすることが
できる半導体スイッチ回路を提供するものである。
タ１を７０−ティング状態、あるいは動作電源電圧■Ａ
が変っても引き抜き電流ＩＧの変動を小さくすることが
できる半導体スイッチ回路を提供するものである。
本発明の特徴は、サイリスタ１を切断するだめの電流引
き抜き回路を出力抵抗が十分大きくなるような、１駆動
回路構成にしたところにある。
き抜き回路を出力抵抗が十分大きくなるような、１駆動
回路構成にしたところにある。
以下−図を用いて本発明の詳細な説明する。
第３図に本発明による切断機能を有する半導体スイッチ
回路の構成を示す。
回路の構成を示す。
同図において第２図と同符号の部分はそれぞれ同じ部分
に相当するものとする。
に相当するものとする。
第：３図の２０はサイリスタ１を切断するだめの電流引
き抜き回路で、特に電流引き抜き回路２０の出力抵抗が
十分に大きな駆動回路を用いたものである。なお、４お
よび４８はカソード端子Ｉ（側およびアノード端子Ａ側
に接続された負荷抵抗（抵抗値１ｔ＾およびｒｔＡ、）
である。５および５゜はカソード端子に側およびアノー
ド端子Ａ側に接続された負および正の電源（電圧〜Ｖ、
、−＋−Ｖ＾）である。
き抜き回路で、特に電流引き抜き回路２０の出力抵抗が
十分に大きな駆動回路を用いたものである。なお、４お
よび４８はカソード端子Ｉ（側およびアノード端子Ａ側
に接続された負荷抵抗（抵抗値１ｔ＾およびｒｔＡ、）
である。５および５゜はカソード端子に側およびアノー
ド端子Ａ側に接続された負および正の電源（電圧〜Ｖ、
、−＋−Ｖ＾）である。
したがって、サイリスタ１の導通状態におけるカソード
およびゲ−１・端子１ぐ、Ｇの電位は、負荷抵抗４，４
．の値丁もＡｒ ＲＡａにより十Ｖ＾から一■Ａまで変
わることになる。しかし、このようにサイリスタ１の動
作電位が変っても電流引き抜き駆動回路２０の出力抵抗
値が太きいだめその電流値Ｉａの変化を小さくすること
ができる。
およびゲ−１・端子１ぐ、Ｇの電位は、負荷抵抗４，４
．の値丁もＡｒ ＲＡａにより十Ｖ＾から一■Ａまで変
わることになる。しかし、このようにサイリスタ１の動
作電位が変っても電流引き抜き駆動回路２０の出力抵抗
値が太きいだめその電流値Ｉａの変化を小さくすること
ができる。
第４図に電流引き抜き駆動回路２０の具体的な第１の実
施例を示す。
施例を示す。
同図の実施例はトランジスタ２１とエミッタ抵抗（抵抗
値Ｒ０）２２および分割抵抗（抵抗値ｎ、、、１（，２
）２３．２４、スイッチ２５より構成される。また、２
５は分割抵抗２３．２４に電圧を印加するだめのスイッ
チで端子１４からのスイッチ制御信−Ｑｅｓによりオン
、オフ動作が行われる。
値Ｒ０）２２および分割抵抗（抵抗値ｎ、、、１（，２
）２３．２４、スイッチ２５より構成される。また、２
５は分割抵抗２３．２４に電圧を印加するだめのスイッ
チで端子１４からのスイッチ制御信−Ｑｅｓによりオン
、オフ動作が行われる。
第４図において、いまスイッチ制御信号ｅｓによりスイ
ッチ２５がオンした場合を考えると、分割抵抗２３，２
４に電圧−■８が印加される。分割「握圧はｌ・ラノジ
スタ２１のベースと直列エミッタ抵抗２２間に加えられ
るためトランジスタ２１のコレクタ電流すなわち引き抜
き電流Ｉｃは次式％式％ （２）式において、■ｌｌｅはｌ・ランジスタ２１のベ
ース・エミッタ間電圧、ｈ、−Ｂはトランジスタ２１の
電流増幅率である。
ッチ２５がオンした場合を考えると、分割抵抗２３，２
４に電圧−■８が印加される。分割「握圧はｌ・ラノジ
スタ２１のベースと直列エミッタ抵抗２２間に加えられ
るためトランジスタ２１のコレクタ電流すなわち引き抜
き電流Ｉｃは次式％式％ （２）式において、■ｌｌｅはｌ・ランジスタ２１のベ
ース・エミッタ間電圧、ｈ、−Ｂはトランジスタ２１の
電流増幅率である。
（２）式よりわかるように引き抜き電流ＩＧはトランジ
スタ２１のコレクタ電圧に依存することなく一定電流が
流れる。これは第３図に示した半導体スイッチ回路にお
いて、カソード端子Ｉ（あるいはゲート端子Ｇの電位が
＋ＶＡあるいは一■Ａにおいても引き抜き電流Ｉｃは一
定電流により動作させることができる。すなわち、サイ
リスタ１をフローティング状態で動作させても安定す切
断動作を行うことができる。
スタ２１のコレクタ電圧に依存することなく一定電流が
流れる。これは第３図に示した半導体スイッチ回路にお
いて、カソード端子Ｉ（あるいはゲート端子Ｇの電位が
＋ＶＡあるいは一■Ａにおいても引き抜き電流Ｉｃは一
定電流により動作させることができる。すなわち、サイ
リスタ１をフローティング状態で動作させても安定す切
断動作を行うことができる。
第５図に電流引き抜き駆動回路２０の具体的な第２の実
施例を示す。
施例を示す。
同図の実施例では第４図に示したトランジスタ２１のか
わりに′醍界効果トランジスタ２６を用いており、動作
は同じである。すなわち、電界効果トランジスタ２６に
より定電流回路構成し、この定電流回路の出力抵抗値を
太キくシ、サイリスタ１のフローティング状態において
も安定に切断動作を１行うことができる。
わりに′醍界効果トランジスタ２６を用いており、動作
は同じである。すなわち、電界効果トランジスタ２６に
より定電流回路構成し、この定電流回路の出力抵抗値を
太キくシ、サイリスタ１のフローティング状態において
も安定に切断動作を１行うことができる。
な工、・、第４図Ｊ’？Ｊ、び第５図に示したスイッチ
２５はスイッチ割出１信号ｃ３に４１こりオン、オフ動
作さＷるスイッチであるが実際にはリレーあるいは電子
回路により＋１４成が行われる。
２５はスイッチ割出１信号ｃ３に４１こりオン、オフ動
作さＷるスイッチであるが実際にはリレーあるいは電子
回路により＋１４成が行われる。
第６図にスイッチ２５の電ｆ−回路による具体的印加す
るだめのス１．ノチ・ｆング用トランジスタ、２５ｂ
、２５．はレベル変換用トランジスタで、スイッチ“制
餌１信号ｅｓをｉ” ’Ｉ’ Ｌ論理信号（０−＋５Ｖ
）で、＠動できるように構成したものである。
るだめのス１．ノチ・ｆング用トランジスタ、２５ｂ
、２５．はレベル変換用トランジスタで、スイッチ“制
餌１信号ｅｓをｉ” ’Ｉ’ Ｌ論理信号（０−＋５Ｖ
）で、＠動できるように構成したものである。
２５ｄ〜２５１は抵１ノ″してある。
い斗スーｆツチｉｌｉ！Ｉ ｌ１ｌｌｌ悟号Ｃ８が”Ｉ
Ｉ’”レベル（＋５Ｖ）の場合には、トラン／スメ２５
．および２５、は導通し、ｌ−ラノジＸメ２５８がオン
され抵抗２３，２４に電圧−”ｌ’ ｌｊが印加される
。１だ、スイッチ制御信号ｅ８が“１．″レベル（０■
）の場合には、トう／ジメタ２５ ｋｌ Ｊ’？よび２
５ｅは不導通になりトランジスタ２５ ａはオフ状態に
なる。
Ｉ’”レベル（＋５Ｖ）の場合には、トラン／スメ２５
．および２５、は導通し、ｌ−ラノジＸメ２５８がオン
され抵抗２３，２４に電圧−”ｌ’ ｌｊが印加される
。１だ、スイッチ制御信号ｅ８が“１．″レベル（０■
）の場合には、トう／ジメタ２５ ｋｌ Ｊ’？よび２
５ｅは不導通になりトランジスタ２５ ａはオフ状態に
なる。
このようにスイッチ制御信号ｅＳにより抵抗２３゜２４
に加える電圧ハｌＢを制御することが可能である。
に加える電圧ハｌＢを制御することが可能である。
第７図に電流引き抜き１駆動回路２０の具体的な第３の
実施例を示す。
実施例を示す。
同図の実施例は定電流素子２７とスイッチ２８より（’
Ｎ成し７たもので、スイッチ制御信けｅＳによりスイッ
チ２８をＡン、オフさぜ定電流Ｉａを制御するものであ
る。すなわち、定電流素子２７の静特性（Ｖ−Ｉ特性）
は第８図に示すように電圧が数ボルト以上印加すると定
電流素子２７に流れる電流はほぼ一定になり、内部抵抗
の大きい電流源どして用いることができる。
Ｎ成し７たもので、スイッチ制御信けｅＳによりスイッ
チ２８をＡン、オフさぜ定電流Ｉａを制御するものであ
る。すなわち、定電流素子２７の静特性（Ｖ−Ｉ特性）
は第８図に示すように電圧が数ボルト以上印加すると定
電流素子２７に流れる電流はほぼ一定になり、内部抵抗
の大きい電流源どして用いることができる。
したかつて、第７図の電流引き抜き駆動回路２０ににっ
ても、サイリスタ１がフローティング状態でｌ：ＪＪ断
動作を安定に行うことができる。
ても、サイリスタ１がフローティング状態でｌ：ＪＪ断
動作を安定に行うことができる。
第９図に電流引き抜き駆動回路２０の具体的な第４の実
施例を示す。
施例を示す。
同図において第４図と同符号の部分はそれぞれ。
同じ部分に相当するものとする。
第９図の実施例はトランジスタ２９とトランジスタ３０
に上りカレントミラー回路を構成し、トラン／スメ３０
と直列に接続された抵抗（抵抗値Ｉｔ、 ） ３１に流
れるＣｄ流流用相当引き抜き電流１． ｃを流すように
したものである。すなわち抵抗３１に流れる電流をスィ
ッチ１ｌＩ１１旬１１信号ｅｓによってスイッチ２５を
オン、オフさせ、引き抜き電流ＩＧを制御するものであ
る。
に上りカレントミラー回路を構成し、トラン／スメ３０
と直列に接続された抵抗（抵抗値Ｉｔ、 ） ３１に流
れるＣｄ流流用相当引き抜き電流１． ｃを流すように
したものである。すなわち抵抗３１に流れる電流をスィ
ッチ１ｌＩ１１旬１１信号ｅｓによってスイッチ２５を
オン、オフさせ、引き抜き電流ＩＧを制御するものであ
る。
この場合の引き抜き電流Ｉａは次式で表わされる。
（３）式においてＶＩ、、はトランジスタ２９．３０の
ベース・エミッタ間電圧、１１ＦＥはトランジスタ２９
．３０の電流増幅率である。
ベース・エミッタ間電圧、１１ＦＥはトランジスタ２９
．３０の電流増幅率である。
（３）式よりわかるように引き抜き電流Ｉａはトランジ
スタ２９のコレクメ電圧に依存することがなく一定の電
流が流れる。これにより、第４図、第５図、第７図に示
しだ実施例と同様にサイリスタ１をフローティング状態
で動作させても安定な切断動作をｈうことができる。
スタ２９のコレクメ電圧に依存することがなく一定の電
流が流れる。これにより、第４図、第５図、第７図に示
しだ実施例と同様にサイリスタ１をフローティング状態
で動作させても安定な切断動作をｈうことができる。
第１０図にサイリスタ１＝、１．ｂを各々の逆並列に接
続し双方向性スイッチ１００として用いた場合の切断機
能を有する本発明の実施例を示す。
続し双方向性スイッチ１００として用いた場合の切断機
能を有する本発明の実施例を示す。
同図に４・・いて第３図と同符号の部分はそれぞれ同じ
部分に相当するものであり、第３図の符号にａ、ｂの添
字の付いたものは、スイッチ１８゜１ｂに対応して設け
られたもので、添字のない第３図の符号が示すものと同
じ機能を果すものである。なお、ダイオ−ＭＤ、 、
、 １）、 ｂはザイリスタスイノチ１８および１ｂを
駆動（導通）させるだめの電流源３から分離して供給す
るだめのダイオードである。
部分に相当するものであり、第３図の符号にａ、ｂの添
字の付いたものは、スイッチ１８゜１ｂに対応して設け
られたもので、添字のない第３図の符号が示すものと同
じ機能を果すものである。なお、ダイオ−ＭＤ、 、
、 １）、 ｂはザイリスタスイノチ１８および１ｂを
駆動（導通）させるだめの電流源３から分離して供給す
るだめのダイオードである。
第１０図に示した双方向性スイッチ１００を切断すると
きにはそれぞれのサイリスタ１− 、ｌｂのゲ−１・端
子Ｇ、、Ｑｂから電流を引き抜く構成にすることにより
可能になる。この場合の電流引き抜き回路２０は第１０
図に示すように引き抜き駆動用トう／ラスタ２１．およ
び２１ｂと２組設ける。なおダイオードＤ２ＭおよびＤ
２ ｂはトランジスメ２１８および２１１．の逆耐圧
を持たせるために挿入したものである。
きにはそれぞれのサイリスタ１− 、ｌｂのゲ−１・端
子Ｇ、、Ｑｂから電流を引き抜く構成にすることにより
可能になる。この場合の電流引き抜き回路２０は第１０
図に示すように引き抜き駆動用トう／ラスタ２１．およ
び２１ｂと２組設ける。なおダイオードＤ２ＭおよびＤ
２ ｂはトランジスメ２１８および２１１．の逆耐圧
を持たせるために挿入したものである。
このように双方向性スイッチ１００をフローデ・インク
状態で動作させても安定なり断動作を行うことができ、
さらにスイッチ１００の動作電圧が変っても引き抜き電
流を一定にできその切断能力を常に一定化することがで
き、その効果は大きい。
状態で動作させても安定なり断動作を行うことができ、
さらにスイッチ１００の動作電圧が変っても引き抜き電
流を一定にできその切断能力を常に一定化することがで
き、その効果は大きい。
第１図、第２図は従来の切断機能を有する半導体スイッ
チ回路の接続図、第３図は本発明になる切断機能を有す
る半導体スイッチ回路の一実施例を示す回路接続図、第
４図、第５図は本発明に用いられる電流引き抜き回路部
の具体的な第１、第２の実施例を示す回路接続図、第６
図は本発明の電流引き抜き回路を制御するだめのスイッ
チ回路のＪ実体的な実施例を示す回路接続図、第７図は
本発明に用いられる電流引き抜き回路の第３の具体的な
実施例を示す回路接続図、第８図は第７図に用いた定電
流素子の静時Ｖトの一例を示す図、第９図は本発明の電
流引き抜き回路の具体的な第４の実施例を示す回路接続
図、第１０図は本発明になる切断機能を有する双方向性
半導体スイッチ回路の具体的な一実施例を示す回路接続
図である３、１・・サイリスタ、２・抵抗、３・・電流
源、４・・・負荷抵抗、５ 電源、１０・・・電流引き
抜き回路。７ト 代理人 弁理士 高橋明囚 ＼（： 第 ３ 国 第 ４− 口 ２５Ｘ１、 １Ｇ 、ＴＩＪ ） ビト ／ ？３： 珂−７２２ ・４／イー Ｎ２０ ／３／＜ ’Ｉ［−ＶＢ 第 ７ 口 早 ど 口 （′Ｖ 国 １、。
チ回路の接続図、第３図は本発明になる切断機能を有す
る半導体スイッチ回路の一実施例を示す回路接続図、第
４図、第５図は本発明に用いられる電流引き抜き回路部
の具体的な第１、第２の実施例を示す回路接続図、第６
図は本発明の電流引き抜き回路を制御するだめのスイッ
チ回路のＪ実体的な実施例を示す回路接続図、第７図は
本発明に用いられる電流引き抜き回路の第３の具体的な
実施例を示す回路接続図、第８図は第７図に用いた定電
流素子の静時Ｖトの一例を示す図、第９図は本発明の電
流引き抜き回路の具体的な第４の実施例を示す回路接続
図、第１０図は本発明になる切断機能を有する双方向性
半導体スイッチ回路の具体的な一実施例を示す回路接続
図である３、１・・サイリスタ、２・抵抗、３・・電流
源、４・・・負荷抵抗、５ 電源、１０・・・電流引き
抜き回路。７ト 代理人 弁理士 高橋明囚 ＼（： 第 ３ 国 第 ４− 口 ２５Ｘ１、 １Ｇ 、ＴＩＪ ） ビト ／ ？３： 珂−７２２ ・４／イー Ｎ２０ ／３／＜ ’Ｉ［−ＶＢ 第 ７ 口 早 ど 口 （′Ｖ 国 １、。
Claims (1)
- 【特許請求の範囲】 ■、主電源よび負荷とともにＰ Ｎ Ｐ Ｎ Ｊ層構清
からなる半導体スイッチ素子が直列接続され該半導体ス
イッチ素子のゲート端子に電流を流して導通させるとと
もに該端子から電流を引き抜き、切断させる半導体スイ
ッチ回路において、該半導体スイッチ素子のゲート端子
から出力インピーダンスの高い電流引き抜き回路を介し
て電流を引き抜くことを特徴とする半導体スイッチ回路
。 ２、特許請求の範囲第１項において、出力インピーダン
スの高い電流引き抜き回路は、電流引き抜き用（・ラン
ジスタと、該トランジスタのエミッタと直列に接続した
抵抗と、該抵抗の曲の一端とトランジスタのベース間に
一定電圧をＩｊえるために設けた分割抵抗と、該分割抵
抗に電圧を加えるだめのスイッチ回路からなることを特
徴とする半導体スイッチ回路。 ：３．特許請求の範囲第１項において、出力インピーダ
ンスの高い電流引き抜き回路は、電流引き抜き用電界効
果トラ／ンスタと、該電界効果トランジスタのソース端
子と直列に接続した抵抗と、抵抗の他の一端と准界効果
トランジスタのゲ−１・端１間に一定電圧を与えるため
に設けた分割抵抗と該分割抵抗に電圧を加えるだめのス
イッチ回路からなることを特徴とする半導体スイッチ回
路。 ４、特許請求の範囲第１項において、出カーｒンピーダ
ンスの＾い電流引き抜き回路は、定電流素子と、該定電
流木−ｒと直列接続きれたスイッチ回路からなることを
特徴とする半導体スイッチ回路。 ５、特許請求の範囲第１．ｒｌにおいて、出力インピー
ダンスの高い電流引き抜き回路は、電流引き抜き用筆１
のトランジスタと、該第１のトランジスタを駆動する第
２のトランジスタを有し、第１トランジスタのベースと
第２トランジスメのベースお・よびｇｌｉランジスタの
エミッタと第２トランジスタのエミッタとがそれぞれ接
続され、さらに第２トランジスタのベース・コレラメ間
が接続されており、第２トランジスタのコレクタと直列
に接続された抵抗に流す電流を制御するだめのスイッチ
回路を備えていることを特徴とする半導体スイッチ回路
。 ６、特許請求の範囲第１項において、２個の半導体スイ
ッチ素子が逆並列接続されて、電源および負荷と直列接
続されており、各半導体スイッチ素子のゲート端子には
出力インピーダンスの高い電流引き抜き回路が設けられ
ていることを特徴とする半導体スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56105550A JPS587924A (ja) | 1981-07-08 | 1981-07-08 | 半導体スイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56105550A JPS587924A (ja) | 1981-07-08 | 1981-07-08 | 半導体スイツチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS587924A true JPS587924A (ja) | 1983-01-17 |
Family
ID=14410672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56105550A Pending JPS587924A (ja) | 1981-07-08 | 1981-07-08 | 半導体スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS587924A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61152123A (ja) * | 1984-12-26 | 1986-07-10 | Hitachi Ltd | 半導体スイツチ |
| JPS63164524A (ja) * | 1986-12-25 | 1988-07-07 | Fuji Electric Co Ltd | 半導体遮断器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53123061A (en) * | 1977-03-31 | 1978-10-27 | Rca Corp | Transistor switching circuit |
| JPS54133062A (en) * | 1978-04-07 | 1979-10-16 | Hitachi Ltd | Drive circuit for semiconductor switch |
| JPS5628525A (en) * | 1979-08-17 | 1981-03-20 | Mitsubishi Electric Corp | Power semiconductor switch device |
-
1981
- 1981-07-08 JP JP56105550A patent/JPS587924A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53123061A (en) * | 1977-03-31 | 1978-10-27 | Rca Corp | Transistor switching circuit |
| JPS54133062A (en) * | 1978-04-07 | 1979-10-16 | Hitachi Ltd | Drive circuit for semiconductor switch |
| JPS5628525A (en) * | 1979-08-17 | 1981-03-20 | Mitsubishi Electric Corp | Power semiconductor switch device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61152123A (ja) * | 1984-12-26 | 1986-07-10 | Hitachi Ltd | 半導体スイツチ |
| JPS63164524A (ja) * | 1986-12-25 | 1988-07-07 | Fuji Electric Co Ltd | 半導体遮断器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5510972A (en) | Bridge rectifier circuit having active switches and an active control circuit | |
| CN108808845B (zh) | 一种超低损耗双路电源切换防倒灌电路 | |
| JPH0231530B2 (ja) | ||
| JPH0261817B2 (ja) | ||
| JPS61199323A (ja) | スイツチング装置 | |
| JPS6155810B2 (ja) | ||
| JPS60157326A (ja) | モノリシック集積回路 | |
| JPS587924A (ja) | 半導体スイツチ回路 | |
| JPS589460A (ja) | トランジスタブリツジ整流回路 | |
| JPS5928296B2 (ja) | 電流スイツチ論理回路 | |
| JPH0213864B2 (ja) | ||
| JP2601945Y2 (ja) | 高周波スイッチ回路 | |
| JPS58112115A (ja) | 制御回路 | |
| JPS6342748Y2 (ja) | ||
| JPH0322831Y2 (ja) | ||
| JPH0317471Y2 (ja) | ||
| JPS61253969A (ja) | 電話用給電回路 | |
| JPS61199397A (ja) | 通話路用ル−プ回路 | |
| JPH056640Y2 (ja) | ||
| JPH0413696Y2 (ja) | ||
| JPH0422519Y2 (ja) | ||
| JPS5826210B2 (ja) | 接点情報入力回路 | |
| JPS62163520A (ja) | 突入電流制限回路 | |
| JPS61116933A (ja) | 電源回路 | |
| JPS61280711A (ja) | 電源開閉回路 |