JPS5879334A - 論理回路 - Google Patents
論理回路Info
- Publication number
- JPS5879334A JPS5879334A JP56178037A JP17803781A JPS5879334A JP S5879334 A JPS5879334 A JP S5879334A JP 56178037 A JP56178037 A JP 56178037A JP 17803781 A JP17803781 A JP 17803781A JP S5879334 A JPS5879334 A JP S5879334A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/001—Arrangements for reducing power consumption in bipolar transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はトランジスタ論理回路に関し、特に低電力で動
作させる集積回路において有効なトランジスタ論理回路
に関する。
作させる集積回路において有効なトランジスタ論理回路
に関する。
第１図は従来のトランジスタ論理回路の一例で、いわゆ
るＲＴＬ（Ｒｅｓｉｓｔｏｒ ＴｒａｎｓｉｓｔＬｒＬ
ｏｇｉｃ）と呼ばれ−ているものを示す回路接続図であ
る。ｌは入力端子ｓ ２，３．４はトランジスタ、５．
６．７は抵抗、８，９は出力端子、１０は電源である。
るＲＴＬ（Ｒｅｓｉｓｔｏｒ ＴｒａｎｓｉｓｔＬｒＬ
ｏｇｉｃ）と呼ばれ−ているものを示す回路接続図であ
る。ｌは入力端子ｓ ２，３．４はトランジスタ、５．
６．７は抵抗、８，９は出力端子、１０は電源である。
端子１よシ入カされた信号はトランジスタ２で反転され
、そのコレクタから抵抗６．７を介してそれぞれトラン
ジスタ３．４のペースに入力される。トランジスタ３お
よび４にょシさらに反転されそれぞれ端子８，９よシ出
カがとシだされる。抵抗５＃ｉ負荷であＪ）％１０は電
源である。
、そのコレクタから抵抗６．７を介してそれぞれトラン
ジスタ３．４のペースに入力される。トランジスタ３お
よび４にょシさらに反転されそれぞれ端子８，９よシ出
カがとシだされる。抵抗５＃ｉ負荷であＪ）％１０は電
源である。
上記回路を集積回路内に作る場合を考えると、票子占有
面積の点から抵抗５の値としては５０にΩ程度が実用上
の上限である。を次消費電力の点からは抵抗５は大きい
ほうが好ましいので、５０にΩとすることを考える。一
段あたシの消費電力は抵抗５における消費電力とほぼひ
としく、となる、第１図のような回路をたくさん用いる
場合には消費電力は大きくなってしまう、たとえば１０
０ケ用いるとすると２８８ｍＷとなってしまう。
面積の点から抵抗５の値としては５０にΩ程度が実用上
の上限である。を次消費電力の点からは抵抗５は大きい
ほうが好ましいので、５０にΩとすることを考える。一
段あたシの消費電力は抵抗５における消費電力とほぼひ
としく、となる、第１図のような回路をたくさん用いる
場合には消費電力は大きくなってしまう、たとえば１０
０ケ用いるとすると２８８ｍＷとなってしまう。
この値は集積回路のパッケージで決まる最大許容損失に
近い値であシ、他に多くの回路を集積できないことを意
味する。
近い値であシ、他に多くの回路を集積できないことを意
味する。
本発明は、回路構成が簡単で消費電力の極めて少ない論
理回路を提供することを目的とする。
理回路を提供することを目的とする。
本発明咳よれば、入力トランジスタ及び該入ヵトランシ
スタのエミッタ電流を入力とするカレントミラー回路と
を少なくとも備え、前記入力トラことを特徴とする論理
回路が得られる。
スタのエミッタ電流を入力とするカレントミラー回路と
を少なくとも備え、前記入力トラことを特徴とする論理
回路が得られる。
次に実施例に従い図面を用いて本発明の詳細な説明する
。
。
第２図は本発明の一実施例を示す回路接続図で、１は入
力端子、２．３’、４はトランジスタ、５′は定電流源
％８’−９は出力端子、１０は電源である。ダイオード
１１とトランジスタ３′で入力トランジスタ２のエミッ
タ電流を入力とするカレントミラー回路ｔ−構成してい
る。ダイオード１２はレベルシフト用ダイオードである
。
力端子、２．３’、４はトランジスタ、５′は定電流源
％８’−９は出力端子、１０は電源である。ダイオード
１１とトランジスタ３′で入力トランジスタ２のエミッ
タ電流を入力とするカレントミラー回路ｔ−構成してい
る。ダイオード１２はレベルシフト用ダイオードである
。
第１図において抵抗５を小電流の定電流回路におきかえ
れば、消費電力を小さくすることは可能であるが、抵抗
６，７に生ずる電圧降下も小さくなって、トランジスタ
３．４の電流ホッギング現象が生じてしまい、トランジ
スタ３，４のコレクタ電流がバランスよく流れなくなる
。このため抵抗６．７１に大きくし所定の電圧降下をも
たせる必要があシ、したがって抵抗６，７の素子占有面
積の増大をまねき実用的でない０本発明においては、こ
の問題を避けるため、カレントはラー回路の出力端子８
′から一方の出力を得るようにしである。
れば、消費電力を小さくすることは可能であるが、抵抗
６，７に生ずる電圧降下も小さくなって、トランジスタ
３．４の電流ホッギング現象が生じてしまい、トランジ
スタ３，４のコレクタ電流がバランスよく流れなくなる
。このため抵抗６．７１に大きくし所定の電圧降下をも
たせる必要があシ、したがって抵抗６，７の素子占有面
積の増大をまねき実用的でない０本発明においては、こ
の問題を避けるため、カレントはラー回路の出力端子８
′から一方の出力を得るようにしである。
すなわち、トランジスタ２のコレクタには、レベルシフ
ト用ダイオード１２ｔ−介してトランジスタ４のみがつ
くので電流ホッギングは生じないのみでなく、トランジ
スタｌが導通時にその工２．り電流をカレントミラーの
電流増幅変倍した電流がトランジスタ３’ ｌ！れうる
ので、トランジスタ３′を十分に駆動できることになる
。
ト用ダイオード１２ｔ−介してトランジスタ４のみがつ
くので電流ホッギングは生じないのみでなく、トランジ
スタｌが導通時にその工２．り電流をカレントミラーの
電流増幅変倍した電流がトランジスタ３’ ｌ！れうる
ので、トランジスタ３′を十分に駆動できることになる
。
出力端子８’ 、 ９Ｆｘ、例えば定電流源（図示せず
）によって、高電位にプルアップされているものとする
。この場合、トランジスタ３’ 、 ４１７）導通時の
コレクタ電流は、前記定電流源の電流をすヘテすいこみ
うる駆動能力をもつようにトランジスタ３′、４のエミ
ッタ面積を設定しておく。（通常１：ｌ〜１：３程度で
よい）入力端子に加わる入力カ″′Ｈルベルすなわちト
ランジスタ２０ベース・エイ、゛夕闇の順方向電圧Ｖｌ
ｌとダイオード１１の順方向電圧ＶＦ （＝ＶＢ Ｂ
） （Ｄ和（Ｖｎ ｍ ＋ＶＦ ）よシ大きいときは、
トランジスタ２，３′が導通し、端子８′にはトランジ
スタ３′のコレクタ・エイ、り関節和電圧ＶＣＩ（ｓａ
ｔ）に等しい低電位出力が得られ、端子９には高電位に
ほぼ等しい１Ｈ”レベル出力が得られ、入力が（ＶＢｌ
＋ＶＦ）未満のｌ １．１″レベルのときには、端子８
′に高電位（”Ｈ”レベル）、端子９に低電位（′″Ｌ
”レベル）出力が得られ名。
）によって、高電位にプルアップされているものとする
。この場合、トランジスタ３’ 、 ４１７）導通時の
コレクタ電流は、前記定電流源の電流をすヘテすいこみ
うる駆動能力をもつようにトランジスタ３′、４のエミ
ッタ面積を設定しておく。（通常１：ｌ〜１：３程度で
よい）入力端子に加わる入力カ″′Ｈルベルすなわちト
ランジスタ２０ベース・エイ、゛夕闇の順方向電圧Ｖｌ
ｌとダイオード１１の順方向電圧ＶＦ （＝ＶＢ Ｂ
） （Ｄ和（Ｖｎ ｍ ＋ＶＦ ）よシ大きいときは、
トランジスタ２，３′が導通し、端子８′にはトランジ
スタ３′のコレクタ・エイ、り関節和電圧ＶＣＩ（ｓａ
ｔ）に等しい低電位出力が得られ、端子９には高電位に
ほぼ等しい１Ｈ”レベル出力が得られ、入力が（ＶＢｌ
＋ＶＦ）未満のｌ １．１″レベルのときには、端子８
′に高電位（”Ｈ”レベル）、端子９に低電位（′″Ｌ
”レベル）出力が得られ名。
定１流源を複数個設けることは、！ルチコレクタＰＮＰ
）ランジスタを用いて実現できるので、従来と同程度の
消費電力で比較し次場合、素子占有面積は著しく小さく
できるし、定電流源の値は理論上非常に小さくできるの
で、占有面積の小さな低消費電力の論理回路が実現され
る。実際上、定電流源の値を各々１ｏＪＩＡＫ設定する
ことができ、その場合の一段当カの消費電力はほぼ １２（Ｖ）Ｘ１０−’（Ａ）Ｘ３＝０．０００３６（Ｗ
）とな〕従来の１／８に低減され、占有面積も同等以下
とすることができる。ここで３倍したのは第２図の回路
で論理回路１段に相当すると考えられるからである。但
し、後に示すように、特殊な場合には％３倍する必要は
ない。
）ランジスタを用いて実現できるので、従来と同程度の
消費電力で比較し次場合、素子占有面積は著しく小さく
できるし、定電流源の値は理論上非常に小さくできるの
で、占有面積の小さな低消費電力の論理回路が実現され
る。実際上、定電流源の値を各々１ｏＪＩＡＫ設定する
ことができ、その場合の一段当カの消費電力はほぼ １２（Ｖ）Ｘ１０−’（Ａ）Ｘ３＝０．０００３６（Ｗ
）とな〕従来の１／８に低減され、占有面積も同等以下
とすることができる。ここで３倍したのは第２図の回路
で論理回路１段に相当すると考えられるからである。但
し、後に示すように、特殊な場合には％３倍する必要は
ない。
第３図は従来のＲＴＬ形式のＲ−８７１ツブフロツプの
一例を示す回路接続図である。３１ＦｉＲ入力、３２は
Ｓ入力、３３はＱ出力であシ、３４〜３８はトランジス
タ、３９〜４３は抵抗、４４は電源である。説明のつご
う上まず端子３１が＠Ｈ”レベル、端子３２が＠Ｌ”レ
ベルのときを考えると隻 トランジスタ３４がＯＮ（導
通）シ、そのコレクタ電位はＩＩ Ｌ １１に−ｔｚｂ
、トランジスタ３６が０ＦＦ（遮断）し、ｔたトランジ
スタ３７もＯＦＦのため、トランジスタ３６．３７のコ
レクタ電位が′ＨＩｌになシトランジスタ３５と３８が
ＯＮする。次に端子３０−Ｌ”にしても、前述のように
トランジスタ３５がＯＮＩ、て匹るため、他の状ＮＩ４
は変化しない。次に端子３２ｔ−”Ｈ”にすると、トラ
ンジスタ３７がＯＮし、そのコレクタ電位は＠Ｌ”にな
シ、トランジスタ３５と３８がＯＦＦになシ、ま友トラ
ンジスタ３４もＯＦＦのためトランジスタ３４，３５の
コレクタは１Ｈ”とな）、トランジスタ３６がＯＮする
０次に端子３２ｔ＠Ｌ”にしても、前述のようにトラン
ジスタ３６がＯＮしている友め、他の状態は変化しない
０以上でＲ−Ｓフリップフロップの動作が説明された。
一例を示す回路接続図である。３１ＦｉＲ入力、３２は
Ｓ入力、３３はＱ出力であシ、３４〜３８はトランジス
タ、３９〜４３は抵抗、４４は電源である。説明のつご
う上まず端子３１が＠Ｈ”レベル、端子３２が＠Ｌ”レ
ベルのときを考えると隻 トランジスタ３４がＯＮ（導
通）シ、そのコレクタ電位はＩＩ Ｌ １１に−ｔｚｂ
、トランジスタ３６が０ＦＦ（遮断）し、ｔたトランジ
スタ３７もＯＦＦのため、トランジスタ３６．３７のコ
レクタ電位が′ＨＩｌになシトランジスタ３５と３８が
ＯＮする。次に端子３０−Ｌ”にしても、前述のように
トランジスタ３５がＯＮＩ、て匹るため、他の状ＮＩ４
は変化しない。次に端子３２ｔ−”Ｈ”にすると、トラ
ンジスタ３７がＯＮし、そのコレクタ電位は＠Ｌ”にな
シ、トランジスタ３５と３８がＯＦＦになシ、ま友トラ
ンジスタ３４もＯＦＦのためトランジスタ３４，３５の
コレクタは１Ｈ”とな）、トランジスタ３６がＯＮする
０次に端子３２ｔ＠Ｌ”にしても、前述のようにトラン
ジスタ３６がＯＮしている友め、他の状態は変化しない
０以上でＲ−Ｓフリップフロップの動作が説明された。
この回路は第１図と同様に低電力化するのはむずかしい
。
。
第４図は本発明の他の実施例である省電力化したＲ−８
フリツプ７０ツブの回路接続図である。
フリツプ７０ツブの回路接続図である。
第３図と同一のものには同一の番号を付しである。
第３図の負荷抵抗３９．４２のかわりに本発明ではトラ
ンジスタ４７による定電流源を用いている。
ンジスタ４７による定電流源を用いている。
また、第３図では、トランジスタ３６，３７０コレクタ
にはトランジスタ３５と３８が接続されてｂるので、電
流ホギング防止のために抵抗４１゜４３が必要だっ友が
、本発明ではトランジスタ３８のベースの接続点を変更
することにょ）上記抵抗を不必要にし友、トランジスタ
３８に流す電流はトランジスタ３６．３７のコレクタ電
流中エミッタ電流と相反関係にある必要があるため、反
転出力のトランジスタ３４．３５の工建、タ電流全ダイ
オード４５とトランジスタ３８からなるカレントミラー
回路を用いて作っている。なお、ダイオード４６はレベ
ルシフト用である。
にはトランジスタ３５と３８が接続されてｂるので、電
流ホギング防止のために抵抗４１゜４３が必要だっ友が
、本発明ではトランジスタ３８のベースの接続点を変更
することにょ）上記抵抗を不必要にし友、トランジスタ
３８に流す電流はトランジスタ３６．３７のコレクタ電
流中エミッタ電流と相反関係にある必要があるため、反
転出力のトランジスタ３４．３５の工建、タ電流全ダイ
オード４５とトランジスタ３８からなるカレントミラー
回路を用いて作っている。なお、ダイオード４６はレベ
ルシフト用である。
端子３１が＠Ｈ″レベル、端子３２が＠ Ｌ ＠レベル
のときは、トランジスタ３４がＯＮし、そのコレクタ電
位は”Ｌ”とな夛、トランジスタ３６がＯＦＦ ｌ、、
またトランジスタ３７もＯＦＦのため、トランジスタ３
６．３７のコレクタ電位が１Ｈ”とな〕、トランジスタ
３５がＯＮする。トランジスタ３８はトランジスタ３４
がＯＮになることによってＯＮとなる０次に端子３１を
＠ Ｌ ＠にしても、トランジスタ３５がＯＮになって
いるため、他の状標の変化はない。次に端子３２に′Ｈ
″にスルト、トランジスタ３７がＯＮし、そのコレクタ
電位は′″Ｌ”になり、トランジスタ３５がＯＦＦにな
夛、トランジスタ３４もＯＦＦしているため、トランジ
スタ３８となシ、同時にトランジスタ３６もＯＮとなる
。次に端子３２１″＠Ｌ′″にしてもトランジスタ３６
がＯＮしているため他の状態は変化しない。
のときは、トランジスタ３４がＯＮし、そのコレクタ電
位は”Ｌ”とな夛、トランジスタ３６がＯＦＦ ｌ、、
またトランジスタ３７もＯＦＦのため、トランジスタ３
６．３７のコレクタ電位が１Ｈ”とな〕、トランジスタ
３５がＯＮする。トランジスタ３８はトランジスタ３４
がＯＮになることによってＯＮとなる０次に端子３１を
＠ Ｌ ＠にしても、トランジスタ３５がＯＮになって
いるため、他の状標の変化はない。次に端子３２に′Ｈ
″にスルト、トランジスタ３７がＯＮし、そのコレクタ
電位は′″Ｌ”になり、トランジスタ３５がＯＦＦにな
夛、トランジスタ３４もＯＦＦしているため、トランジ
スタ３８となシ、同時にトランジスタ３６もＯＮとなる
。次に端子３２１″＠Ｌ′″にしてもトランジスタ３６
がＯＮしているため他の状態は変化しない。
このＲ−８７１３ツブプロツプでは、電源回路４８以外
には抵抗を必要としないため、Ｒ−８フリツプフロ、プ
段の消費電力はトランジスタ４７のコレクタ電流の設定
次第では本質的にいくらでも小さくできる。九とえばこ
の電流ｔ−１０μＡに設定することによシ従来の１／２
０以下にすることが可能である。電源回路４８の内部は
電源４４から抵抗５２ｔ′介してダイオード５３に約α
７ｖの電圧を発生させ、トランジスタ５０と抵抗５１か
らなる回路で、定電流を発生させ、これをダイオード４
９とトランジスタ４７からなるチレントミラー回路で所
望の電流源を作っている。ここで友とえば抵抗５２ｔ２
２．６にΩ、抵抗５１１−４．２にΩとすることによシ
、トランジスタ４７の各コレクタ電流ｔ−１０−ムに設
定で勇る。これらの抵抗値は集積回路に適した値である
。電源回路４Ｂからはトランジスタ４７に供給するばか
〕でなく、他の論理回路へも供給することが可能である
。
には抵抗を必要としないため、Ｒ−８フリツプフロ、プ
段の消費電力はトランジスタ４７のコレクタ電流の設定
次第では本質的にいくらでも小さくできる。九とえばこ
の電流ｔ−１０μＡに設定することによシ従来の１／２
０以下にすることが可能である。電源回路４８の内部は
電源４４から抵抗５２ｔ′介してダイオード５３に約α
７ｖの電圧を発生させ、トランジスタ５０と抵抗５１か
らなる回路で、定電流を発生させ、これをダイオード４
９とトランジスタ４７からなるチレントミラー回路で所
望の電流源を作っている。ここで友とえば抵抗５２ｔ２
２．６にΩ、抵抗５１１−４．２にΩとすることによシ
、トランジスタ４７の各コレクタ電流ｔ−１０−ムに設
定で勇る。これらの抵抗値は集積回路に適した値である
。電源回路４Ｂからはトランジスタ４７に供給するばか
〕でなく、他の論理回路へも供給することが可能である
。
以上のように本発明によれば本質的にはいくらでも省電
力化可能表トランジスタ論理回路が構成でき、工業上き
わめて有用である。
力化可能表トランジスタ論理回路が構成でき、工業上き
わめて有用である。
第１図は従来のＲＴＬ回路の一例、第２図は本発明の実
施例、第３図は従来のＲ８フリップフロップの一例、第
４図は本発明を実施したＲ８フリップフロップの一例を
それぞれ示す回路接続図である。 １．３１．３２・・・・・・入力端子、２，３．３’
。 ４．３４，３５，３６，３７，３８，４７．５０・・・
・・・トランジスタ、５，６，７，３９，４０，４１゜
４２．４３，５１．５２・・・・・・抵′抗″％ ５′
・・・・・・定電流源、８．８’ 、９，３３．３３’
・・・・・・出力端子、１０．４４・・・・・・電源％
１１，１２，４５，４６゜４９．５３・・・・・・ダ
イオード、４８・・・・・・電源回路。
施例、第３図は従来のＲ８フリップフロップの一例、第
４図は本発明を実施したＲ８フリップフロップの一例を
それぞれ示す回路接続図である。 １．３１．３２・・・・・・入力端子、２，３．３’
。 ４．３４，３５，３６，３７，３８，４７．５０・・・
・・・トランジスタ、５，６，７，３９，４０，４１゜
４２．４３，５１．５２・・・・・・抵′抗″％ ５′
・・・・・・定電流源、８．８’ 、９，３３．３３’
・・・・・・出力端子、１０．４４・・・・・・電源％
１１，１２，４５，４６゜４９．５３・・・・・・ダ
イオード、４８・・・・・・電源回路。
Claims (1)
- 入力トランジスタと、該入力トランジスタのユミッタ電
流を入力とするカレントミラー回路と、前記入力トラン
ジスタのコレクタ及び前記カレントきラー回路の出力の
少なくとも一方から論理出力を得る手段とを備えてなる
ことｔ−特徴とする論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56178037A JPS5879334A (ja) | 1981-11-06 | 1981-11-06 | 論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56178037A JPS5879334A (ja) | 1981-11-06 | 1981-11-06 | 論理回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1065150A Division JPH0220914A (ja) | 1989-03-17 | 1989-03-17 | 論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5879334A true JPS5879334A (ja) | 1983-05-13 |
| JPH0338776B2 JPH0338776B2 (ja) | 1991-06-11 |
Family
ID=16041477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56178037A Granted JPS5879334A (ja) | 1981-11-06 | 1981-11-06 | 論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5879334A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5061975A (ja) * | 1973-09-29 | 1975-05-27 | ||
| JPS56115036A (en) * | 1980-02-16 | 1981-09-10 | Sony Corp | Interface circuit |
-
1981
- 1981-11-06 JP JP56178037A patent/JPS5879334A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5061975A (ja) * | 1973-09-29 | 1975-05-27 | ||
| JPS56115036A (en) * | 1980-02-16 | 1981-09-10 | Sony Corp | Interface circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0338776B2 (ja) | 1991-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0544845B2 (ja) | ||
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| JPS5879334A (ja) | 論理回路 | |
| JP2760017B2 (ja) | 論理回路 | |
| JPS6331214A (ja) | 可変遅延回路 | |
| JPH0371815B2 (ja) | ||
| JP3872193B2 (ja) | Ｄ／ａコンバータのメモリセル用回路装置 | |
| SU1084955A1 (ru) | Усилитель | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPS6340915Y2 (ja) | ||
| JPH0231528B2 (ja) | ||
| JPS61126694A (ja) | サンプルホ−ルド回路用スイツチ回路 | |
| JPS59219014A (ja) | 論理回路 | |
| JPH01258505A (ja) | 論理回路 | |
| JPS60230718A (ja) | 分周回路 | |
| JPS5986319A (ja) | エミツタフオロワ回路 | |
| JPS59186423A (ja) | コンプリメンタリ出力論理回路 | |
| JPH02188025A (ja) | ラインドライバ | |
| JPS6393207A (ja) | プツシユプル出力段回路 | |
| JPS62165431A (ja) | エミツタ結合ａｎｄゲ−ト回路 | |
| JPH0251291B2 (ja) | ||
| JPH04243320A (ja) | 高電圧系負荷駆動回路 | |
| JPH07135429A (ja) | カレントミラー回路 | |
| JPS61212117A (ja) | トランジスタ・ロジツク回路 | |
| JPH0758628A (ja) | Ｅｃｌ回路 |