JPH0251291B2 - - Google Patents
Info
- Publication number
- JPH0251291B2 JPH0251291B2 JP56005500A JP550081A JPH0251291B2 JP H0251291 B2 JPH0251291 B2 JP H0251291B2 JP 56005500 A JP56005500 A JP 56005500A JP 550081 A JP550081 A JP 550081A JP H0251291 B2 JPH0251291 B2 JP H0251291B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明はＴフリツプフロツプ回路もしくはトリ
ガーフリツプフロツプ回路（以下、Ｔフリツプフ
ロツプ回路という）に関し、特にアナログ回路と
ともに集積回路化しやすく、かつ低消費電力のＴ
フリツプフロツプ回路に関する。
ガーフリツプフロツプ回路（以下、Ｔフリツプフ
ロツプ回路という）に関し、特にアナログ回路と
ともに集積回路化しやすく、かつ低消費電力のＴ
フリツプフロツプ回路に関する。
Ｔフリツプフロツプは入力信号の立ち上りもし
くは立ち下りに応じて出力が反転するフリツプフ
ロツプ回路であつて、分周回路やカウンタ等によ
く用いられている。アナログ集積回路中で用いら
れることも多く、例えばＤ／Ａコンバータ、
PAL方式テレビジヨン信号の復調回路、FMマル
チプレツクス復調回路をはじめとする周波数、位
相制御回路等がある。従来かかる用途に適する従
来のＴフリツプフロツプとして第１図に示す回路
がしばしば用いられているが、消費電力が大きい
欠点があつた。
くは立ち下りに応じて出力が反転するフリツプフ
ロツプ回路であつて、分周回路やカウンタ等によ
く用いられている。アナログ集積回路中で用いら
れることも多く、例えばＤ／Ａコンバータ、
PAL方式テレビジヨン信号の復調回路、FMマル
チプレツクス復調回路をはじめとする周波数、位
相制御回路等がある。従来かかる用途に適する従
来のＴフリツプフロツプとして第１図に示す回路
がしばしば用いられているが、消費電力が大きい
欠点があつた。
第１図において、１は入力端子、１６は出力端
子である。説明の都合上まず入力信号がなく、ト
ランジスタ３がONしているときについて動作を
考える。トランジスタ６及び８は入力信号がない
のでコレクタに電圧が印加されていないため
OFFであり、トランジスタ３はONしているので
コレクタ電圧はほぼ接地電位であるから、抵抗４
とトランジスタ１１のベース電位もこれと同じに
なり、トランジスタ１１はOFFである。よつて
トランジスタ１１のコレクタは高レベルとなり、
負荷抵抗１０、抵抗９を介してトランジスタ３に
ベース電流を供給するので、トランジスタ３は
ON状態を保持している。このとき負荷抵抗１
０、抵抗１２を介してトランジスタ１４にベース
電流を供給するためトランジスタ１４はONとな
り、出力端子１６の電圧は低レベルとなつてい
る。次にこの状態から入力端子１が高レベルに変
化すると、トランジスタ６のエミツタは前述のよ
うにほぼ接地位置であるので、抵抗７→トランジ
スタ６のベースエミツタ間→抵抗４→トランジス
タ３のコレクタエミツタ間という経路で電流が流
れはじめる（このときトランジスタ８のエミツタ
はトランジスタ３のベース・エミツタ間電圧（約
0.7V）がかかつているので、抵抗５→トランジ
スタ８のベースエミツタ間→トランジスタ３のベ
ースエミツタ間という経路には電流が流れない）。
トランジスタ６にベース電流が流れるためトラン
ジスタ６はONとなり、そのコレクタ電圧はエミ
ツタ電圧とほぼひとしくなるとともに抵抗５を介
してコレクタ→エミツタ間に電流を流しトランジ
スタ８はさらにOFFの方向になる。この電流に
よる抵抗４の電圧降下が0.7Vを越すと、トラン
ジスタ１１がONし、そのコレクタ電圧をほぼ接
地電圧とひとしくするためトランジスタ３は
OFFとなつて状態が反転する。このときトラン
ジスタ１４もOFFとなり、出力端子１６は高レ
ベルとなる。なお抵抗１３は負荷である。入力電
圧が再び低レベルになつてもトランジスタ６，８
がOFFとなるだけで、トランジスタ３，１１の
状態は保持される。次に再び入力電圧が高レベル
となると上記と逆の動作によつて出力状態が反転
する。以上をくりかえすことになる。
子である。説明の都合上まず入力信号がなく、ト
ランジスタ３がONしているときについて動作を
考える。トランジスタ６及び８は入力信号がない
のでコレクタに電圧が印加されていないため
OFFであり、トランジスタ３はONしているので
コレクタ電圧はほぼ接地電位であるから、抵抗４
とトランジスタ１１のベース電位もこれと同じに
なり、トランジスタ１１はOFFである。よつて
トランジスタ１１のコレクタは高レベルとなり、
負荷抵抗１０、抵抗９を介してトランジスタ３に
ベース電流を供給するので、トランジスタ３は
ON状態を保持している。このとき負荷抵抗１
０、抵抗１２を介してトランジスタ１４にベース
電流を供給するためトランジスタ１４はONとな
り、出力端子１６の電圧は低レベルとなつてい
る。次にこの状態から入力端子１が高レベルに変
化すると、トランジスタ６のエミツタは前述のよ
うにほぼ接地位置であるので、抵抗７→トランジ
スタ６のベースエミツタ間→抵抗４→トランジス
タ３のコレクタエミツタ間という経路で電流が流
れはじめる（このときトランジスタ８のエミツタ
はトランジスタ３のベース・エミツタ間電圧（約
0.7V）がかかつているので、抵抗５→トランジ
スタ８のベースエミツタ間→トランジスタ３のベ
ースエミツタ間という経路には電流が流れない）。
トランジスタ６にベース電流が流れるためトラン
ジスタ６はONとなり、そのコレクタ電圧はエミ
ツタ電圧とほぼひとしくなるとともに抵抗５を介
してコレクタ→エミツタ間に電流を流しトランジ
スタ８はさらにOFFの方向になる。この電流に
よる抵抗４の電圧降下が0.7Vを越すと、トラン
ジスタ１１がONし、そのコレクタ電圧をほぼ接
地電圧とひとしくするためトランジスタ３は
OFFとなつて状態が反転する。このときトラン
ジスタ１４もOFFとなり、出力端子１６は高レ
ベルとなる。なお抵抗１３は負荷である。入力電
圧が再び低レベルになつてもトランジスタ６，８
がOFFとなるだけで、トランジスタ３，１１の
状態は保持される。次に再び入力電圧が高レベル
となると上記と逆の動作によつて出力状態が反転
する。以上をくりかえすことになる。
本回路を電流１５の電圧（Vcc＝12V）で使用
する場合を一例として消費電力を計算してみる。
抵抗４，５，７，９，１２は大きい値にすること
が可能なため、集積回路に実用上製作可能な最大
値50kΩを用いるとする。抵抗２，１０，１３は
抵抗４，９，１２あるいは次段の抵抗５，７に相
等する抵抗に比してある程度小さくないと出力電
圧を高レベルとすることができないので、実用上
20kΩ程度が上限となつてしまう。この場合の消
費電流は平均してほぼ Vcc／R2＋Vcc／R10＋R9R12＋１／２・Vcc／R13＝1.17
（mA） …(1) となり、電力では14mWとなる。かかるＴフリツ
プフロツプを８段用いるカウンタを集積回路上に
作成した場合には消費電力は112mWとなり、高
集積度集積回路で消費し得る最大消費電力の1/3
程度に達することになり、電力的制限から全体の
集積度を低下せざるを得なくなる。
する場合を一例として消費電力を計算してみる。
抵抗４，５，７，９，１２は大きい値にすること
が可能なため、集積回路に実用上製作可能な最大
値50kΩを用いるとする。抵抗２，１０，１３は
抵抗４，９，１２あるいは次段の抵抗５，７に相
等する抵抗に比してある程度小さくないと出力電
圧を高レベルとすることができないので、実用上
20kΩ程度が上限となつてしまう。この場合の消
費電流は平均してほぼ Vcc／R2＋Vcc／R10＋R9R12＋１／２・Vcc／R13＝1.17
（mA） …(1) となり、電力では14mWとなる。かかるＴフリツ
プフロツプを８段用いるカウンタを集積回路上に
作成した場合には消費電力は112mWとなり、高
集積度集積回路で消費し得る最大消費電力の1/3
程度に達することになり、電力的制限から全体の
集積度を低下せざるを得なくなる。
本発明の目的は低消費電力で集積回路に適した
フリツプフロツプ回路を提供することにある。
フリツプフロツプ回路を提供することにある。
本発明によるフリツプフロツプ回路は、電流入
力端子ならびに第１および第２の電流出力端子を
有するカレントミラーと、コレクタおよびベース
がそのカレントミラーの第１および第２の電流出
力端子にそれぞれ接続された第１のトランジスタ
と、コレクタおよびベースがカレントミラーの第
２および第１の電流出力端子にそれぞれ接続され
た第２のトランジスタと、これら第１および第２
のトランジスタのエミツタにそれぞれベースが接
続された第３および第４のトランジスタと、これ
ら第３および第４のトランジスタのエミツタを電
源端子に接続する手段と、第３のトランジスタの
コレクタと第２のトランジスタのエミツタとの間
に第２のトランジスタからの電流が第３のトラン
ジスタに流れることを阻止する向きに接続された
第１のダイオードと、第４のトランジスタのコレ
クタと第１のトランジスタのエミツタとの間に第
１のトランジスタからの電流が第４のトランジス
タに流れることを阻止する向きに接続された第２
のダイオードと、第３および第４のトランジスタ
のコレクタにそれぞれ接続された第１および第２
の定電流回路と、第３のトランジスタから出力を
取り出す手段とを備えている。
力端子ならびに第１および第２の電流出力端子を
有するカレントミラーと、コレクタおよびベース
がそのカレントミラーの第１および第２の電流出
力端子にそれぞれ接続された第１のトランジスタ
と、コレクタおよびベースがカレントミラーの第
２および第１の電流出力端子にそれぞれ接続され
た第２のトランジスタと、これら第１および第２
のトランジスタのエミツタにそれぞれベースが接
続された第３および第４のトランジスタと、これ
ら第３および第４のトランジスタのエミツタを電
源端子に接続する手段と、第３のトランジスタの
コレクタと第２のトランジスタのエミツタとの間
に第２のトランジスタからの電流が第３のトラン
ジスタに流れることを阻止する向きに接続された
第１のダイオードと、第４のトランジスタのコレ
クタと第１のトランジスタのエミツタとの間に第
１のトランジスタからの電流が第４のトランジス
タに流れることを阻止する向きに接続された第２
のダイオードと、第３および第４のトランジスタ
のコレクタにそれぞれ接続された第１および第２
の定電流回路と、第３のトランジスタから出力を
取り出す手段とを備えている。
本発明によれば、消費電流を極めて小さくで
き、例えばわずか6mVにおさえることが可能と
なり、全消費電力に比して無視できるため、電力
的制限からの集積度低下をきたすことはない。ま
た上記従来例においては抵抗値の合計が１段あた
り360kΩ、８段で2.88MΩとなり、集積回路上で
の占有面積もかなり大きくなつてしまう。本発明
によれば、高抵抗を一切使用せず、かわりに一段
あたりカレントミラーとトランジスタ４個とダイ
オード２個で実現でき、占有面積も従来の1/2以
下にできる。このように、消費電力が小さく、半
導体集積回路に適したフリツプフロツプを得るこ
とができる。
き、例えばわずか6mVにおさえることが可能と
なり、全消費電力に比して無視できるため、電力
的制限からの集積度低下をきたすことはない。ま
た上記従来例においては抵抗値の合計が１段あた
り360kΩ、８段で2.88MΩとなり、集積回路上で
の占有面積もかなり大きくなつてしまう。本発明
によれば、高抵抗を一切使用せず、かわりに一段
あたりカレントミラーとトランジスタ４個とダイ
オード２個で実現でき、占有面積も従来の1/2以
下にできる。このように、消費電力が小さく、半
導体集積回路に適したフリツプフロツプを得るこ
とができる。
次に、図面を参照して本発明をより詳細に説明
する。
する。
第２図は本発明の一実施例であり、第１図と同
一のものには同一の番号を付してある。説明の都
合上まず入力端子１に入力信号がなくトランジス
タ１７がOFFしており、かつトランジスタ３が
ONしているときについて動作を考える。入力信
号がないのでトランジスタ１７，６，８はOFF
であり、トランジスタ３はONであるからコレク
タ電圧はほぼダイオード１９の順方向電圧
（0.7V）のため、ダイオード１８を介してトラン
ジスタ１１のベース電流を流すことができる電圧
に達していないため、トランジスタ１１はOFF
である。したがつてトランジスタ２０のコレクタ
のうちトランジスタ１１のコレクタに接続されて
いるもののコレクタ電流はダイオード２１を介し
てトランジスタ３のベースに流入し、トランジス
タ３をONに保つ。次にこの状態から入力端子１
に入力信号が加わり、トランジスタ１７にベース
電流が流れるように変化すると、トランジスタ１
７はカレントミラーを構成するのでかかるベース
電流に比例した電流がトランジスタ１７の各コレ
クタに流れる（尚比例定数はトランジスタ１７の
コレクタ面積比で与えられるが通常１：１：１で
よい）。トランジスタ１７のコレクタ電流のうち
の一方はトランジスタ６のベースエミツタ間→ト
ランジスタ１１のベースエミツタ間→ダイオード
２２を介して流れはじめる。一方トランジスタ１
７の他方のコレクタ電流が、トランジスタ８のベ
ースエミツタ→トランジスタ３のベースエミツタ
トランジスタ１９を介して流れる経路も考えられ
るが、トランジスタ３とダイオード１９はすでに
ONしているためトランジスタ３、ダイオード１
９の順方向電圧降下は、前述のトランジスタ１
１、ダイオード２２の流れはじめの順方向電圧降
下より大く、流れにくい。さらにはトランジスタ
６がONするためにトランジスタ８のベース電圧
を引き下げ、ますますトランジスタ８はOFFに
なつてしまう。トランジスタ１１にベース電流が
流れるためトランジスタ１１はONとなり、コレ
クタ電圧を降下せしめ、トランジスタ３をOFF
にしてしまう。すなわち状態が反転する。次に入
力信号がなくなるとトランジスタ１７，６，８は
OFFになるが状態は変化しない。次に再度入力
信号が入力端子１に加わると、上述と逆の動作に
より再度反転する。
一のものには同一の番号を付してある。説明の都
合上まず入力端子１に入力信号がなくトランジス
タ１７がOFFしており、かつトランジスタ３が
ONしているときについて動作を考える。入力信
号がないのでトランジスタ１７，６，８はOFF
であり、トランジスタ３はONであるからコレク
タ電圧はほぼダイオード１９の順方向電圧
（0.7V）のため、ダイオード１８を介してトラン
ジスタ１１のベース電流を流すことができる電圧
に達していないため、トランジスタ１１はOFF
である。したがつてトランジスタ２０のコレクタ
のうちトランジスタ１１のコレクタに接続されて
いるもののコレクタ電流はダイオード２１を介し
てトランジスタ３のベースに流入し、トランジス
タ３をONに保つ。次にこの状態から入力端子１
に入力信号が加わり、トランジスタ１７にベース
電流が流れるように変化すると、トランジスタ１
７はカレントミラーを構成するのでかかるベース
電流に比例した電流がトランジスタ１７の各コレ
クタに流れる（尚比例定数はトランジスタ１７の
コレクタ面積比で与えられるが通常１：１：１で
よい）。トランジスタ１７のコレクタ電流のうち
の一方はトランジスタ６のベースエミツタ間→ト
ランジスタ１１のベースエミツタ間→ダイオード
２２を介して流れはじめる。一方トランジスタ１
７の他方のコレクタ電流が、トランジスタ８のベ
ースエミツタ→トランジスタ３のベースエミツタ
トランジスタ１９を介して流れる経路も考えられ
るが、トランジスタ３とダイオード１９はすでに
ONしているためトランジスタ３、ダイオード１
９の順方向電圧降下は、前述のトランジスタ１
１、ダイオード２２の流れはじめの順方向電圧降
下より大く、流れにくい。さらにはトランジスタ
６がONするためにトランジスタ８のベース電圧
を引き下げ、ますますトランジスタ８はOFFに
なつてしまう。トランジスタ１１にベース電流が
流れるためトランジスタ１１はONとなり、コレ
クタ電圧を降下せしめ、トランジスタ３をOFF
にしてしまう。すなわち状態が反転する。次に入
力信号がなくなるとトランジスタ１７，６，８は
OFFになるが状態は変化しない。次に再度入力
信号が入力端子１に加わると、上述と逆の動作に
より再度反転する。
本実施例ではトランジスタ１１のON／OFFの
情報をダイオード２２とトランジスタ１４による
カレントミラー回路を用いてトランジスタ１４の
コレクタより得ている。トランジスタ１４のコレ
クタはトランジスタ２０による定電流負荷が付け
てある。ただしトランジスタ１４のONのときの
コレクタ電流がトランジスタ２０のコレクタ電流
より大きくなるようにトランジスタ２０のコレク
タ又はトランジスタ１４のエミツタの大きさを選
ぶ必要がある。尚トランジスタ２０のコレクタ電
流はトランジスタ２０の各コレクタの大きさの比
と、ダイオード２３との比及び定電流源２４によ
つて決定されるが、たとえば定電流源２４を
30μAとし、トランジスタ２０の各コレクタ電流
を10μAづつとし、全体で60μAの消費電流で動作
させることも可能である。消費電力はVcc＝12V
のときわずかに0.72mWであり従来例の1/20であ
る。また、大きな抵抗を全く使用していないの
で、従来例よりも集積回路上の面積をへらすこと
ができる。よつて工業上きわめて有効である。し
かも、本発明では、トランジスタ１７によるカレ
ントミラーをトリガ入力段として用いており、前
述の従来例の電圧駆動方式から電流駆動方式に変
更している。したがつて、フリツプフロツプ回路
の状態変更に必要なトリガ電流はトランジスタ３
又は１１のベース電流で足り、消費電流をさらに
低減させることができ回路設計も容易となる。
情報をダイオード２２とトランジスタ１４による
カレントミラー回路を用いてトランジスタ１４の
コレクタより得ている。トランジスタ１４のコレ
クタはトランジスタ２０による定電流負荷が付け
てある。ただしトランジスタ１４のONのときの
コレクタ電流がトランジスタ２０のコレクタ電流
より大きくなるようにトランジスタ２０のコレク
タ又はトランジスタ１４のエミツタの大きさを選
ぶ必要がある。尚トランジスタ２０のコレクタ電
流はトランジスタ２０の各コレクタの大きさの比
と、ダイオード２３との比及び定電流源２４によ
つて決定されるが、たとえば定電流源２４を
30μAとし、トランジスタ２０の各コレクタ電流
を10μAづつとし、全体で60μAの消費電流で動作
させることも可能である。消費電力はVcc＝12V
のときわずかに0.72mWであり従来例の1/20であ
る。また、大きな抵抗を全く使用していないの
で、従来例よりも集積回路上の面積をへらすこと
ができる。よつて工業上きわめて有効である。し
かも、本発明では、トランジスタ１７によるカレ
ントミラーをトリガ入力段として用いており、前
述の従来例の電圧駆動方式から電流駆動方式に変
更している。したがつて、フリツプフロツプ回路
の状態変更に必要なトリガ電流はトランジスタ３
又は１１のベース電流で足り、消費電流をさらに
低減させることができ回路設計も容易となる。
第２図においてダイオード１８，２１は複数個
直列接続したものであつてもよいし、ツエナーダ
イオードであつてもよい。また、トランジスタ１
７は必ずしもマルチコレクタでなくてもよく、同
じトランジスタを複数個用いてもよい。また、本
回路を複数固用いる場合はダイオード２３、定電
流２４は全体で１つづつとすることができる。ま
た縦続接続する場合、本回路は入力電流によつて
動作するのだから、トランジスタ１４のコレクタ
に定電流を流しているトランジスタ２０のコレク
タの１つはなくてもよく、トランジスタ１４のコ
レクタ電流のON−OFFだけで次段を駆動可能で
ある。
直列接続したものであつてもよいし、ツエナーダ
イオードであつてもよい。また、トランジスタ１
７は必ずしもマルチコレクタでなくてもよく、同
じトランジスタを複数個用いてもよい。また、本
回路を複数固用いる場合はダイオード２３、定電
流２４は全体で１つづつとすることができる。ま
た縦続接続する場合、本回路は入力電流によつて
動作するのだから、トランジスタ１４のコレクタ
に定電流を流しているトランジスタ２０のコレク
タの１つはなくてもよく、トランジスタ１４のコ
レクタ電流のON−OFFだけで次段を駆動可能で
ある。
ダイオード１９，２２は出力電流をカレントミ
ラーによつて取り出したいために付加したもの
で、フリツプフロツプの本来の動作には必要なわ
けではないので省略（短絡）できる。ただしこの
場合トランジスタ１４のベースをトランジスタ１
１のベースに接続して出力をとりださなければな
らないが、トランジスタ１１と１４の電流配分に
注意が必要である。
ラーによつて取り出したいために付加したもの
で、フリツプフロツプの本来の動作には必要なわ
けではないので省略（短絡）できる。ただしこの
場合トランジスタ１４のベースをトランジスタ１
１のベースに接続して出力をとりださなければな
らないが、トランジスタ１１と１４の電流配分に
注意が必要である。
第１図は従来のＴフリツプフロツプの一例を示
す回路図、第２図は本発明の一実施例を示す回路
図である。 １……入力端子、２，４，５，７，９，１０，
１２，１３……抵抗、３，６，８，１１，１４…
…トランジスタ、１５……電源、１６……出力端
子、１７，２０……トランジスタ、１８，１９，
２１，２２，２３……ダイオード、２４……定電
流源。
す回路図、第２図は本発明の一実施例を示す回路
図である。 １……入力端子、２，４，５，７，９，１０，
１２，１３……抵抗、３，６，８，１１，１４…
…トランジスタ、１５……電源、１６……出力端
子、１７，２０……トランジスタ、１８，１９，
２１，２２，２３……ダイオード、２４……定電
流源。
Claims (1)
- １ 電流入力端子ならびに第１および第２の電流
出力端子を有し、前記電流入力端子に入力信号の
印加にもとづく電流が供給されるカレントミラー
と、コレクタおよびベースが前記カレントミラー
の前記第１および第２の電流出力端子にそれぞれ
接続された第１のトランジスタと、コレクタおよ
びベースが前記カレントミラーの前記第２および
第１の電流出力端子にそれぞれ接続された第２の
トランジスタと、前記第１及び第２のトランジス
タのエミツタにそれぞれベースが接続された第３
及び第４のトランジスタと、これら第３および第
４のトランジスタのエミツタを電源端子に接続す
る手段と、前記第３のトランジスタのコレクタと
前記第２のトランジスタのエミツタとの間に前記
第２のトランジスタからの電流が前記第３のトラ
ンジスタに流れることを阻止する向きに接続され
た第１のダイオードと、前記第４のトランジスタ
のコレクタと前記第１のトランジスタのエミツタ
との間に前記第１のトランジスタからの電流が前
記第４のトランジスタに流れることを阻止する向
きに接続された第２のダイオードと、前記第３及
び第４のトランジスタのコレクタにそれぞれ接続
された第１及び第２の定電流回路と、前記第３の
トランジスタから出力を取り出す手段とを備える
ことを特徴とするフリツプフロツプ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56005500A JPS57119514A (en) | 1981-01-16 | 1981-01-16 | Flip-flop circuit |
| US06/339,796 US4472646A (en) | 1981-01-16 | 1982-01-15 | Semiconductor flip-flop consuming low power |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56005500A JPS57119514A (en) | 1981-01-16 | 1981-01-16 | Flip-flop circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57119514A JPS57119514A (en) | 1982-07-26 |
| JPH0251291B2 true JPH0251291B2 (ja) | 1990-11-07 |
Family
ID=11612933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56005500A Granted JPS57119514A (en) | 1981-01-16 | 1981-01-16 | Flip-flop circuit |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4472646A (ja) |
| JP (1) | JPS57119514A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58159021A (ja) * | 1982-03-16 | 1983-09-21 | Mitsumi Electric Co Ltd | 分周回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3648072A (en) * | 1965-06-21 | 1972-03-07 | Ibm | High-speed gating circuit |
| US3821719A (en) * | 1970-06-12 | 1974-06-28 | Hitachi Ltd | Semiconductor memory |
| US3767943A (en) * | 1972-11-03 | 1973-10-23 | Rca Corp | Direct-coupled triggered flip-flop |
| US3849675A (en) * | 1973-01-05 | 1974-11-19 | Bell Telephone Labor Inc | Low power flip-flop circuits |
| JPS5161759A (ja) * | 1974-11-27 | 1976-05-28 | Hitachi Ltd | |
| JPS5494861A (en) * | 1978-01-11 | 1979-07-26 | Nec Corp | Wave shape circuit |
-
1981
- 1981-01-16 JP JP56005500A patent/JPS57119514A/ja active Granted
-
1982
- 1982-01-15 US US06/339,796 patent/US4472646A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57119514A (en) | 1982-07-26 |
| US4472646A (en) | 1984-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0155039B1 (en) | Current-source arrangement | |
| JPH0573292B2 (ja) | ||
| JPH0251291B2 (ja) | ||
| JPH0230902Y2 (ja) | ||
| JP2710362B2 (ja) | ３値論理回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JP2687419B2 (ja) | 電流源回路用起動回路 | |
| JP2789746B2 (ja) | ３値論理回路 | |
| JP3312640B2 (ja) | スイッチ回路 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPS6214712Y2 (ja) | ||
| JPS5833568B2 (ja) | 電流ミラ−回路 | |
| JPH05303439A (ja) | カレントミラー回路 | |
| JPS59146226A (ja) | 差動回路 | |
| JPS6211528B2 (ja) | ||
| JPH0338776B2 (ja) | ||
| JPH0381325B2 (ja) | ||
| JPH02199517A (ja) | 定電圧回路 | |
| JPH07106867A (ja) | 電流増幅回路 | |
| JPH07109978B2 (ja) | 双安定回路 | |
| JPH0371815B2 (ja) | ||
| JPS60254304A (ja) | 定電圧回路 | |
| JPH0577084B2 (ja) | ||
| JPH0564486B2 (ja) | ||
| JPH0815259B2 (ja) | ３値論理回路 |