JPS5879360A - 変調回路 - Google Patents
変調回路Info
- Publication number
- JPS5879360A JPS5879360A JP17819781A JP17819781A JPS5879360A JP S5879360 A JPS5879360 A JP S5879360A JP 17819781 A JP17819781 A JP 17819781A JP 17819781 A JP17819781 A JP 17819781A JP S5879360 A JPS5879360 A JP S5879360A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- circuit
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03834—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using pulse shaping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
α）発明の技術分野
この発明は、データを伝送線を通じて伝送する伝送装置
の変調回路Ｋｌｌする′％Ｏである。
の変調回路Ｋｌｌする′％Ｏである。
（２）従来技術
従来９例えば、伝送すべきデータの１．０（Ｈ。
Ｌ）Ｋ所定の周波数の発振信号またはその停止（ゼロ）
信号を対応させて伝送を行っていた。
信号を対応させて伝送を行っていた。
しかしながら１発振信号を用いると、データの１ビツト
ｍｂ、少なくとも数サイクル以上必要とし、七ｔだけ大
長性が増大し、高速伝送Ｋａ不向きだっ九。
ｍｂ、少なくとも数サイクル以上必要とし、七ｔだけ大
長性が増大し、高速伝送Ｋａ不向きだっ九。
０）発明の目的
この発明の目的は９以上の点ｋ１１み、信号を。
位相変調して伝送するようＫＬ、高速を高信頼性化を図
る丸めの変調回路を提供することである。
る丸めの変調回路を提供することである。
（４）発明の実施例
第１図は、この発明に係るデータ伝送装置の構成説明図
である。
である。
図において、１は送信回路、２は受信回路、Ｔは伝送線
ＬＫ送信回路１．受信囲路２を接続するトランスである
。送４１關路１は、入力端子３よ〉供給される１、０（
Ｈ，Ｌ）の送信データ信号が入力され、このデータの１
ビツトに対応させて１周期のパルスを出力する囲路で、
ＬＫ変化する時のみ、出力するパルス信号の位相を変化
させる変調回路４．およびζＯ変変調回路４佼 良信号は見方をかえると長短ノ櫂ルス信号と１ゐ九め、
この長短に対応して波高値の低い信号および高い信号と
して出力する駆動回路５よシ構成されている。オ九、受
信回路２は、受信データ信号の有無を検出する信号検出
回路６．およびこの信号検出回路６の検、比信号によ〕
受信データの復調を行い、もとのデータ信号を出力端子
８よ〉出力する復調回路７よ）構成されている。
ＬＫ送信回路１．受信囲路２を接続するトランスである
。送４１關路１は、入力端子３よ〉供給される１、０（
Ｈ，Ｌ）の送信データ信号が入力され、このデータの１
ビツトに対応させて１周期のパルスを出力する囲路で、
ＬＫ変化する時のみ、出力するパルス信号の位相を変化
させる変調回路４．およびζＯ変変調回路４佼 良信号は見方をかえると長短ノ櫂ルス信号と１ゐ九め、
この長短に対応して波高値の低い信号および高い信号と
して出力する駆動回路５よシ構成されている。オ九、受
信回路２は、受信データ信号の有無を検出する信号検出
回路６．およびこの信号検出回路６の検、比信号によ〕
受信データの復調を行い、もとのデータ信号を出力端子
８よ〉出力する復調回路７よ）構成されている。
データ信号の伝送形態は第２図で示す通夛である。
送信データが第２図０）の前半で示すようＫＨ（ハイ）
レベルのときは、伝送信号形態は、第２図←）の前半で
示すように、ｌピッ）Ｋ対応させて１周期のパルスを割
夛合て、その前のパルス信号と同一波形信号とされ、送
信データが第２図０）の後手で示すようＫＬ（ａ−）レ
ベルのときは、その伝送信号形態は、第２図に）の後手
で示すように、その前のパルス信号の位相を１８０度反
転させ九波形信号とされる。
レベルのときは、伝送信号形態は、第２図←）の前半で
示すように、ｌピッ）Ｋ対応させて１周期のパルスを割
夛合て、その前のパルス信号と同一波形信号とされ、送
信データが第２図０）の後手で示すようＫＬ（ａ−）レ
ベルのときは、その伝送信号形態は、第２図に）の後手
で示すように、その前のパルス信号の位相を１８０度反
転させ九波形信号とされる。
送信する場合は、第２図に）のデータを、第２図←）の
パルス信号に変調し。
パルス信号に変調し。
受信する場合は、第
ｓａｉに）０ パルス信号を第２ｒｌＡ（支）のデータ
に復調す為・ ｔ＊、Ｈ，Ｌレベルの信号が温在し良路２図００ような
データの伝送信号は第２ｒｌＡに）のようＫなる・なお
、Ｈのと亀位相を反転させるようにしてもよい。
に復調す為・ ｔ＊、Ｈ，Ｌレベルの信号が温在し良路２図００ような
データの伝送信号は第２ｒｌＡに）のようＫなる・なお
、Ｈのと亀位相を反転させるようにしてもよい。
第３１Ｉは、送償簡路の一実施例を示す構成説明図であ
る。ｔｆ魔調關路４について説明する。
る。ｔｆ魔調關路４について説明する。
変調回路４は、入力端子３からの送信データ信号がクリ
ア端子ＣＬＲＫ供給され、Ｊ、に端子がＨ（ハイ、）レ
ベルとされ九嬉１のＪ−にツリツブフロツブ回路４１．
シよびζＯＯ１２Ｊ−に７リツプツロツプ關路４１Ｄｑ
ｌ端子の出力がＪ、に端子に同時に供給され、クリア端
子はアースで常にゼロレベルとされ、Ｑｌ端子よ〕出力
信号が取）出される嬉２のＪ−Ｋｙリップ７襲ッグ■回
路２よ）構成され一番７リップフ＄！ツブ回路４１，４
１０各タロツク端子ＣＫＫはクロツタ端子４Ｇよ〕所定
の周期のタロツク信号が供給され、クーツク信号の立ち
上如信号でトリガされるようになっている。
ア端子ＣＬＲＫ供給され、Ｊ、に端子がＨ（ハイ、）レ
ベルとされ九嬉１のＪ−にツリツブフロツブ回路４１．
シよびζＯＯ１２Ｊ−に７リツプツロツプ關路４１Ｄｑ
ｌ端子の出力がＪ、に端子に同時に供給され、クリア端
子はアースで常にゼロレベルとされ、Ｑｌ端子よ〕出力
信号が取）出される嬉２のＪ−Ｋｙリップ７襲ッグ■回
路２よ）構成され一番７リップフ＄！ツブ回路４１，４
１０各タロツク端子ＣＫＫはクロツタ端子４Ｇよ〕所定
の周期のタロツク信号が供給され、クーツク信号の立ち
上如信号でトリガされるようになっている。
第４図を参照して変調回路４の動作を説明する。
各７リツプ７０ツブ回路４１ 、４２ Ｋは第４図（支
）のようなりロック信号が供給され、第４図（ロ）で示
すようなＨ，Ｌ、Ｈ，Ｌ、Ｌ、Ｈのデータ信号が第１の
Ｊ−にフリップフａツブ回路４１のクリア端子に供給さ
れ九とする。なお、Ｊ−にフリ、プフロ。
）のようなりロック信号が供給され、第４図（ロ）で示
すようなＨ，Ｌ、Ｈ，Ｌ、Ｌ、Ｈのデータ信号が第１の
Ｊ−にフリップフａツブ回路４１のクリア端子に供給さ
れ九とする。なお、Ｊ−にフリ、プフロ。
プ回路は、クリア端子がＨレベルのときは、必ずＱ端子
はり、Ｑ端子はＨ，クリア端子がＬでｔＪｔＫ端子がと
もに、Ｈのときはりロック信号の立ち上夛でＱ、Ｑ端子
出力は、各々反転し、ともＫ。
はり、Ｑ端子はＨ，クリア端子がＬでｔＪｔＫ端子がと
もに、Ｈのときはりロック信号の立ち上夛でＱ、Ｑ端子
出力は、各々反転し、ともＫ。
Ｌのときは、′４ｈとの状態を保持する。（次表参照）
１８４図０）で示すり關ツク■が入ったとき、第１のＪ
−Ｋｙリップ７０ツブ回路４１のクリア端子にはデータ
Ｈが供給されている九め、そのＱ１端子出力はＨとなる
。次にり四ツク■が入ったときも同様Ｈ′である。クロ
ック■のときは、データはＬで。
１８４図０）で示すり關ツク■が入ったとき、第１のＪ
−Ｋｙリップ７０ツブ回路４１のクリア端子にはデータ
Ｈが供給されている九め、そのＱ１端子出力はＨとなる
。次にり四ツク■が入ったときも同様Ｈ′である。クロ
ック■のときは、データはＬで。
これがクリア端子に供給されｔ Ｑｔ端子出力は反転し
てＬ−となる０クロツク■のときも、データはＬの丸め
反転してＱｌ端子出力はＨとなる。りｐツク■のときは
データはＨｏ九め、Ｑ１端子出力はＨとなる。以下同様
にして、第４図ｆ→のような出力が第１の７リツプ７０
ツブ回路４１のＱｌ端子よ）得られる。
てＬ−となる０クロツク■のときも、データはＬの丸め
反転してＱｌ端子出力はＨとなる。りｐツク■のときは
データはＨｏ九め、Ｑ１端子出力はＨとなる。以下同様
にして、第４図ｆ→のような出力が第１の７リツプ７０
ツブ回路４１のＱｌ端子よ）得られる。
このＱｌ端子出力は同時に第２の７リツプ７０ツブ回路
４２のＪ、に端子に供給される。クーツク■のときは、
クリア端子はＬでＪ、に端子はＨなのでｔ Ｑ！端子出
力は反転してＨとなる。り四ツク■のときは、Ｊ、に端
子はＨであるのでｔ Ｑ！端子出力は反転してＬとなる
。クロック■のときは、Ｊ。
４２のＪ、に端子に供給される。クーツク■のときは、
クリア端子はＬでＪ、に端子はＨなのでｔ Ｑ！端子出
力は反転してＨとなる。り四ツク■のときは、Ｊ、に端
子はＨであるのでｔ Ｑ！端子出力は反転してＬとなる
。クロック■のときは、Ｊ。
Ｋ端子はまだＨなのでΦ端子出力は反転してＨとなる０
クロツク■のときは、Ｊ、に端子は壕だＬなのでＱ！端
子出力はもとの状態を保持しＨである。
クロツク■のときは、Ｊ、に端子は壕だＬなのでＱ！端
子出力はもとの状態を保持しＨである。
り謬ツク０のときはＪ、に端子はまだＨで、Ｑ！端子出
力は反転してＬとなる。以下同様にして第４図（ハ）で
示すような出力が７ｇ２の７リツプ７０ップ囲路４２の
Ｑ２端子より得られる。
力は反転してＬとなる。以下同様にして第４図（ハ）で
示すような出力が７ｇ２の７リツプ７０ップ囲路４２の
Ｑ２端子より得られる。
この１ｌＮ４Ｅ（ハ）の信号は、＃Ｉ４図（ロ）のＨ，
Ｌ信号に対応して１クロツク遅れて、Ｈレベルに対して
その前の信号と同一波形信号となル、Ｌレベルに対して
は、その前の信号を１８０度反転させた信号となる。フ
ォル、大刀されたデータは１位相変調され１次段の駆動
回路５を介して伝送される。
Ｌ信号に対応して１クロツク遅れて、Ｈレベルに対して
その前の信号と同一波形信号となル、Ｌレベルに対して
は、その前の信号を１８０度反転させた信号となる。フ
ォル、大刀されたデータは１位相変調され１次段の駆動
回路５を介して伝送される。
なお、Ｊ−に７リツプ７０ツブ回路４１，４２の出力端
子は必ｌ！に応じて上記以外のｌ１ｌ）の端子も使用で
きる。
子は必ｌ！に応じて上記以外のｌ１ｌ）の端子も使用で
きる。
次に駆動回路５について説明する。
再び第３図を参照し、駆動回路５は、第４ｆｆｉに）の
ように９位相変調され死出力信号は見方をかえるとパル
ス幅が長す信号とパルス幅が短い信号が混在し丸長短パ
ルス信号とみえ、この長短を検出する長短パルス検出回
路５１．および長短パルス検出回路５１の長短検出信号
によシ駆動される第１のドライバ５２． ＃Ｉ２のドラ
イバ５３よ多構成されている。第１のドライバ５２は、
変調回路４からの送信データを受信し、長短パルス検出
回路５１の長パルス検出信号に応じて送信データが長信
号のときのみ波高値Ｅ１の低い信号を出力し、第２のド
ライバ５３は長短パルス検出回路５１の短パルス検出信
号に応じて波高値Ｅ２の高い信号を出力するようになっ
ている。
ように９位相変調され死出力信号は見方をかえるとパル
ス幅が長す信号とパルス幅が短い信号が混在し丸長短パ
ルス信号とみえ、この長短を検出する長短パルス検出回
路５１．および長短パルス検出回路５１の長短検出信号
によシ駆動される第１のドライバ５２． ＃Ｉ２のドラ
イバ５３よ多構成されている。第１のドライバ５２は、
変調回路４からの送信データを受信し、長短パルス検出
回路５１の長パルス検出信号に応じて送信データが長信
号のときのみ波高値Ｅ１の低い信号を出力し、第２のド
ライバ５３は長短パルス検出回路５１の短パルス検出信
号に応じて波高値Ｅ２の高い信号を出力するようになっ
ている。
長パルス信号の幅が短パルス信号の幅の２倍であるので
、波高値Ｅ２はＥｌの２倍とすればよく、第５図０）で
示すような波高値の異なった。任意の一周期分の積分値
ｅ（Ｄｃ ａ ＋）＋がゼロとなるような信号がトラン
スＴを介して伝送線ＡＫ送出される。
、波高値Ｅ２はＥｌの２倍とすればよく、第５図０）で
示すような波高値の異なった。任意の一周期分の積分値
ｅ（Ｄｃ ａ ＋）＋がゼロとなるような信号がトラン
スＴを介して伝送線ＡＫ送出される。
つｉ夛、ゼロ点ａからゼロ点ｃｌでの積分値はゼロであ
）、ゼロ点すからゼロ点ｄまでの積分値もゼロであシ、
常に任意の一周期の積分値はゼロである。
）、ゼロ点すからゼロ点ｄまでの積分値もゼロであシ、
常に任意の一周期の積分値はゼロである。
このようＫして、伝送線ＡＫはＣＲ分布定数管もつ丸め
、長信号と短信号を同一波高値で伝送すると長信号側で
エネルギー蓄積を起こし、ゼロ点がひきずられて暴れて
しまい、正しい伝送が困難であるが、常に任意の一周期
の積分値をゼロとするようにすれば、エネルギー蓄積は
起こらず、ゼロ点変動は生ぜず、第５図←）で示すよう
に受信波形は暴れの少ない正しい信号となる。
、長信号と短信号を同一波高値で伝送すると長信号側で
エネルギー蓄積を起こし、ゼロ点がひきずられて暴れて
しまい、正しい伝送が困難であるが、常に任意の一周期
の積分値をゼロとするようにすれば、エネルギー蓄積は
起こらず、ゼロ点変動は生ぜず、第５図←）で示すよう
に受信波形は暴れの少ない正しい信号となる。
第６図は、受信回路２の一実施例を示す構成説明図であ
る。
る。
図において、伝送線ｔを伝送してきたデータ信号は、ト
ランスＴを介して信号検出回路６．復調軸路７に供給さ
れる。信号検出回路６は、第７図（イ）で示すようなＨ
，Ｈ，Ｈ，Ｌ、Ｈ，Ｌ、Ｌ、Ｈのデータ信号の有無、キ
ャリアを検出する丸めのレベルコンパレータ６１．この
レベルコンパレータ６１の出力を整流して所定のレベル
とする整流回路６２、および整流回路６２の出力を１ビ
ツトあるいは第２図幹）のように２ビツト遅延し死出力
を発生する遅延回路６３よシな夛、出力端子６０からキ
ャリア信号が取シ出せる。復調回路７は、第７図０）の
ようなデータ信号の波形整形を行うヒステリシスコンパ
レータのような波形整形回路７１．波形整形回路７１の
エツジを検出してエツジパルスを発生する微分回路のよ
うなエツジ検出回路７２．エツジ検出回路７２のトリガ
がかかる毎に所定時間遅延し、所定の幅のパルス信号を
発生するディレィのかかつ九単安定マルチバイブレータ
の機能をもつプログラムカウンタ７３．プログラムカウ
ンタ７３の出力がＤＩ端子に供給されるＤ形の第１の７
リツプ７ａｙプ回路７４．およびＤ形の第１の７リツグ
フロツグ回路７４の出力がＤ２端子およびクリア端子Ｃ
ＬＲ２に供給されるＤ形の第２の７リツプ７ａッグ回路
７５よシ構成されている。なお、遅延回路６３によシ。
ランスＴを介して信号検出回路６．復調軸路７に供給さ
れる。信号検出回路６は、第７図（イ）で示すようなＨ
，Ｈ，Ｈ，Ｌ、Ｈ，Ｌ、Ｌ、Ｈのデータ信号の有無、キ
ャリアを検出する丸めのレベルコンパレータ６１．この
レベルコンパレータ６１の出力を整流して所定のレベル
とする整流回路６２、および整流回路６２の出力を１ビ
ツトあるいは第２図幹）のように２ビツト遅延し死出力
を発生する遅延回路６３よシな夛、出力端子６０からキ
ャリア信号が取シ出せる。復調回路７は、第７図０）の
ようなデータ信号の波形整形を行うヒステリシスコンパ
レータのような波形整形回路７１．波形整形回路７１の
エツジを検出してエツジパルスを発生する微分回路のよ
うなエツジ検出回路７２．エツジ検出回路７２のトリガ
がかかる毎に所定時間遅延し、所定の幅のパルス信号を
発生するディレィのかかつ九単安定マルチバイブレータ
の機能をもつプログラムカウンタ７３．プログラムカウ
ンタ７３の出力がＤＩ端子に供給されるＤ形の第１の７
リツプ７ａｙプ回路７４．およびＤ形の第１の７リツグ
フロツグ回路７４の出力がＤ２端子およびクリア端子Ｃ
ＬＲ２に供給されるＤ形の第２の７リツプ７ａッグ回路
７５よシ構成されている。なお、遅延回路６３によシ。
エツジ検出回路７２．プログラムカウンタ７３は１ビツ
ト遅延され、第１．第２の７リツグ７ａッグ回路７４．
７５は２ビツト遅嬌されて動作するようＫなっている。
ト遅延され、第１．第２の７リツグ７ａッグ回路７４．
７５は２ビツト遅嬌されて動作するようＫなっている。
なお遅延回路６３は信号検出回路６と別構成要素と考え
てもよい。
てもよい。
第７図を参照して受信回路２の動作を説明する。
第７図０）のようなデータは波形整形回路７１を介して
エツジ検出回路７２に供給され、信号検出回路６の第７
図に）のようなキャリア検出信号により１ビツト遅延し
て動作を開始し、第７図を→のような最少間隔が出力デ
ータの半ビットのエツジパルスを発生する。このエツジ
パルスは、プログ２ムカクイタ７３にロードされるとと
もに、第１．第２のフリップフロップ回路７４ 、７５
のクロック端子ＣＫＫ供給され、動作を行なわせる。
エツジ検出回路７２に供給され、信号検出回路６の第７
図に）のようなキャリア検出信号により１ビツト遅延し
て動作を開始し、第７図を→のような最少間隔が出力デ
ータの半ビットのエツジパルスを発生する。このエツジ
パルスは、プログ２ムカクイタ７３にロードされるとと
もに、第１．第２のフリップフロップ回路７４ 、７５
のクロック端子ＣＫＫ供給され、動作を行なわせる。
プログラムカウンタ７３の出力は、エツジ検出回路７２
の第７図Ｃつ、のエツジパルスの立ち上ヤ信号が来るご
とく２次のエツジパルスが来る前に立ち上ることができ
る時間ｔ１遅延し１次のエツジパルスの立ち下シによシ
リセットされる時間幅１ｇのパルス信号を発生する。従
ってエツジパルス■で所定の時間ｔ：Ｌ遅延してパルス
信号が発生し、 ｔ２時間・以内で次のエツジパルス■
の立ち下シでリセットされるとともに、このエツジパル
ス０の立ち上シ５で再び次のパルス幅信号を発生させ、
同様なパルス信号がＱｏ端子よシ得られる。エツジパル
ス■によるパルス幅信号は９次のエツジパルス■までの
間隔が広く、自動的に立ち下りてしまう。以下同様にし
て、第７−（→のようなＱＯ端子出力が第１のフリップ
フロップ回路７４のＤ１端子に供給される。
の第７図Ｃつ、のエツジパルスの立ち上ヤ信号が来るご
とく２次のエツジパルスが来る前に立ち上ることができ
る時間ｔ１遅延し１次のエツジパルスの立ち下シによシ
リセットされる時間幅１ｇのパルス信号を発生する。従
ってエツジパルス■で所定の時間ｔ：Ｌ遅延してパルス
信号が発生し、 ｔ２時間・以内で次のエツジパルス■
の立ち下シでリセットされるとともに、このエツジパル
ス０の立ち上シ５で再び次のパルス幅信号を発生させ、
同様なパルス信号がＱｏ端子よシ得られる。エツジパル
ス■によるパルス幅信号は９次のエツジパルス■までの
間隔が広く、自動的に立ち下りてしまう。以下同様にし
て、第７−（→のようなＱＯ端子出力が第１のフリップ
フロップ回路７４のＤ１端子に供給される。
第１のフリップフロップ回路７４は２ビツト遅延して動
作を開始し、エツジパルス■によ”） ｅ Ｑｏ端子出
力はＨなのでそのＱｌ端子出力はＨ，エツジパルス■で
もＱＯ端子出力がＨなのでそのＱｌ端子出力はＨ，エツ
ジパルスＣでＱＯ端子出力がＬなので。
作を開始し、エツジパルス■によ”） ｅ Ｑｏ端子出
力はＨなのでそのＱｌ端子出力はＨ，エツジパルス■で
もＱＯ端子出力がＨなのでそのＱｌ端子出力はＨ，エツ
ジパルスＣでＱＯ端子出力がＬなので。
そのＱｌ端子出力はり、エツジパルス■でＱｏ端子出力
はＨなのでｔ Ｑｌ端子出力はＨ，エツジパルスＣでＱ
Ｏ端子出力はＨなのでＱ１端子出力はＨというように、
以下同様にして第７図（ホ）のような出力が第１のフリ
ップフロップ回路７４のＱ１端子よシ得られ。
はＨなのでｔ Ｑｌ端子出力はＨ，エツジパルスＣでＱ
Ｏ端子出力はＨなのでＱ１端子出力はＨというように、
以下同様にして第７図（ホ）のような出力が第１のフリ
ップフロップ回路７４のＱ１端子よシ得られ。
第２のフリップフロップ回路６５のＤ２端子、クリア端
子に供給される。
子に供給される。
第２のフリップフロップ回路７５も２ビツト遅延して動
作を開始し、エツジパルス■、■ではＱ１端子出力はＨ
なので、そのＱ２出力もＨである。エツジパルス■では
ｔ Ｑｔ端子出力はＬとなシ、クリア嬶れてＱ２端子出
力はり、エツジパルス０でＱ１端子。
作を開始し、エツジパルス■、■ではＱ１端子出力はＨ
なので、そのＱ２出力もＨである。エツジパルス■では
ｔ Ｑｔ端子出力はＬとなシ、クリア嬶れてＱ２端子出
力はり、エツジパルス０でＱ１端子。
出力はＨＥ立ち上るが、ｔｆｆＬでありたのでクリアが
働きＱ２端子出力はり、エツジパルス０ではり端子出力
はＨなのでＱ２端子出力はＨとなシ、以下同様にして第
７図（へ）のような出力がＱ２端子よシ得られ、出力端
子７０よ）取シ出せる。
働きＱ２端子出力はり、エツジパルス０ではり端子出力
はＨなのでＱ２端子出力はＨとなシ、以下同様にして第
７図（へ）のような出力がＱ２端子よシ得られ、出力端
子７０よ）取シ出せる。
これは、第７図（４の最初の２ビツトを除外してＨ，Ｌ
、Ｈ，Ｌ、Ｌ、・・・と正しく復調された信号となる。
、Ｈ，Ｌ、Ｌ、・・・と正しく復調された信号となる。
なお信号検出回路６の整流回路６２の代シにバンドパス
フィルターや、ＰＬＬ（７エーズロツクトループ）を用
い、必要とする周波数の受信信号のみを取シ出し、キャ
リア検出信号を得るようにしてもよい。又、信号検出回
路５のレベルコンバータロ１を省略し、復調回路７０波
形回路７１の出力を共通に用いるようＫしてもよい。
フィルターや、ＰＬＬ（７エーズロツクトループ）を用
い、必要とする周波数の受信信号のみを取シ出し、キャ
リア検出信号を得るようにしてもよい。又、信号検出回
路５のレベルコンバータロ１を省略し、復調回路７０波
形回路７１の出力を共通に用いるようＫしてもよい。
（５）発明の要約
以上述べたように、この発明は２個のＪ−にフリップフ
ロップ回路を用い、送信データのノ・イレベルを九はロ
ーレベルに対応してその出力信号の前のパルス信号と同
一波形信号または１８０度位相が反転した信号として出
力するようＫした変調回路である。
ロップ回路を用い、送信データのノ・イレベルを九はロ
ーレベルに対応してその出力信号の前のパルス信号と同
一波形信号または１８０度位相が反転した信号として出
力するようＫした変調回路である。
（６）発明の効果
従って２個のフリップフロップ回路を用いるというきわ
めて簡単な構成により、送信データを位相−調すること
ができ、安価、高速、高信頼性のものとなる。
めて簡単な構成により、送信データを位相−調すること
ができ、安価、高速、高信頼性のものとなる。
＃Ｉ１図は、この発ｆ１４に係る伝送装置の一実施例を
示す構成説明図、第２図は伝送信号形態の説明は駆動回
路の動作説明用波形図、第６図は受信回路の一実施例を
示す構成説明図、第７図は受信回路の動作説明用波形図
である。 １・・・送信回路、２・・・受信回路、４・・・変調回
路。 ５・・・駆動回路、６・・・信号検出回路、７・・・復
調回路。 ４１．４２・・・Ｊ−にフリップフロップ回路、５１・
・・長短パルス検出回路、 ５２．５３・・・ドライバ
、６３・・・遅蝙回路、７１・・・波形整形回路、７２
・・・エツジ検出回路。 ７３・・・プログラムカウンタ、 ’１４．７ｒｓ・・
・フリップフロップ回路 特許出願人 株式会社 千野製作所
示す構成説明図、第２図は伝送信号形態の説明は駆動回
路の動作説明用波形図、第６図は受信回路の一実施例を
示す構成説明図、第７図は受信回路の動作説明用波形図
である。 １・・・送信回路、２・・・受信回路、４・・・変調回
路。 ５・・・駆動回路、６・・・信号検出回路、７・・・復
調回路。 ４１．４２・・・Ｊ−にフリップフロップ回路、５１・
・・長短パルス検出回路、 ５２．５３・・・ドライバ
、６３・・・遅蝙回路、７１・・・波形整形回路、７２
・・・エツジ検出回路。 ７３・・・プログラムカウンタ、 ’１４．７ｒｓ・・
・フリップフロップ回路 特許出願人 株式会社 千野製作所
Claims (1)
- １、送信データがクリア端子に供給され、Ｊ、に端子が
ハイレベ、ルとされ良路１のＪ−にフリップ７四ツブ回
路と、この第１ＯＪ−に７リツプフロツプ回路出力が同
時ＫＪ、に端子に供給される第２のＪ−Ｋｙ９ツブ７ａ
ツブ回路とを備え、送信データのハイレベル１九はロー
レベルに対応してその出力信号の前のパルス信号と同−
波形信号壕九は１８０度反転した信号に位相変調して出
力するようにしたことを特徴とする変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17819781A JPS5879360A (ja) | 1981-11-05 | 1981-11-05 | 変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17819781A JPS5879360A (ja) | 1981-11-05 | 1981-11-05 | 変調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5879360A true JPS5879360A (ja) | 1983-05-13 |
Family
ID=16044275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17819781A Pending JPS5879360A (ja) | 1981-11-05 | 1981-11-05 | 変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5879360A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594365A (ja) * | 1982-06-30 | 1984-01-11 | Mitsubishi Electric Corp | 単線同期式送信装置 |
| JPS6037857A (ja) * | 1983-08-10 | 1985-02-27 | Nec Corp | Ｆｍ伝送方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5319706A (en) * | 1976-08-07 | 1978-02-23 | Hitachi Ltd | Data communication system |
-
1981
- 1981-11-05 JP JP17819781A patent/JPS5879360A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5319706A (en) * | 1976-08-07 | 1978-02-23 | Hitachi Ltd | Data communication system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594365A (ja) * | 1982-06-30 | 1984-01-11 | Mitsubishi Electric Corp | 単線同期式送信装置 |
| JPS6037857A (ja) * | 1983-08-10 | 1985-02-27 | Nec Corp | Ｆｍ伝送方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4045796A (en) | Correlation system for pseudo-random noise signals | |
| GB1503610A (en) | Digital data transmission system | |
| CA2002783A1 (en) | Alternate pulse inversion encoding scheme for serial data transmission | |
| JPS5866541A (ja) | ３相電力線搬送制御装置 | |
| US3361978A (en) | Split-phase code modulation synchonizer and translator | |
| JPS5879360A (ja) | 変調回路 | |
| JPH05327788A (ja) | データ復調回路 | |
| JPH07131448A (ja) | 位相比較回路 | |
| JPS6189702A (ja) | 周波数倍増装置 | |
| US4346353A (en) | Modulator and demodulator circuits for modified delay modulation method | |
| US3777269A (en) | Binary modulator for coherent phase-shift keyed signal generation | |
| JPS58502030A (ja) | 発振器を入力信号に位相合わせさせる装置 | |
| US4514840A (en) | Data transmission systems for full duplex communication | |
| US3879671A (en) | System for detecting a digital phase-modulated wave | |
| US3739289A (en) | Apparatus for demodulation of phase difference modulated data | |
| US4266198A (en) | Sampling system for decoding biphase-coded data messages | |
| SU881809A1 (ru) | Устройство дл синхронизации систем телемеханики | |
| JPS5864849A (ja) | 符号伝送装置 | |
| JPS5864848A (ja) | デ−タ伝送装置 | |
| JP2785993B2 (ja) | 送受信クロック発生回路 | |
| JPS5879359A (ja) | 駆動回路 | |
| JPS5879358A (ja) | 受信回路 | |
| JPS61135250A (ja) | 位相同期回路 | |
| JPH0338115A (ja) | データ送信装置 | |
| JPS5843653A (ja) | パルス変調回路 |